JP4309790B2 - デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 - Google Patents
デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 Download PDFInfo
- Publication number
- JP4309790B2 JP4309790B2 JP2004083449A JP2004083449A JP4309790B2 JP 4309790 B2 JP4309790 B2 JP 4309790B2 JP 2004083449 A JP2004083449 A JP 2004083449A JP 2004083449 A JP2004083449 A JP 2004083449A JP 4309790 B2 JP4309790 B2 JP 4309790B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- phase
- locked loop
- value
- loop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
そこで、この発明の目的は、簡単な構成で、内部クロック信号が収束するまでの時間を短くし、さらに収束後は揺らぎを小さくし得るデジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法を提供することにある。
入力される外部クロック信号と発振器から発生される内部クロック信号とを位相比較することで両信号間の時間差及び位相差を検出し、この時間差及び位相差に基づいて該発振器の発振周波数を制御して外部クロック信号と内部クロック信号とを位相同期させるデジタル位相同期ループ回路であって、発振器に対する階段状の制御信号の変化量に応じた補正値を生成し、制御信号の単位段階長に比して長い周期ごとに、補正値に基づいて制御信号を補正する補正手段を備えるようにしたものである。
この構成によれば、補正値と制御信号の振幅値とを対応付けた補正テーブルを用いるようにしたので、簡単な手順で制御信号の補正を行なうことができる。
この構成によれば、制御信号が収束するまでの時間をさらに短くすることができ、また収束後の揺らぎも小さくて済む。
図1はこの発明を適用した単一周波数網による地上波デジタル放送システムの概略構成を示すブロック図である。図1において、Aは標準電波の発信源であり、放送局B及び中継局Cはそれぞれ40kHzの標準電波を受信するための受信アンテナAT及び標準電波受信機RXを備えている。
ここで、送信局B及び中継局Cの共通するエリアに受信端末Dが存在するとき、この受信端末Dは各局B,CからのOFDM信号を受信可能であり、この受信端末Dが移動端末の場合には、ダイバーシチ受信によって移動中でも良好な受信が可能となる。
外部クロック信号は、デジタルPLL回路11に入力され、電圧制御水晶発振器12から出力される内部クロック信号と位相比較される。この位相比較結果に対応する制御値は、ループフィルタ13にて電圧制御水晶発振器12の制御電圧に変換されて電圧制御水晶発振器12に供給される。
デジタルPLL回路11は、外部クロックカウンタ111と、内部クロックカウンタ112と、比較部113と、メモリ114とを備えている。すなわち、外部クロック信号は、外部クロックカウンタ111に入力されてカウントされ、そのカウンタ値が比較部113に供給される。また、内部クロック信号は、内部クロックカウンタ112に入力されてカウントされ、そのカウンタ値が比較部113に供給される。
外部クロック信号に対して内部クロック信号が遅い場合に、制御信号は、図4に示すように階段状に増加していく。そして、制御信号が連続で増加し続け、補正値16の点まで増加したところで減少に変わるとする。
これにより、演算で求められた制御信号の振幅値への加減算の値が小さくなっていき、同時に制御信号の変化も小さくなっていく。収束後は、制御信号の変化が1となるため、係数を乗じた値が0(整数未満切り捨て)になり、何ら関与していないことと同じになる。一方、外部クロック信号が断になった場合など、制御信号の変化が大きくなれば、自動的に加減算の値も大きくなる。
上記補正を行なう際に、比較部113は図6に示す制御手順を実行する。
まず、比較部113は、電圧制御水晶発振器12に対する制御信号の波形を監視し(ステップST6a)、ピーク値を示すか否かの判断を行なう(ステップST6b)。ここで、ピーク値、つまり増加から減少または減少から増加に変わる点でない場合には(No)、比較部113は再度ステップST6aに移行するが、ピーク値を示す場合に(Yes)、その振幅値に対応する補正値をメモリ114から読み出し(ステップST6c)、その補正値に一定係数を乗算した後(ステップST6d)、制御信号の振幅値に補正値を加算する(ステップST6e)。
以後、比較部113は、制御信号が収束するか否かの判断を行ない(ステップST6f)、収束するまで上記ステップST6a乃至ステップST6eの処理を繰り返し実行する。そして、収束したならば、比較部113は処理を終了する。
従って、段階を切り替えるための判定回路や切替回路を用いることなく、内部クロック信号が収束するまでの時間を短くし、さらに収束後は揺らぎを小さくすることができ、補正精度の向上に伴う処理負荷の増大及びコストアップを抑制することができる。
なお、この発明は上記実施形態に限定されるものではない。
例えば、上記実施形態では、補正値に一定係数を乗算する例について説明したが、予め複数の係数を保持しておき、制御信号の変化量に応じて係数を選択して補正値に乗算するようにしてもよい。
また、上記実施形態では、補正テーブルを用いる例について説明したが、制御信号をバッファに保持し、この保持した制御信号から収束が短時間で行なわれるように補正値を計算により求めるようにしてもよい。さらに、制御信号のピーク値で補正を行なうようにしたが、ピーク値以外の点で制御信号の単位段階長に比して長い補正周期で補正を行なうようにしても収束までの時間を短くすることができる。
Claims (3)
- 入力される外部クロック信号と発振器から発生される内部クロック信号とを位相比較することで両信号間の時間差及び位相差を検出し、この時間差及び位相差に基づいて該発振器の発振周波数を制御して前記外部クロック信号と前記内部クロック信号とを位相同期させるデジタル位相同期ループ回路であって、
前記発振器に対する階段状の制御信号の振幅値と、前記制御信号の変化量に応じ当該制御信号の振幅値を補正するための補正値とを対応付けた補正テーブルを格納する記憶手段と、
前記制御信号の波形を監視する監視手段と、
この監視手段の監視結果に基づき前記制御信号が増加から減少に変わる時点または減少から増加に変わる時点で、前記補正テーブルから前記制御信号の振幅値に対応する補正値を読み出し、前記補正値の絶対値を小さくするべく該補正値に予め決められた係数を乗算し、この乗算結果に基づいて前記制御信号を補正する制御手段とを具備したことを特徴とするデジタル位相同期ループ回路。 - デジタル放送番組の映像信号を処理するデジタル放送番組処理装置に用いられ、このデジタル放送番組処理装置の映像処理に供されることを特徴とする請求項1記載のデジタル位相同期ループ回路。
- 入力される外部クロック信号と発振器から発生される内部クロック信号とを位相比較することで両信号間の時間差及び位相差を検出し、この時間差及び位相差に基づいて該発振器の発振周波数を制御して前記外部クロック信号と前記内部クロック信号とを位相同期させるデジタル位相同期ループ回路に使用される制御方法であって、
前記発振器に対する階段状の制御信号の振幅値と、前記制御信号の変化量に応じ当該制御信号の振幅値を補正するための補正値とを対応付けた補正テーブルをメモリに格納しておき、
前記制御信号の波形を監視し、
この監視結果に基づき前記制御信号が増加から減少に変わる時点または減少から増加に変わる時点で、前記補正テーブルから前記制御信号の振幅値に対応する補正値を読み出し、前記補正値の絶対値を小さくするべく該補正値に予め決められた係数を乗算し、この乗算結果に基づいて前記制御信号を補正することを特徴とするデジタル位相同期ループ回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004083449A JP4309790B2 (ja) | 2004-03-22 | 2004-03-22 | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004083449A JP4309790B2 (ja) | 2004-03-22 | 2004-03-22 | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005277459A JP2005277459A (ja) | 2005-10-06 |
JP4309790B2 true JP4309790B2 (ja) | 2009-08-05 |
Family
ID=35176702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004083449A Expired - Fee Related JP4309790B2 (ja) | 2004-03-22 | 2004-03-22 | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4309790B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4480097B2 (ja) * | 2006-03-07 | 2010-06-16 | パナソニック株式会社 | 周波数シンセサイザ、無線通信システム、及び半導体装置 |
JP4929387B2 (ja) * | 2009-11-09 | 2012-05-09 | 株式会社東芝 | デジタルpll回路とその制御方法 |
JP5562705B2 (ja) * | 2010-04-13 | 2014-07-30 | 日本電信電話株式会社 | 無線通信システムの基地局装置および基地局装置の周波数誤差補償方法 |
-
2004
- 2004-03-22 JP JP2004083449A patent/JP4309790B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005277459A (ja) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7620410B2 (en) | Broadcast station synchronization method and mobile terminal | |
EP1191685A2 (en) | Distortion compensation apparatus | |
JP4607868B2 (ja) | 多重チャネル受信器における自動周波数制御処理 | |
JP2005203960A (ja) | 無線通信装置のタイミング調整方法 | |
US8310303B2 (en) | Demodulator and communication apparatus | |
JP2011188321A (ja) | 通信装置および電力補正方法 | |
US20080233878A1 (en) | Radio System and Radio Communication Device | |
JP2001007750A (ja) | 無線中継装置 | |
JP4309790B2 (ja) | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 | |
EP0735715B1 (en) | Radio communication terminal station | |
US20020058487A1 (en) | Same channel frequency interference reducing circuit and television broadcasting receiver | |
JP4649302B2 (ja) | 歪補償器 | |
CA2366495A1 (en) | System clock synchronisation using phase-locked loop | |
US20050084047A1 (en) | Clock signal correcting circuit and communicating apparatus | |
JP2008278151A (ja) | Ts信号伝送遅延時間調整装置及びその動作方法並びに地上デジタル放送送信システム | |
JP5272893B2 (ja) | デジタル無線機のafc回路及びafc制御方法 | |
JP2010050780A (ja) | 無線通信端末および無線通信制御方法 | |
KR20090016068A (ko) | 이동통신 단말기에서 멀티 주파수를 지원하기 위한 동기획득 방법 및 장치 | |
WO2014064781A1 (ja) | デジタル放送受信装置およびデジタル放送受信方法 | |
JP2006050283A (ja) | Ofdmダイバーシティ同期装置及び受信端末装置並びに中継装置 | |
JPH09181572A (ja) | 受信機の自動同調装置 | |
KR100281360B1 (ko) | 위상동기루프 에프엠/에이엠 튜너의 약전계 보상장치 | |
JP4692261B2 (ja) | 受信装置及び受信周波数の制御方法 | |
JP2017220752A (ja) | ノイズキャンセル装置、受信装置およびノイズキャンセル方法 | |
JP3184270B2 (ja) | 基準信号の周波数校正機能を有する通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |