JP4480097B2 - 周波数シンセサイザ、無線通信システム、及び半導体装置 - Google Patents
周波数シンセサイザ、無線通信システム、及び半導体装置 Download PDFInfo
- Publication number
- JP4480097B2 JP4480097B2 JP2008503852A JP2008503852A JP4480097B2 JP 4480097 B2 JP4480097 B2 JP 4480097B2 JP 2008503852 A JP2008503852 A JP 2008503852A JP 2008503852 A JP2008503852 A JP 2008503852A JP 4480097 B2 JP4480097 B2 JP 4480097B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- transmission
- signal
- transmission data
- frequency synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 210
- 230000008859 change Effects 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000007704 transition Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 15
- 238000001228 spectrum Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000004044 response Effects 0.000 description 10
- 238000013139 quantization Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
IEEE JOURNAL OF SOLID−STATE CIRCUITS,VOL.33,NO.7,JULY 1998 pp.998 An Agile ISM Band Frequency Synthesizer with Built−In GMSK Data Modulation
図1は、本発明の実施の形態1による周波数シンセサイザ100の構成を示す。
図1において、1は位相比較器、2は低域通過フィルタ、3は電圧制御発振器、4は可変分周器、5aは送信変調器である。
入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器3の出力信号Otは、本周波数シンセサイザ100の出力信号として出力されると同時に、可変分周器4へ入力される。可変分周器4は、入力される分周数データN1に従って、出力信号Otを分周し、これを分周信号FDとして出力する。ここで、分周数データN1をNとすると、
である。なお、ここで分周数データNは、整数とは限らず、小数部を含む数値でも良い。
即ち、
(出力信号周波数)=(基準信号周波数)× N
となる。以上が、基本的な周波数シンセサイザの動作原理である。
となる。ここで、ΔNは送信データTDに応じた分周数変化量であり、通常、小数点以下の桁を含む数である。即ち、送信データTDの値に従って、
が、送信変調器5aの内部の論理回路によって算出される。例えば、出力周波数が、+Fdevだけ増加する場合を考えると、この分周数変化量が、中心周波数を指定する分周数データに加算されて、可変分周器4に入力されることにより、
=(基準信号周波数)×{N+Fdev/(基準信号周波数)}
={(基準信号周波数)×N}+Fdev
となり、送信データに対応して、中心周波数から+Fdevだけ変化した周波数が出力され、送信周波数変調が実現される。また、分周数変化量が−ΔNであった場合は、当然、中心周波数から−Fdevだけ変化した周波数が出力される。
図1(b)は本実施の形態1による周波数シンセサイザの送信変調器5aの具体的な構成の一例を示す図であり、図において、51は遷移周波数幅データテーブル、52は乗算器、53は複数ステップ分割係数計算回路、54は複数ステップ分割時間間隔計算回路、55は時間計測カウンタである。
である。続いてこの分周数変化量を複数のステップに分割して出力するために、複数ステップ分割係数計算回路53により、各ステップにおける分周数変化量ΔN(n)を計算する。具体的には、ΔN(1)=x1ΔN、ΔN(2)=x2ΔN、…というように分周数変化量ΔNに所定の係数x1,x2を掛けた値を各ステップにおける分周数変化量ΔN(n)として出力する。また、この複数ステップにおいて、次のステップに移行するまでの時間間隔を、時間計測カウンタ55により計測する。時間計測カウンタ55は、クロック信号(通常はシンセサイザの基準信号CL)をカウントし、カウント値が設定されたカウント終了値と一致した時に複数ステップ分割係数計算回路53に対して次ステップ移行命令信号Snを出力する。複数ステップ分割時間間隔カウント終了値Scは、基準信号周波数Rfと複数ステップ分割時間間隔指定信号Siを基に、複数ステップ分割時間間隔計算回路54により計算する。基準信号周波数Rfが変化すると、ある時間を計測するまでのカウント値も変化する事から、基準信号周波数Rfも入力される構成になっている。
以上の動作により送信変調器5aは、送信データTDに応じた分周数変化量を複数ステップに分割して出力する。
図4は、本発明の実施の形態2による周波数シンセサイザ200の構成を示すものである。
本実施の形態2は、実施の形態1に比較して、送信変調器5bの送信データTDを入力する送信データ入力端子501が1ビットでなく多ビットとなっていることと、送信データ値設定信号TDsが入力される入力端子502を備えていることを特徴とする。
図6は、本発明の実施の形態3による周波数シンセサイザ300の構成を示すものである。
本実施の形態3は、実施の形態1に比較して、送信変調器5cに、周波数の変化量Fdevを設定するFdev設定信号Fdevsが入力される1ビット、若しくは多ビットの入力端子503を備えることを特徴とする。
図7は、本発明の実施の形態4による周波数シンセサイザ400の構成を示すものである。
本実施の形態4は、実施の形態1に比較して、送信変調器5dに、送信データクロック入力端子を備えたことを特徴とする。この送信データクロックは、外部の送信データ生成器が、送信変調器5dに対して送信データを確定させるタイミングを示すために送り出す信号である。送信変調器5dは、データクロックの立ち上がり、若しくは立ち下がりに同期したタイミングで送信データを確定させ、そのデータに基づいて分周数変化量を算出する。
図10は、本発明の実施の形態5による周波数シンセサイザ500の構成を示すものである。
本実施の形態5は、実施の形態1による周波数シンセサイザにおいて、シグマデルタ(デルタシグマとも言う)変調器6を備えたことを特徴とする。
図11は、本発明の実施の形態6による無線通信システム600の構成を示すものである。
本実施の形態6の無線通信システム600は、実施の形態1の周波数シンセサイザ100に対して、送信データを生成する送信データ生成器7と、周波数シンセサイザ100から出力された出力信号の電力を増幅するパワーアンプ8と、パワーアンプ8により増幅された信号を無線送信する送信アンテナ9とを備えたことを特徴とする。
図12は、本発明の実施の形態7による無線通信システム700の構成を示すものである。
本実施の形態7は、実施の形態6に対して、送出された無線信号を受信する受信アンテナ10と、受信アンテナ10により受信された無線信号から送信されたデータを取り出す受信回路11とを備えたことを特徴とする。
図13は、本発明の実施の形態8による無線通信システム800の構成を示すものである。
本実施の形態8は、実施の形態7では送信アンテナ9と、受信アンテナ10を独立した別々の構成としているが、デュプレクサと呼ばれる送受信切り替え器12を用いてこれらのアンテナを、送受信アンテナ13に共通化したことを特徴とする。これにより、部品点数を減らすことができ、送信周波数変調機能、及び受信機能を有する無線通信システムを廉価に実現することが可能となる。
2 低域通過フィルタ
3 電圧制御発振器
4 可変分周器
5 送信変調器
6 シグマデルタ変調器
7 送信データ生成器
8 パワーアンプ
9 送信アンテナ
10 受信アンテナ
11 受信回路
12 送受信切り替え器
13 送受信アンテナ
Claims (13)
- 入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、
入力される分周数データに従って上記電圧制御発振器からの出力信号を分周し、分周後の信号を出力する可変分周器と、
上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を発生して出力する位相比較器と、
上記位相比較器からの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタと、
入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器とを備えるとともに、
上記送信変調器は、クロック信号入力端子を備え、
該クロック信号入力端子から入力されるクロック信号を用いて、周波数変調の過程を複数のステップに分割して行い、その各ステップに対応した分周数の変化量を算出する、
ことを特徴とする周波数シンセサイザ。 - 請求項1に記載の周波数シンセサイザにおいて、
前記周波数変調の過程を複数のステップに分割して行うのに用いるクロック信号は、周波数が一定のクロック信号である、
ことを特徴とする周波数シンセサイザ。 - 請求項1に記載の周波数シンセサイザにおいて、
上記送信変調器は、複数ビットの送信データを有する多値周波数変調に対応した分周数の変化量を算出する、
ことを特徴とする周波数シンセサイザ。 - 請求項3に記載の周波数シンセサイザにおいて、
前記送信データは、多値周波数変調の送信データ値を有する、
ことを特徴とする周波数シンセサイザ。 - 請求項3に記載の周波数シンセサイザにおいて、
上記送信変調器は、複数ビットの送信データが1ビットの入力端子から連続的に入力される、
ことを特徴とする周波数シンセサイザ。 - 請求項1に記載の周波数シンセサイザにおいて、
上記送信変調器は、送信データクロック入力端子を備え、
該送信データクロック入力端子から入力される送信データクロックに同期したタイミングで、送信データの値を判別する、
ことを特徴とする周波数シンセサイザ。 - 入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、
入力される分周数データに従って上記電圧制御発振器からの出力信号を分周し、分周後の信号を出力する可変分周器と、
上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を発生して出力する位相比較器と、
上記位相比較器からの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタと、
入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器とを備え、
上記送信変調器は、周波数変調時の周波数変化量を複数のパターンに設定し、
それぞれの周波数変化量に対応した分周数の変化量を算出する、
ことを特徴とする周波数シンセサイザ。 - 請求項1に記載の周波数シンセサイザにおいて、
上記送信変調器により変調された分周数データを、シグマデルタ変調して可変分周器に出力するシグマデルタ変調器を備えた、
ことを特徴とする周波数シンセサイザ。 - 請求項1に記載の周波数シンセサイザと、
上記電圧制御発振器の出力信号を増幅するパワーアンプと、
上記パワーアンプにより増幅された信号を送出する送信アンテナと、
送信データを生成し、前記周波数シンセサイザに送る送信データ生成器と、を備え、
前記周波数シンセサイザより周波数変調された送信データ信号を、上記送信アンテナより無線送信する、
ことを特徴とする無線通信システム。 - 請求項9に記載の無線通信システムにおいて、
上記パワーアンプの出力レベルを可変にすることによって、送信信号の位相変調と、振幅変調を同時に行う、
ことを特徴とする無線通信システム。 - 請求項10に記載の無線通信システムにおいて、
送出された無線信号を受信する受信アンテナと、
上記受信アンテナにより受信された無線信号から、送信されたデータを取り出す受信回路と、を備えた、
ことを特徴とする無線通信システム。 - 請求項11に記載の無線通信システムにおいて、
上記送信アンテナ、および上記受信アンテナを、送信時、及び受信時に、切り替える送受信切り替え器を、備えた、
ことを特徴とする無線通信システム。 - 請求項9乃至12のいずれかに記載の無線通信システムを、1つの半導体基板上に集積してなる、
ことを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006060832 | 2006-03-07 | ||
JP2006060832 | 2006-03-07 | ||
PCT/JP2007/054237 WO2007102478A1 (ja) | 2006-03-07 | 2007-03-06 | 周波数シンセサイザ、無線通信システム、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007102478A1 JPWO2007102478A1 (ja) | 2009-07-23 |
JP4480097B2 true JP4480097B2 (ja) | 2010-06-16 |
Family
ID=38474905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008503852A Active JP4480097B2 (ja) | 2006-03-07 | 2007-03-06 | 周波数シンセサイザ、無線通信システム、及び半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090098834A1 (ja) |
EP (1) | EP2009797A1 (ja) |
JP (1) | JP4480097B2 (ja) |
CN (1) | CN101395802B (ja) |
WO (1) | WO2007102478A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180060212A (ko) * | 2016-11-28 | 2018-06-07 | 삼성전기주식회사 | 카메라 모듈의 액츄에이터 |
KR20180061848A (ko) * | 2016-11-30 | 2018-06-08 | 삼성전기주식회사 | 카메라 모듈의 액츄에이터 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795986B2 (en) * | 2007-10-16 | 2010-09-14 | Semiconductor Components Industries, Llc | Multi-format all-digital modulator and method |
JP6455002B2 (ja) * | 2014-07-18 | 2019-01-23 | セイコーエプソン株式会社 | 回路装置、送信モジュール、電子機器及び移動体 |
US10481179B2 (en) * | 2015-06-30 | 2019-11-19 | Tektronix, Inc. | Automatic frequency prescaler |
JP6556889B2 (ja) * | 2017-03-17 | 2019-08-07 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法とパターン発生器及びパターン発生方法 |
JP7143646B2 (ja) * | 2018-06-27 | 2022-09-29 | オムロン株式会社 | Rfid通信ユニット、rfid通信ユニットの制御方法、およびプログラム |
CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
US11563607B2 (en) * | 2019-09-24 | 2023-01-24 | Forkbeard Technologies AS | Orthogonal frequency scheme for narrowband acoustic signaling |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631466A (en) * | 1985-04-25 | 1986-12-23 | Westinghouse Electric Corp. | Phase locked stepper motor controlled light chopper |
JPH0614065A (ja) * | 1992-06-26 | 1994-01-21 | Nec Corp | 多値fsk変調器 |
JP2000013256A (ja) * | 1998-06-23 | 2000-01-14 | Alps Electric Co Ltd | 送信回路 |
EP1111793B1 (en) * | 1999-12-13 | 2003-11-05 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer apparatus equipped with delta-sigma modulator in fraction part control circuit |
US6735181B1 (en) * | 2000-06-26 | 2004-05-11 | Atmel Corporation | Wireless transceiver with subtractive filter compensating both transmit and receive artifacts |
JP2004201123A (ja) * | 2002-12-19 | 2004-07-15 | Hitachi Kokusai Electric Inc | 振幅変調送信機 |
JP4045978B2 (ja) * | 2003-02-25 | 2008-02-13 | 松下電器産業株式会社 | デジタル信号送受信機 |
JP3852939B2 (ja) * | 2003-08-22 | 2006-12-06 | 松下電器産業株式会社 | 広帯域変調pllおよびその変調度調整方法 |
JP4309790B2 (ja) * | 2004-03-22 | 2009-08-05 | 株式会社東芝 | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 |
JP2006261714A (ja) * | 2005-03-15 | 2006-09-28 | Renesas Technology Corp | 通信用半導体集積回路および携帯通信端末 |
-
2007
- 2007-03-06 CN CN2007800079933A patent/CN101395802B/zh not_active Expired - Fee Related
- 2007-03-06 WO PCT/JP2007/054237 patent/WO2007102478A1/ja active Application Filing
- 2007-03-06 US US12/282,045 patent/US20090098834A1/en not_active Abandoned
- 2007-03-06 EP EP07737812A patent/EP2009797A1/en not_active Withdrawn
- 2007-03-06 JP JP2008503852A patent/JP4480097B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180060212A (ko) * | 2016-11-28 | 2018-06-07 | 삼성전기주식회사 | 카메라 모듈의 액츄에이터 |
KR102194710B1 (ko) * | 2016-11-28 | 2020-12-23 | 삼성전기주식회사 | 카메라 모듈의 액츄에이터 |
KR20180061848A (ko) * | 2016-11-30 | 2018-06-08 | 삼성전기주식회사 | 카메라 모듈의 액츄에이터 |
US10451835B2 (en) | 2016-11-30 | 2019-10-22 | Samsung Electro-Mechanics Co., Ltd. | Actuator of camera module |
KR102059820B1 (ko) * | 2016-11-30 | 2019-12-27 | 삼성전기주식회사 | 카메라 모듈의 액츄에이터 |
Also Published As
Publication number | Publication date |
---|---|
WO2007102478A1 (ja) | 2007-09-13 |
US20090098834A1 (en) | 2009-04-16 |
CN101395802B (zh) | 2011-10-19 |
CN101395802A (zh) | 2009-03-25 |
JPWO2007102478A1 (ja) | 2009-07-23 |
EP2009797A1 (en) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4480097B2 (ja) | 周波数シンセサイザ、無線通信システム、及び半導体装置 | |
EP2905902B1 (en) | Arbitrary Phase Trajectory Frequency Synthesizer | |
CA2735676C (en) | Divide-by-three quadrature frequency divider | |
US7760844B2 (en) | Multi-modulus divider with extended and continuous division range | |
KR101787720B1 (ko) | 주파수 편이 변조 방식의 디지털 위상 동기 루프 회로 장치 및 그 제어 방법 | |
KR101274358B1 (ko) | 저속 직접 변환 fsk 라디오 주파수 신호 수신기 | |
JP4431015B2 (ja) | 位相同期ループ回路 | |
CN107852163A (zh) | 数字锁相环的两点注入式宽带直调 | |
CN104954015A (zh) | 时钟生成方法以及半导体装置 | |
KR20010080055A (ko) | 프랙셔널 ν주파수 합성기 | |
JP2006080911A (ja) | シグマデルタ送信回路及びそれを用いた送受信機 | |
JP2012039551A (ja) | Pll周波数シンセサイザ、無線通信装置およびpll周波数シンセサイザの制御方法 | |
US7495520B2 (en) | Modulation device using frequency-shift keying | |
JP4858868B2 (ja) | 位相ロックループに関する改良 | |
WO2012093424A1 (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザおよびそれを備えた無線通信装置 | |
TWI637599B (zh) | 內插器系統和方法 | |
US11356106B2 (en) | Phase locked loop and electronic device including the same | |
US10298428B2 (en) | Wireless transmission device and wireless transmission method | |
US8767876B2 (en) | Filter offset compensation | |
Nidhi et al. | A 1.8 GHz wideband open-loop phase modulator with TDC based non-linearity calibration in 0.13 µm CMOS | |
JP6950043B2 (ja) | 無線送信装置及び無線送信方法 | |
JP2016127460A (ja) | 出力回路および送信装置 | |
JP2002057577A (ja) | Pll周波数シンセサイザ | |
Zhang et al. | A wideband phase modulation technique adopting Fractional-N Direct Digital Frequency Synthesizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |