CN101390354B - 多路复用差动传输系统 - Google Patents
多路复用差动传输系统 Download PDFInfo
- Publication number
- CN101390354B CN101390354B CN200780006898.1A CN200780006898A CN101390354B CN 101390354 B CN101390354 B CN 101390354B CN 200780006898 A CN200780006898 A CN 200780006898A CN 101390354 B CN101390354 B CN 101390354B
- Authority
- CN
- China
- Prior art keywords
- signal
- mentioned
- output signal
- voltage level
- holding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 60
- 230000004044 response Effects 0.000 claims abstract description 29
- 230000008054 signal transmission Effects 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 102100024113 40S ribosomal protein S15a Human genes 0.000 description 1
- 101001118566 Homo sapiens 40S ribosomal protein S15a Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
- H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
在通过由3条信号线构成的信号传输路径连接信号发送机与信号接收机的多路复用差动传输系统用的信号发送机中，第1及第2差动驱动器分别响应2位的第1及第2比特信息信号，产生具有规定的第1信号电压电平的双极性4个值的第1及第2输出信号和其反相第1及第2输出信号。第2差动驱动器响应2位的第3比特信息信号，产生具有第2信号电压电平的双极性4个值的第3输出信号和其反相第2输出信号。合成上述第1输出信号和上述反相第3输出信号之后，发送至第1信号线，合成上述第2输出信号和上述反相第1输出信号之后，发送至第2信号线，合成上述第3输出信号和上述反相第2输出信号之后，发送至第3信号线。
Description
技术领域
本发明涉及一种使用由条数少的信号线构成的信号传输路径来传输多位的比特信息信号的多路复用差动传输系统(multiplex differentialtransmission system)。
背景技术
近年来，就以液晶电视或等离子电视为代表的平板显示器而言，随着从VGA(Video Graphics Array)到XGA(eXtended Graphics Array)的高画质化，传输图像信息的信号速度的高速度化正在发展。因此，作为高速数字数据传输的装置，使用低振幅的差动传输装置。
该差动传输装置是通过1条平衡线缆或形成于印刷基板上的2条布线图案，互相发送反相信号的传输装置。特征是低噪声、对外来噪声的抗干扰性、低电压振幅、高速数据传输等，作为高速传输的方法，尤其在显示器领域中推进导入。
专利文献1：特许第3507687号公报
专利文献2：特开平4-230147号公报
差动传输装置与通常的单端传输装置相比，具有上述高速传输中的多个优点。可是，由于1位的数据传输时需要2条信号线，所以实现多位的数据传输时存在信号线的条数多、印刷基板上的信号线的布线区域大等问题。因此，成为今后实现进一步高速传输上的大问题。
对于该问题，例如，在专利文献1中示出的数据传输系统中，通过使用3条信号线，将1条信号线用作互补数据线，由3条信号线(现有技术的差动传输装置中需要4条信号线)实现2位的数据传输，实现信号线条数的减少，但存在3条信号线传输的传输信号未取得平衡，辐射噪声比通常的差动传输方法大等问题。
另外，专利文献2中由3条信号线进行3位的比特信息信号的差动传输，但由于全部3个差动驱动器的输出信号必须不同等限制，或不能传输全部3个位为0及1的状态、只能传输从3位(8状态)中除去全部3个位为0及1的状态的6个状态，所以当实际使用时存在大问题。
发明内容
本发明的目的在于为了解决上述问题，抑制噪声的产生，且进一步实现信号线条数的减少，提供一种可使用3条信号线传输6位的比特信息信号的多路复用差动传输系统、及用于其的信号发送机及信号接收机。
第1发明的信号发送机，用于多路复用差动传输系统中，该多路复用差动传输系统具备信号发送机、信号接收机和由连接上述信号发送机与上述信号接收机的第1、第2及第3信号线构成的信号传输路径，其特征在于，
所述信号发送机具有：
第1差动驱动器，其响应2位的第1比特信息信号，产生由具有规定的第1信号电压电平的双极性2个值(bipolar two values)及具有规定的第2信号电压电平的双极性2个值构成的双极性4个值(bipolar four values)的第1输出信号、和作为上述第1输出信号的反相信号的反相第1输出信号；
第2差动驱动器，其响应2位的第2比特信息信号，产生由具有上述第1信号电压电平的双极性2个值及具有上述第2信号电压电平的双极性2个值构成的双极性4个值的第2输出信号、和作为上述第2输出信号的反相信号的反相第2输出信号；和
第3差动驱动器，其响应2位的第3比特信息信号，产生由具有与上述第1信号电压电平不同的第3信号电压电平的双极性2个值及具有与上述第2信号电压电平不同的第4信号电压电平的双极性2个值构成的双极性4个值的第3输出信号、和作为上述第3输出信号的反相信号的反相第3输出信号；
在合成上述第1输出信号和上述反相第3输出信号之后，发送至上述第1信号线；
在合成上述第2输出信号和上述反相第1输出信号之后，发送至上述第2信号线；
在合成上述第3输出信号和上述反相第2输出信号之后，发送至上述 第3信号线。
第2发明的信号接收机，从上述信号发送机接收通过由第1、第2及第3信号线构成的信号传输路径接收的3个输出信号，其特征在于，
上述信号接收机具备：
连接于上述第1信号线与上述第2信号线之间的第1终端电阻；
连接于上述第2信号线与上述第3信号线之间的第2终端电阻；
连接于上述第3信号线与上述第1信号线之间的第3终端电阻；和
解码处理部件，其包含预先存储规定的信息表格的表存储器，并且参照上述表存储器内的信息表格，根据由上述第1终端电阻产生的第1终端电压、由上述第2终端电阻产生的第2终端电压和由上述第3终端电阻产生的第3终端电压，对上述第1、第2及第3比特信息信号进行解码后输出。
第3发明的多路复用差动传输系统的特征在于具备第1发明的信号发送机和第2发明的信号接收机。
第4发明的信号发送机，用于多路复用差动传输系统中，该多路复用差动传输系统具备信号发送机、信号接收机和由连接上述信号发送机与上述信号接收机的第1、第2及第3信号线构成的信号传输路径，其特征在于，
上述信号发送机具有：
第1差动驱动器，其响应1位的第1比特信息信号，产生具有规定的第1信号电压电平的双极性2个值的第1输出信号、和作为上述第1输出信号的反相信号的反相第1输出信号；
第2差动驱动器，其响应1位的第2比特信息信号，产生具有规定的第2信号电压电平的双极性2个值的第2输出信号、和作为上述第2输出信号的反相信号的反相第2输出信号，其中上述第2信号电压电平与上述第1信号电压电平相差第1差分电压；
第3差动驱动器，其响应1位的第3比特信息信号，产生具有上述第1信号电压电平的双极性2个值的第3输出信号、和作为上述第3输出信号的反相信号的反相第3输出信号；
第4差动驱动器，其响应1位的第4比特信息信号，产生具有上述第2信号电压电平的双极性2个值的第4输出信号、和作为上述第4输出信号的反相信号的反相第4输出信号；
第5差动驱动器，其响应1位的第5比特信息信号，产生具有规定的第3信号电压电平的双极性2个值的第5输出信号、和作为上述第5输出信号的反相信号的反相第5输出信号，其中上述第3信号电压电平与上述第1信号电压电平相差第2差分电压，上述第2差分电压小于上述第1差分电压；和
第6差动驱动器，其响应1位的第6比特信息信号，产生具有规定的第4信号电压电平的双极性2个值的第6输出信号、和作为上述第6输出信号的反相信号的反相第6输出信号，其中上述第4信号电压电平与上述第2信号电压电平相差第3差分电压，上述第3差分电压小于上述第1差分电压且大于上述第2差分电压；
在合成上述第1输出信号、上述第2输出信号、上述反相第5输出信号和上述反相第6输出信号之后，发送至上述第1信号线；
在合成上述反相第1输出信号、上述反相第2输出信号、上述第3输出信号和上述第4输出信号之后，发送至上述第2信号线；
在合成上述反相第3输出信号、上述反相第4输出信号、上述第5输出信号和上述第6输出信号之后，发送至上述第3信号线。
第5发明的信号接收机是从上述信号发送机接收通过由第1、第2及第3信号线构成的信号传输路径接收的3个输出信号的信号接收机，其特征在于，具备：
连接于上述第1信号线与上述第2信号线之间的第1终端电阻；
连接于上述第2信号线与上述第3信号线之间的第2终端电阻；
连接于上述第3信号线与上述第1信号线之间的第3终端电阻；和
解码处理部件，其包含预先存储规定的信息表格的表存储器，并且参照上述表存储器内的信息表格，根据由上述第1终端电阻产生的第1终端电压、由上述第2终端电阻产生的第2终端电压和由上述第3终端电阻产生的第3终端电压，对上述第1至第6比特信息信号进行解码后输出。
第6发明的多路复用差动传输系统的特征在于具备第4发明的信号发送机和第5发明的信号接收机。
发明效果
因而，根据本发明的多路复用差动传输系统，可使用3条信号线差动传输6位的比特信息信号，可在抑制噪声增加的状态下、且以比现有技术少的布线进行多位的比特信息信号的差动传输。
附图说明
图1是表示本发明实施方式1的多路复用差动传送系统的结构的框图。
图2是表示图1的差动驱动器11、12的输出信号S11a、S11b、S12a、S12b的信号波形、电流方向或信号电压的极性定义与分配的比特信息的关系的波形图。
图3是表示在图1的差动驱动器13的输出信号S13a、S13b的信号波形、电流方向或信号电压的极性定义与分配的比特信息的关系的波形图。
图4是表示图1的差动驱动器13中输入的比特信息信号B1、B2与输出信号S11a、S11b的关系的图。
图5是表示在图1的差动驱动器14中输入的比特信息信号B3、B4与输出信号S12a、S12b的关系的图。
图6是表示在图1的差动驱动器15中输入的比特信息信号B5、B6与输出信号S13a、S13b的关系的图。
图7是表示在图1的多路复用差动传输系统中传输的比特信息信号B1-B6与由信号接收机20的终端电阻41、42、43产生的终端电压V1、V2、V3的关系的第1部分的图。
图8是表示在图1的多路复用差动传输系统中传输的比特信息信号B1-B6与由信号接收机20的终端电阻41、42、43产生的终端电压V1、V2、V3的关系的第2部分的图。
图9是表示本发明实施方式2的多路复用差动传输系统的结构的框图。
图10是表示图9的差动驱动器11A、12A、13A、14A的输出信号S11a、S11b、S12a、S12b、S13a、S13b、S14a、S14b的信号波形与分配比特信息的关系的波形图。
图11是表示图9的差动驱动器15A、16A的输出信号S15a、S15b、S16a、S16b的信号波形与分配比特信息的关系的波形图。
图12是表示在图9的多路复用差动传输系统中传输的比特信息信号B1-B6与由信号接收机20A的终端电阻41、42、43产生的终端电压V1、V2、V3的关系的第1部分的图。
图13是表示在图9的多路复用差动传输系统中传输的比特信息信号B1-B6与由信号接收机20A的终端电阻41、42、43产生的终端电压V1、V2、V3的关系的第2部分的图。
附图标记说明
10、10A...信号发送机
11、12、13、14、15、16、11A、12A、13A、14A、15A、16A...差动驱动器
20、20A...信号接收机
21、22、23...A/D转换器
24...时钟再生电路
25...解码处理器
25a、25b...表存储器
30...信号传输路径
31、32、33...信号线
41、42、43...终端电阻
具体实施方式
下面参照附图来说明本发明的实施方式。另外，在下面各实施方式中，对同样的构成要素附以相同的符号。
(实施方式1)
图1是本发明实施方式1的多路复用差动传输系统的结构的框图。在图1中，多路复用差动传输系统具备信号发送机10、信号接收机20、和连接两者且由3条信号线31、32、33构成的信号传输路径31。
图2是表示图1的差动驱动器11、12的输出信号S11a、S11b、S12a、S12b的信号波形、电流方向或信号电压的极性定义与分配的比特信息的关系的波形图。并且，图3是表示图1的差动驱动器13的输出信号S13a、S13b的信号波形、电流方向或信号电压的极性定义与分配的比特信息的关系的波形图。并且，图4是表示在图1的差动驱动器13中输入的比特信息信号B1、B2与输出信号S11a、S11b的关系的图。图5是表示在图1的差动驱动器14中输入的比特信息信号B3、B4与输出信号S12a、S12b的关系的图。图6是表示在图1的差动驱动器15中输入的比特信息信号 B5、B6与输出信号S13a、S13b的关系的图。
在图1中，信号发送机10构成为具备：
(a)差动驱动器11，其响应并行2位的比特信息信号B1、B2，如图2及图4所示，输出具有例如+2V、+1V、-1V、-2V信号电压电平的双极性4个值的输出信号S11a和作为其反相信号的反相输出信号S11b；
(b)差动驱动器12，其响应并行2位的比特信息信号B3、B4，如图2及图5所示，输出具有与差动驱动器11同样的信号电压电压的双极性4个值的输出信号S12a和作为其反相信号的反相输出信号S12b；和
(c)差动驱动器13，其响应并行2位的比特信息信号B5、B6，如图3及图6所示，输出具有与差动驱动器11、12相差若干的信号电压电平的例如+2.2V、+1.1V、-1.1V、-2.2V信号电压电平的双极性4个值的输出信号S13a和作为其反相信号的反相输出信号S13b。
合成输出信号S11a和反相输出信号S13b之后，经信号线31发送至信号接收机20，合成输出信号S12a和反相输出信号S11b之后，经信号线32发送至信号接收机20，合成输出信号S13a和反相输出信号S12b之后，经信号线33发送至信号接收机20。这里，各差动驱动器11、12、13与和输入的比特信息信号B1-B6同步的时钟同步，输出输出信号S11a-S16a及其反相输出信号S11b-S16b。
信号接收机20具备：3个A/D转换器21、22、23；时钟再生电路24；具有表存储器25a、例如由CPU或DSP构成的解码处理器25；和3个终端电阻41、42、43。这里，设各信号线31、32、33的信号接收机20侧的电压为Vs1、Vs2、Vs3。并且，在信号线31信号线32之间连接具有电阻值R1的终端电阻41，在信号线32和信号线33之间连接具有电阻值R2的终端电阻42，在信号线33和信号线31之间连接具有电阻值R3的终端电阻43。在由终端电阻41产生的终端电压V1利用A/D转换器21A/D转换之后，输出至解码处理器25。并且，在由终端电阻42产生的终端电压V2利用A/D转换器22A/D转换之后，输出至解码处理器25。并且，在由终端电阻43产生的终端电压V3利用A/D转换器23A/D转换之后，输出至解码处理器25。时钟再生电路24例如具备上升沿检测电路和PLL电路，检测由信号线31、32、33传输的各信号的上升沿，与其检测结果同 步产生具有规定频率的时钟，输出至A/D转换器21、22、23及解码处理器25。
图7及图8是表示在图1的多路复用差动传输系统中传输的比特信息信号B1-B6和由信号接收机20的终端电阻41、42、43产生的终端电路V1、V2、V3的关系的图。解码处理器25内置预先存储图7及图8的信息表格的表存储器25a。解码处理器25参照表存储器25a中的表格，根据从各A/D转换器21、22、23输入的终端电压V1、V2、V3，判定6位的比特信息信号B1-B6，输出该判定结果的比特信息信号B1-B6。另外，在解码处理器25的比特信息判定中，输入的各终端电压V1-V6在例如图7及图8的终端电压值的±10％的范围内(该误差范围依据差动驱动器11、12与差动驱动器13的信号电压电平差来确定)，判定为与其值实质上一致。
如上所述，根据本实施方式，利用差动驱动器11、12、13，重叠在3条信号线31、32、33上发送各输出信号及反相输出信号时，连接于各相邻的信号线的终端电阻41、42、43上呈现的终端电压V1、V2、V3取决于6位的比特信息信号的26个状态，为全部不同的电压值，可从该终端电压值的组合中，根据由各A/D转换器21、22、23检测出的终端电压V1、V2、V3，解码原比特信息信号B1-B6。并且，由于施加于信号传输路径30的各信号线31、32、33上的电压即便在传输任一比特信息时，也合计为0，从各信号线31、32、33辐射的噪声会互相抵消，所以可与通常的差动传输方法同样地进行噪声少的传输。
另外，在实施方式1中，只要差动驱动器11、12输出实质上具有相同信号电压电平的双极性4个值的输出信号及反相输出信号，另外，差动驱动器13输出具有与差动驱动器11、12不同的信号电压电平的双极性4个值的输出信号及反相输出信号即可。并且，最好是，差动驱动器13输出具有高于差动驱动器11、12的信号电压电平的信号电压电平的双极性4个值的输出信号及反相输出信号。
在实施方式1中，
(1)差动驱动器11、12、13、14的信号电压电平＝±1，±2；
(2)差动驱动器15、16的信号电压电平＝±1.1，±2.2；
但例如也可是
(1)差动驱动器11、12、13、14的信号电压电平＝±1，±3；
(2)差动驱动器15、16的信号电压电平＝±1.1，±3.3
或
(1)差动驱动器11、12、13、14的信号电压电平＝±2，±3；
(2)差动驱动器15、16的信号电压电平＝±2.2，±3.3。
(实施方式2)
图9是表示本发明实施方式2的多路复用差动传输系统的结构的框图。实施方式2的多路复用差动传输系统与实施方式1相比，以下方面不同。
(1)替代具备响应各个2位的比特信息信号，输出1对输出信号及反相输出信号的3个差动驱动器11、12、13的信号接收机10，具有信号接收机10A，该信号接收机10A具备响应各个1位的比特信息信号，输出1对输出信号及反相输出信号的6个差动驱动器11A、12A、13A、14A、15A、16A。
(2)替代信号接收机20，具备信号接收机20A，信号接收机20A包含具备与表存储器25a的表格不同的表格的表存储器25b的解码处理器25。
下面详细说明上述不同点。
图10是表示图9的差动驱动器11A、12A、13A、14A的输出信号S11a、S11b、S12a、S12b、S13a、S13b、S14a、S14b的信号波形与分配比特信息的关系的波形图。并且，图11是表示图9的差动驱动器15A、16A的输出信号S15a、S15b、S16a、S16b的信号波形与分配比特信息的关系的波形图。
在图9的信号发送机10A中，
(1)差动驱动器11A响应1位的比特信息信号B1，输出具有例如±1V的信号电压电平的双极性2个值的输出信号S11a和其反相输出信号S11b。
(2)差动驱动器12A响应1位的比特信息信号B2，输出具有差动驱动器11A的信号电压电平的2倍(例如也可是3以上的自然数倍)即例如±2V的信号电压电平的双极性2个值的输出信号S12a和其反相输出信号 S12b。
(3)差动驱动器13A响应1位的比特信息信号B3，与差动驱动器11A同样地输出具有例如±1V的信号电压电平的双极性2个值的输出信号S13a和其反相输出信号S13b。
(4)差动驱动器14A响应1位的比特信息信号B4，与差动驱动器12A同样地输出具有例如±2V的信号电压电平的双极性2个值的输出信号S14a和其反相输出信号S14b。
(5)差动驱动器S15A响应1位的比特信息信号B5，输出具有与差动驱动器11A的信号电压电平相差若干的、例如±1.1V的信号电压电平的双极性2个值的输出信号S15a和其反相输出信号S15b。
(6)差动驱动器16A响应1位的比特信息信号B6，输出具有与差动驱动器12A的信号电压电平相差若干的、例如±2.2V的信号电压电平的双极性2个值的输出信号S16a和其反相输出信号S16b。
在图9中，合成输出信号S11a、输出信号S12a、反相输出信号S15b和反相输出信号S16b之后，发送至信号线31。并且，合成反相输出信号S11b、反相输出信号S12b、输出信号S13a和输出信号S14a之后，发送至信号线32。并且，合成反相输出信号S13b、反相输出信号S14b、输出信号S15a和输出信号S16a之后，发送至信号线33。
图12及图13是表示在图9的多路复用差动传输系统中传输的比特信息信号B 1-B6与由信号接收机20A的终端电阻41、42、43产生的终端电压V1、V2、V3的关系的图。
解码处理器25内置预先存储图12及图13的信息表格的表存储器25a。解码处理器25参照表存储器25b中的表格，根据从各A/D转换器21、22、23输入的终端电压V1、V2、V3，判定6位的比特信息信号B1-B6，输出其判定结果的比特信息信号B1-B6。另外，在解码处理器25中的比特信息判定中，输入的各终端电压V1-V6在例如图12及图13的终端电压值的±10％的范围内(该误差范围依据差动驱动器11、12与差动驱动器13的信号电压电平差来确定)判定为与其值实质上一致。
如上所述，根据本实施方式，利用差动驱动器11A-16A，重叠在3条信号线31、32、33上发送各输出信号及反相输出信号时，在连接于各相邻的信号线的终端电阻41、42、43上呈现的终端电压V1、V2、V3取决于6位的比特信息信号的26个状态，为全部不同的电压值，可从该终端电压值的组合中，根据由各A/D转换器21、22、23检测出的终端电压V1、V2、V3，解码原比特信息信号B 1-B6。并且，由于施加于信号传输路径30的各信号线31、32、33上的电压即便在传输任一比特信息时，也合计为0，从各信号线31、32、33辐射的噪声会互相抵消，所以可与通常的差动传输方法同样地进行噪声少的传输。
另外，在实施方式2中，各差动驱动器11A-16A的信号电压电平不限于上述的值，只要是下面条件即可。
(1)差动驱动器12A、14A的信号电压电平也可设定为与差动驱动器11A、13A的信号电压电平相差规定的第1差分电压ΔVd1。
(2)差动驱动器15A的信号电压电平也可设定为与差动驱动器11A、13A的信号电压电平相差规定的第2差分电压ΔVd2(这里，ΔVd2＜ΔVd1)。
(3)差动驱动器16A的信号电压电平也可设定为比差动驱动器12A、14A的信号电压电平相差规定的第3差分电压ΔVd3(这里，ΔVd2＜ΔVd3＜ΔVd1)。
并且，最好是，
(1)差动驱动器12A、14A的信号电压电平也可设定为比差动驱动器11A、13A的信号电压电平仅高规定的第1差分电压ΔVd1。
(2)差动驱动器15A的信号电压电平也可设定为比差动驱动器11A、13A的信号电压电平仅高规定的第2差分电压ΔVd2(这里，ΔVd2＜ΔVd1)。
(3)差动驱动器16A的信号电压电平也可设定为比差动驱动器12A、14A的信号电压电平仅高规定的第3差分电压ΔVd3(这里，ΔVd2＜ΔVd3＜ΔVd1)。
在实施方式2中，
(1)差动驱动器11A、13A的信号电压电平＝±1；
(2)差动驱动器12A、14A的信号电压电平＝±2；
(3)差动驱动器15A的信号电压电平＝±1.1；
(4)差动驱动器16A的信号电压电平＝±2.2；
但例如也可是
(1)差动驱动器11A、13A的信号电压电平＝±1；
(2)差动驱动器12A、14A的信号电压电平＝±3；
(3)差动驱动器15A的信号电压电平＝±1.1；
(4)差动驱动器16A的信号电压电平＝±3.3；
或
(1)差动驱动器11A、13A的信号电压＝±2；
(2)差动驱动器12A、14A的信号电压电平＝±3；
(3)差动驱动器15A的信号电压电平＝±2.2；
(4)差动驱动器16A的信号电压电平＝±3.3。
产业上的可利用性
如上所述，根据本发明的多路复用差动传输系统，可使用3条信号线差动传输6位的比特信息信号，可在抑制噪声增加的状态下，且以比现有技术少的布线进行多位的比特信息信号的差动传输。尤其是，本发明的多路复用差动传输系统与现有技术相比，可用作实现更高画质的显示器用多位的数据传输或需要小型化的设备中的高速传输系统。
Claims (6)
1.一种信号发送机，用于多路复用差动传输系统中，该多路复用差动传输系统具备信号发送机、信号接收机和由连接上述信号发送机与上述信号接收机的第1、第2及第3信号线构成的信号传输路径，
上述信号发送机具有：
第1差动驱动器，其响应2位的第1比特信息信号，产生由具有规定的第1信号电压电平的双极性2个值及具有规定的第2信号电压电平的双极性2个值构成的双极性4个值的第1输出信号、和作为上述第1输出信号的反相信号的反相第1输出信号；
第2差动驱动器，其响应2位的第2比特信息信号，产生由具有上述第1信号电压电平的双极性2个值及具有上述第2信号电压电平的双极性2个值构成的双极性4个值的第2输出信号、和作为上述第2输出信号的反相信号的反相第2输出信号；和
第3差动驱动器，其响应2位的第3比特信息信号，产生由具有与上述第1信号电压电平不同的第3信号电压电平的双极性2个值及具有与上述第2信号电压电平不同的第4信号电压电平的双极性2个值构成的双极性4个值的第3输出信号、和作为上述第3输出信号的反相信号的反相第3输出信号；
在合成上述第1输出信号和上述反相第3输出信号之后，发送至上述第1信号线；
在合成上述第2输出信号和上述反相第1输出信号之后，发送至上述第2信号线；
在合成上述第3输出信号和上述反相第2输出信号之后，发送至上述第3信号线。
2.一种信号接收机，从权利要求1所述的信号发送机接收通过由第1、第2及第3信号线构成的信号传输路径接收的3个输出信号，
上述信号接收机具备：
连接于上述第1信号线与上述第2信号线之间的第1终端电阻；
连接于上述第2信号线与上述第3信号线之间的第2终端电阻；
连接于上述第3信号线与上述第1信号线之间的第3终端电阻；和
解码处理部件，其包含预先存储规定的信息表格的表存储器，并且参照上述表存储器内的信息表格，根据由上述第1终端电阻产生的第1终端电压、由上述第2终端电阻产生的第2终端电压和由上述第3终端电阻产生的第3终端电压，对上述第1、第2及第3比特信息信号进行解码后输出。
3.一种多路复用差动传输系统，其具备权利要求1所述的信号发送机和权利要求2所述的信号接收机。
4.一种信号发送机，用于多路复用差动传输系统中，该多路复用差动传输系统具备信号发送机、信号接收机和由连接上述信号发送机与上述信号接收机的第1、第2及第3信号线构成的信号传输路径，
上述信号发送机具有：
第1差动驱动器，其响应1位的第1比特信息信号，产生具有规定的第1信号电压电平的双极性2个值的第1输出信号、和作为上述第1输出信号的反相信号的反相第1输出信号；
第2差动驱动器，其响应1位的第2比特信息信号，产生具有规定的第2信号电压电平的双极性2个值的第2输出信号、和作为上述第2输出信号的反相信号的反相第2输出信号，其中上述第2信号电压电平与上述第1信号电压电平相差第1差分电压；
第3差动驱动器，其响应1位的第3比特信息信号，产生具有上述第1信号电压电平的双极性2个值的第3输出信号、和作为上述第3输出信号的反相信号的反相第3输出信号；
第4差动驱动器，其响应1位的第4比特信息信号，产生具有上述第2信号电压电平的双极性2个值的第4输出信号、和作为上述第4输出信号的反相信号的反相第4输出信号；
第5差动驱动器，其响应1位的第5比特信息信号，产生具有规定的第3信号电压电平的双极性2个值的第5输出信号、和作为上述第5输出信号的反相信号的反相第5输出信号，其中上述第3信号电压电平与上述第1信号电压电平相差第2差分电压，上述第2差分电压小于上述第1差分电压；和
第6差动驱动器，其响应1位的第6比特信息信号，产生具有规定的第4信号电压电平的双极性2个值的第6输出信号、和作为上述第6输出信号的反相信号的反相第6输出信号，其中上述第4信号电压电平与上述第2信号电压电平相差第3差分电压，上述第3差分电压小于上述第1差分电压且大于上述第2差分电压；
在合成上述第1输出信号、上述第2输出信号、上述反相第5输出信号和上述反相第6输出信号之后，发送至上述第1信号线；
在合成上述反相第1输出信号、上述反相第2输出信号、上述第3输出信号和上述第4输出信号之后，发送至上述第2信号线；
在合成上述反相第3输出信号、上述反相第4输出信号、上述第5输出信号和上述第6输出信号之后，发送至上述第3信号线。
5.一种信号接收机，从权利要求4所述的信号发送机接收通过由第1、第2及第3信号线构成的信号传输路径接收的3个输出信号，
上述信号接收机具备：
连接于上述第1信号线与上述第2信号线之间的第1终端电阻；
连接于上述第2信号线与上述第3信号线之间的第2终端电阻；
连接于上述第3信号线与上述第1信号线之间的第3终端电阻；和
解码处理部件，其包含预先存储规定的信息表格的表存储器，并且参照上述表存储器内的信息表格，根据由上述第1终端电阻产生的第1终端电压、由上述第2终端电阻产生的第2终端电压和由上述第3终端电阻产生的第3终端电压，对上述第1至第6比特信息信号进行解码后输出。
6.一种多路复用差动传输系统，其具备权利要求4所述的信号发送机和权利要求5所述的信号接收机。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006123173 | 2006-04-27 | ||
| JP123173/2006 | 2006-04-27 | ||
| PCT/JP2007/058967 WO2007125965A1 (ja) | 2006-04-27 | 2007-04-25 | 多重差動伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101390354A CN101390354A (zh) | 2009-03-18 |
| CN101390354B true CN101390354B (zh) | 2011-08-03 |
Family
ID=38655491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200780006898.1A Expired - Fee Related CN101390354B (zh) | 2006-04-27 | 2007-04-25 | 多路复用差动传输系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7692563B2 (zh) |
| JP (1) | JP4129050B2 (zh) |
| CN (1) | CN101390354B (zh) |
| WO (1) | WO2007125965A1 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007125963A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
| US9231790B2 (en) * | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
| US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
| US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
| JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
| JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
| GB2456517A (en) * | 2008-01-15 | 2009-07-22 | Andrzej Radecki | Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously |
| US8717065B2 (en) * | 2009-02-27 | 2014-05-06 | Yonghua Liu | Data tranmission driver, system and method |
| KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
| US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
| US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
| US9363071B2 (en) | 2013-03-07 | 2016-06-07 | Qualcomm Incorporated | Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches |
| US9137008B2 (en) * | 2013-07-23 | 2015-09-15 | Qualcomm Incorporated | Three phase clock recovery delay calibration |
| US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
| US9755818B2 (en) | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
| US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
| EP3114792B1 (en) * | 2014-03-06 | 2021-06-09 | Qualcomm Incorporated | Clock recovery circuit for multiple wire data signals |
| US20170131326A1 (en) * | 2015-11-10 | 2017-05-11 | Qualitau, Inc. | Pulsed current source with internal impedance matching |
| US10177749B2 (en) | 2016-05-04 | 2019-01-08 | Rambus Inc. | Differential cryogenic transmitter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168927A (ja) * | 1999-09-27 | 2001-06-22 | Toshiba Corp | 半導体集積回路装置 |
| EP1331776A1 (en) * | 2000-10-05 | 2003-07-30 | Matsushita Electric Industrial Co., Ltd. | Digital data transmitter, transmission line encoding method, and decoding method |
| CN1489289A (zh) * | 2002-08-29 | 2004-04-14 | 株式会社东芝 | 差动数据发送器 |
| JP2004333508A (ja) * | 2004-07-23 | 2004-11-25 | Pioneer Electronic Corp | 移動距離導出方法及び装置 |
| CN1722713A (zh) * | 2004-07-05 | 2006-01-18 | 友达光电股份有限公司 | 低电压差动对信号传送器及接收器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166956A (en) | 1990-05-21 | 1992-11-24 | North American Philips Corporation | Data transmission system and apparatus providing multi-level differential signal transmission |
| JPH04367139A (ja) | 1991-06-14 | 1992-12-18 | Fujitsu Ltd | 出力保護回路付き信号送信回路 |
| JP3360861B2 (ja) * | 1993-03-02 | 2003-01-07 | 株式会社ソニー木原研究所 | シリアルディジタルデータの伝送方法及び伝送装置 |
| JPH10233810A (ja) | 1997-02-21 | 1998-09-02 | Hitachi Ltd | 差動入出力伝送装置および方法 |
| JP3507687B2 (ja) | 1998-02-10 | 2004-03-15 | 松下電器産業株式会社 | データ伝送システム |
| US6317465B1 (en) * | 1998-02-10 | 2001-11-13 | Matsushita Electric Industrial Co., Ltd. | Data transmission system |
| US6556628B1 (en) * | 1999-04-29 | 2003-04-29 | The University Of North Carolina At Chapel Hill | Methods and systems for transmitting and receiving differential signals over a plurality of conductors |
| JP3522745B2 (ja) | 2000-10-05 | 2004-04-26 | 松下電器産業株式会社 | 伝送路符号化方法、および復号方法 |
| US6891311B2 (en) * | 2002-06-27 | 2005-05-10 | Siemens Medical Solutions Usa, Inc | Ultrasound transmit pulser with receive interconnection and method of use |
| JP2005333508A (ja) | 2004-05-21 | 2005-12-02 | Sony Corp | 信号変換装置およびドライバ装置 |
| US7339443B2 (en) * | 2004-12-06 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Common mode radiation inhibit circuit and electronic equipment |
| US7388449B2 (en) * | 2004-12-10 | 2008-06-17 | Matsushita Electric Industrial Co., Ltd. | Radiation noise suppression circuit for differential transmission line |
| JP4834385B2 (ja) * | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
-
2007
- 2007-04-25 JP JP2007534948A patent/JP4129050B2/ja not_active Expired - Fee Related
- 2007-04-25 CN CN200780006898.1A patent/CN101390354B/zh not_active Expired - Fee Related
- 2007-04-25 US US12/160,297 patent/US7692563B2/en not_active Expired - Fee Related
- 2007-04-25 WO PCT/JP2007/058967 patent/WO2007125965A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168927A (ja) * | 1999-09-27 | 2001-06-22 | Toshiba Corp | 半導体集積回路装置 |
| EP1331776A1 (en) * | 2000-10-05 | 2003-07-30 | Matsushita Electric Industrial Co., Ltd. | Digital data transmitter, transmission line encoding method, and decoding method |
| CN1489289A (zh) * | 2002-08-29 | 2004-04-14 | 株式会社东芝 | 差动数据发送器 |
| CN1722713A (zh) * | 2004-07-05 | 2006-01-18 | 友达光电股份有限公司 | 低电压差动对信号传送器及接收器 |
| JP2004333508A (ja) * | 2004-07-23 | 2004-11-25 | Pioneer Electronic Corp | 移動距離導出方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090195699A1 (en) | 2009-08-06 |
| JP4129050B2 (ja) | 2008-07-30 |
| US7692563B2 (en) | 2010-04-06 |
| JPWO2007125965A1 (ja) | 2009-09-10 |
| CN101390354A (zh) | 2009-03-18 |
| WO2007125965A1 (ja) | 2007-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101390354B (zh) | 多路复用差动传输系统 | |
| EP2015533A1 (en) | Multiple differential transmission system | |
| KR101514413B1 (ko) | 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법 | |
| JP5680836B2 (ja) | 共通電圧発生器、それを含むディスプレイ装置、及び共通電圧発生方法 | |
| US8108576B2 (en) | Dongle module, console module, matrix KVM switch system, local-end module, remote-end module, and extender system | |
| JP2012507204A5 (zh) | ||
| JP5485506B2 (ja) | ディスプレイのためのシリアライズされた映像データ処理方法及び装置 | |
| WO2013157195A1 (ja) | 多値信号伝送システム | |
| JP2009077099A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
| JP2007318807A (ja) | 多重差動伝送システム | |
| JP6034273B2 (ja) | 送信装置、受信装置、送受信システムおよび画像表示システム | |
| KR100850773B1 (ko) | 디스플레이 장치의 화상 평가 모듈 | |
| US20080231578A1 (en) | LVDS display system | |
| US8405785B1 (en) | System and method for integrated timing control for an LCD display panel | |
| WO2007125964A1 (ja) | 多重差動伝送システム | |
| JP2009060489A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
| US20090267925A1 (en) | Signal transmission system of a flat panel device | |
| JP2010062949A (ja) | 受信機及び信号伝送システム | |
| JP2002237853A (ja) | 差動信号伝送回路および該回路の伝送エラー検出方法 | |
| JP6634586B2 (ja) | 信号送受信装置 | |
| CN101567161B (zh) | 平面显示器的信号传输系统 | |
| US20070153011A1 (en) | Video signal circuit of notebook computer | |
| JP2003015544A (ja) | エージング装置及びエージング方法 | |
| CN102197602A (zh) | 信号传输装置 | |
| JP2006215087A (ja) | シリアルデータ送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110803 Termination date: 20140425 |