CN101371438A - 振荡电路、电源电路、显示设备和电子装置 - Google Patents

振荡电路、电源电路、显示设备和电子装置 Download PDF

Info

Publication number
CN101371438A
CN101371438A CNA2007800025825A CN200780002582A CN101371438A CN 101371438 A CN101371438 A CN 101371438A CN A2007800025825 A CNA2007800025825 A CN A2007800025825A CN 200780002582 A CN200780002582 A CN 200780002582A CN 101371438 A CN101371438 A CN 101371438A
Authority
CN
China
Prior art keywords
circuit
counter
input
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800025825A
Other languages
English (en)
Inventor
高桥佑介
木田芳利
仲岛义晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101371438A publication Critical patent/CN101371438A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供能被封装在显示面板内、而不增加成本且不需要调整工作的振荡电路和电源电路，以及显示设备和使用这些的电子设备。振荡电路包括由振荡器构成的脉冲生成单元(161)，输出具有频率变化的矩形波信号；以及频率变化校正单元(162)，将脉冲生成单元(161)的输出矩形波抑制在频率范围内，且向升压电路(163)输出被抑制的矩形波。频率变化校正单元(162)包括具有级联的n个计数器的输入脉冲计数器(1621)，计数在比较输入周期中从脉冲生成单元(161)输入的矩形波的高电平和低电平周期的数量；计数器值比较逻辑电路(1622)，当输入脉冲计数器计数任意值时生成用于从级联的计数器的任一个选择最后输出的选择信号；以及输出选择电路(1623)，响应于选择信号输出相应的计数器值。

Description

振荡电路、电源电路、显示设备和电子装置
技术领域
本发明通常涉及由在绝缘基片上构成的低温多晶硅薄膜晶体管所构成的振荡电路、电源电路、液晶显示设备或其它有源矩阵型显示设备，以及使用它们的电子装置。
背景技术
在最近几年中，移动电话、PDA(个人数字助理)以及其它便携式端已经很普及。作为这些便携式端迅速普及的因素之一，可以提到被安装成它们的输出显示器的液晶显示设备。原因在于，液晶显示设备具有如下特征，它们在原则上并不需要用电源来驱动，且因此是低功耗的显示设备。
在用多晶硅TFT(薄膜晶体管)作为像素的开关元件的有源矩阵式显示设备中，倾向于在作为以矩阵方式排列像素的显示区的同一基片上集成数字接口驱动电路。
在这样的集成驱动电路式显示设备中，水平驱动系统和垂直驱动系统被安置在有效显示部分的外围(框架(framing))处。使用低温多晶硅TFT在同一基片以及像素区上集成这些驱动系统。
图1是示出了普通的集成驱动电路式显示设备的示意配置的图(见专利文献1)。
如图1所示，该液晶显示器由透明绝缘基片、例如玻璃基片1组成，在此玻璃基片1上集成了：具有包括以矩阵方式排列的液晶单元的多个像素的有效显示部分2；安置在图1中的有效显示部分2的上面和下面的一对水平驱动电路(H驱动器)3U和3D；安置在图1中的有效显示部分2的侧面部分处的垂直驱动电路(V驱动器)4；用于生成多个基准电压的一个基准电压生成电路(REF.DRV)5；数据处理电路(DATAPRC)6等。
照此方式，图1的集成驱动电路式显示设备具有分别安置在有效像素部分2的两侧(图1中的上面和下面)的两个水平驱动电路3U和3D。这是为了驱动被划分为奇数行和偶数行的数据线。
图2是示出了用于分别驱动奇数行和偶数行的水平驱动电路3U和3D的配置的例子的方块图。
如图2所示，用于驱动奇数行的水平驱动电路3U和用于驱动偶数行的水平驱动电路3D具有相同的配置。
具体地，它们具有：移位寄存器(HSR)组3HSRU和3HSRD，用于与水平转移时钟HCK(未示出)同步地从转移级顺序输出移位脉冲(采样脉冲)；采样和锁存器电路组3SMPLU和3SMPLD，用于利用由移位寄存器31U和31D给出的采样脉冲来顺序地采样和锁存数字图像数据；线性排序锁存器电路组3LTCU和3LTCD，用于线性地排序采样和锁存器电路32U和32D的锁存数据；以及数字/模拟转换电路(DAC)组3DACU和3DACD，用于将在线性排序锁存器电路33U和33D处线性排序的数字图像数据转换成模拟图像信号。
注意，通常，在DAC 34U和DAC 34D的输入级处，安置电平移位电路，并将电平升高数据(level up data)输入到DAC 34中。
专利文献1：日本专利公开(A)No.2002-175033。
发明内容
本发明要解决的问题
配置图1的液晶显示设备等，以便与来自例如外部的预定电平的主时钟MCK同步地电平移位(升压(boost up))由被配置有DC-DC转换器的电源电路从外部提供的电压，以便在面板内生成驱动电压并向在绝缘基片上构成的指定电路提供该驱动电压。
然而，在现有的低温多晶硅TFT中，阈值电压Vth在再次上升时，上升到大约1.5V。
相应地，当同步脉冲变成低电压/高频率时，在通过低温多晶硅TFT处理而构成的面板内部，电平移位和频分就变得困难。
除此之外，随着集成规模变大，在用一个同步脉冲来控制整个系统的同步式系统中，出现了各种各样的问题。
在同步式系统中，不仅整个系统的处理速度被限制于最慢电路的速度，而且即使不必进行处理的块也要消耗电力。注意，在大规模系统中，由于在分离的块之间的互连而使同步脉冲的延迟量变得相当大。因此，不必说，可以严格地同步这些块。全面的逻辑检验就变得困难。
为了处理这个问题，需要配置能够由唯一的振荡频率控制并不受同步脉冲影响的电路系统、即每个块都有振荡器的同步系统。
然而，在低温多晶TFT处理中，难以配置用于生成具有小的频率变化的同步脉冲的振荡器。
例如，在配置由低温多晶硅处理的硅处理中用作振荡器的RC振荡器或环形振荡器时，难以将其输出频率保持在某个假设的可允许范围内。
可以在面板外部配置振荡器，但是，变得需要包括频率调整部件的几个元件，因此，这导致了TAT的增加和成本的增加。
本发明提供了可被内置在显示面板等中而不会引起成本增加并且不需要调整工作的振荡电路和电源电路、使用它们的显示设备和电子装置。
解决问题的手段
本发明的第一个方面是一种包括在绝缘基片上构成的低温多晶硅薄膜晶体管的振荡电路，包括：脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，所述频率变化校正部分包括输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出；以及输出选择电路，用于接收所述选择信号并输出相应的计数器值。
本发明的第二方面是一种根据振荡电路的输出来升压预定电压的电源电路，所述振荡电路包括在绝缘基片上构成的低温多晶硅薄膜晶体管，其中，所述振荡电路具有:脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，所述频率变化校正部分包括输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出；以及输出选择电路，用于接收所述选择信号并输出相应的计数器值。
优选地，所述输入脉冲计数器通过释放复位来开始计数操作，并在下次复位时结束变化校正。
优选地，对输入矩形波的频率校正结果被保留直到进行复位。
优选地，根据在所述计数器值比较电路中的逻辑组合，可以确定所述输出频率的最低值/最高值且可以进行其比率调整。
本发明的第三方面是一种显示设备，至少包括：具有排列成矩阵的像素的显示部分；用于驱动所述显示部分的驱动电路；以及电源电路，用于根据振荡电路的输出来升压预定的电压并生成基片内部的驱动电压，所述振荡电路包括在绝缘基片上构成的低温多晶硅薄膜晶体管，其中，所述振荡电路具有:脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，所述频率变化校正部分包括输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出；以及输出选择电路，用于接收所述选择信号并输出相应的计数器值。
本发明的第四方面是一种被提供有显示设备的电子装置，其中，所述显示设备至少包括:具有排列成矩阵的像素的显示部分；用于驱动所述显示部分的驱动电路；以及电源电路，用于根据振荡电路的输出来升压预定的电压并生成基片内部的驱动电压，所述振荡电路包括在绝缘基片上构成的低温多晶硅薄膜晶体管，所述振荡电路具有：脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，所述频率变化校正部分包括输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出；以及输出选择电路，用于接收所述选择信号并输出相应的计数器值。
本发明的效果
根据本发明，变得可以将具有频率变化的振荡器的输出频率的变化抑制在某个恒定的保证范围内。
此外，可以配置和控制不依赖于接口的电压和频率的独立的电路块，因此，可能实现与接口的低电压/高频率相兼容的集成电路式液晶显示设备。
此外，优点在于，可以实现不用调整振荡器的振荡频率并较大地减少部件的数量，且能够在稳定输出频率的同时提高效益。
附图说明
[图1]图1是示出了普通的集成驱动电路式显示设备的示意配置的图。
[图2]图2是示出了用于分别驱动奇数行和偶数行的图1的水平驱动电路的配置的例子的方块图。
[图3]图3是示出根据本发明的实施例的集成驱动电路式显示设备的布局配置的图。
[图4]图4是示出根据本发明的实施例的集成驱动电路式显示设备的电路功能的系统方块图。
[图5]图5是示出了液晶显示设备的有效显示部分的配置的例子的电路图。
[图6]图6是示出了本实施例的第一和第二水平驱动电路的基本配置的例子的方块图。
[图7]图7是示出根据本实施例的使用低温多晶硅TFT的电源电路的配置的方块图。
[图8]图8是示出了环形振荡器的配置的例子的图。
[图9]图9是示出根据本实施例的在电源电路中的频率变化校正部分的配置的例子的方块图。
[图10]图10是示出了图9的频率变化校正部分的配置的更加具体的例子的电路图。
[图11]图11是示出了图10的频率变化校正部分的操作的时序图，并示出了水平同步信号Hsync是高电平和且复位信号Rst是高电平的情况。
[图12]图12是示出了图10的频率变化校正部分的操作的时序图，并示出了水平同步信号Hsync包括从高电平切换到低电平的时序的情况和复位信号Rst包括从高电平切换到低电平的时序的情况。
[图13]图13是示出了由如下系统所示的频率特征的图，该系统具有20kHz的水平同步信号Hsync的频率以及10μs的低周期长度，且改变输入的矩形波的频率。
[图14]图14是示意地示出了根据本发明的实施例的构成便携式端的移动电话的配置的外形图。
符号描述:
10... 液晶显示设备
11... 玻璃基片
12... 有效显示部分
13... 水平驱动电路
13U... 第一水平驱动电路
13D... 第二水平驱动电路
13SMPL... 采样和锁存器电路组
131... 第一采样和锁存器电路
132... 第二采样和锁存器电路
133... 第三采样和锁存器电路
134... 第一锁存器电路
135... 第二锁存器电路
136... 第三锁存器电路
137... 第一锁存器系列
138... 第二锁存器系列
13OSEL... 锁存器输出选择开关
13DAC... 数字-模拟转换电路
13ABUD... 模拟缓冲器
13LSEL... 线路选择器
14... 垂直驱动电路
15... 数据处理电路
16... 电源电路
161...升压用脉冲生成部分
162...频率变化校正部分
1621...输入脉冲计数器
1622...计数器值比较逻辑电路(或频率校正逻辑电路)
1623...输出选择开关
163...升压电路
17...接口电路
18...时序发生器
具体实施方式
以下，将参照附图来详细说明本发明的实施例。
图3和图4是示出根据本发明的实施例的集成驱动电路式显示设备的配置的例子的示意配置的图。图3是示出了根据本实施例的集成驱动电路式显示设备的布局配置的图，且图4是示出根据本实施例的集成驱动电路式显示设备的电路功能的系统方块图。
在此，例如，用如下情况作为例子来加以说明，在此情况下，将本实施例应用到使用液晶单元作为像素的电光元件的有源矩阵式液晶显示设备。
如图3所示，该液晶显示设备10是由透明绝缘基片、例如玻璃基片11构成，在此玻璃基片11上，集成了具有包括排列成矩阵的液晶单元的多个像素的有效显示部分(ACDSP)12；安置在图3中的有效显示部分12的上面和下面的一对第一和第二水平驱动电路(H驱动器，HDRV)13U和13D；安置在图1中的有效显示部分2的侧面部分中的垂直驱动电路(V驱动器，VDRV)14；数据处理电路(DATAPRC)15；由DC-DC转换器构成的电源电路(DC-DC)16；接口电路(I/F)17；时序发生器(TG)18；用于向水平驱动电路13U和13D等供应多个驱动基准电压的基准电压驱动电路(REFDRV)19等等。
此外，在玻璃基片11的第二水平驱动电路13D的安置位置附近的边缘处，构成了数据等的输入键盘(input pad)20。
玻璃基片11是由第一基片和第二基片构成的，在该第一基片上，排列成矩阵地构成了包括有源元件(例如，晶体管)的多个像素电路，而第二基片被安置以便面朝该第一基片具有预定的间隙(clearance)。然后，在这些第一和第二基片之间密封了液晶。
通过低温多晶硅TFT处理来构成在绝缘基片上构成的电路组。即，在此集成驱动电路式显示设备10中，在有效显示部分12的外围(框架)处安置了水平驱动系统和垂直驱动系统。通过使用多晶硅TFT在同一基片以及像素区上集成这些驱动系统。
在本实施例的集成驱动电路式显示设备10中，将两个水平驱动电路13U和13D安置在有效像素部分12的两个侧面上(图3中的上面和下面)。进行这种安置是为了驱动被划分为奇数行和偶数行的数据线。
在两个水平驱动电路13U和13D中，三个数字数据被存储在采样和锁存器电路中，利用共用数字-模拟转换电路在一个水平周期(H)中进行三次转换成模拟数据的处理，并在水平周期中以时分方式选择三个模拟数据并将其输出到数据线(信号线)，由此来使用RGB选择器方案。
在本实施例中，在三个数字图像数据R、G、B之中，通过定义数字R数据为第一数字数据、定义数字B数据为第二数字数据，定义数字G数据为第三数字数据来进行说明。
下面将依次说明本实施例的液晶显示设备10的组件的配置和功能。
在有效显示部分12中，将包括液晶单元的多个像素排列成矩阵状态。
此外，给有效显示部分12提供用由排列成矩阵的水平驱动电路13U和13D以及垂直驱动电动电路14所驱动的数据线和垂直扫描线。
图5是示出了有效显示部分12的具体配置的例子的图。
在此，为了简化附图，用在三行(第n-1行到第n+1行)和四列(第m-2列到第m+1列)中的像素的排列的情况作为例子。
在图4中，给显示部分12提供布局成矩阵的垂直扫描线...，121n-1、121n、121n+1、...，和数据线...，122m-2、122m-1、122m、122m+1...，以及排列在它们的交叉部分的单位像素123。
单位像素123被配置具有作为像素晶体管的薄膜晶体管TFT、液晶单元LC和存储电容器Cs。在此，液晶单元LC意味着在由薄膜晶体管TFT构成的像素电极(一个电极)和面对该像素电极的相对电极(另一个电极)之间生成的电容。
薄膜晶体管TFT在它们的栅极处与垂直扫描线...，121n-1、121n、121n+1、...相连，在它们的源极处与数据线...，122m-2、122m-1、122m、122m+1、...相连。
液晶单元LC在它的像素电极处与薄膜晶体管TFT的漏极相连，并在它的相对电极处与共用线124相连。存储电容器Cs被连接在薄膜晶体管TFT的漏电极和共用线124之间。
由与驱动电路等一起在玻璃基片11上集成的VCOM电路21对共用线124给出预定的AC电压作为共用电压Vcom。
将垂直扫描线...，121n-1、121n、121n+1、...的第一侧端的每个与图3所示的垂直驱动电路14的相应行的每个输出端相连。
垂直驱动电路14被配置以便包括诸如移位寄存器，并通过与垂直转移时钟VCK(未示出)同步地顺序地生成垂直选择脉冲、并将这些垂直选择脉冲给予垂直扫描线...，121n-1、121n、121n+1、...来进行垂直扫描。
进而，在显示部分12中，例如，将数据线...，122m-2、122m-1、122m、122m+1、...的第一侧端的每个与图1所示的第一水平驱动电路13U的相应列的每个输出端相连，并将其它侧端的每个与图3所示的第二水平驱动电路13D的相应列的每个输出端相连。
第一水平驱动电路13U在采样和锁存器电路中存储R数据、B数据、G数据的三个数字数据，并在一个水平周期(H)中进行三次转换到模拟数据的处理，并在此水平周期中按时分方式选择三个数据，并将其输出到相应的数据线。
使用了RGB选择器方案的第一水平驱动电路13U，以时分方式将锁存在第一和第二采样和锁存器电路中的R数据和B数据转移给第一锁存器电路，并进而转移给第二锁存器电路，并将在R数据和B数据向锁存器电路的时分转移处理期间被锁存在第三采样和锁存器电路中的G数据转移给第三锁存器电路，在一个水平周期中有选择地输出被锁存在第二锁存器电路和第三锁存器电路中的R、B和G数据，并将其转换成模拟数据，在水平周期中以时分方式选择三个模拟数据，并将其输出到相应的数据线。
即，为了实现RGB选择器系统，通过配置本实施例的水平驱动电路13U，以便两个数字数据R和B的第一锁存器系列与一个数字G数据的第二锁存器系列平行排列，且以便共享数字-模拟转换电路(DAC)、模拟缓冲器和在选择器后面的线路选择器，实现缩小框架并降低功耗。
第二水平驱动电路13D基本上具有和第一水平驱动电路13U相同的配置。
图6是示出了本实施例的第一水平驱动电路13U和第二水平驱动电路13D的基本配置的例子的方块图。下面，把它们作为“水平驱动电路13”。
需注意，该水平驱动电路示出了与三个数字数据相应的基本配置。实际上，并行地安置了多个相同的配置。
如图6所示，水平驱动电路13具有移位寄存器(HSR)组13HSR，采样和锁存器电路组13SMPL，锁存器输出选择开关13OSEL，数字-模拟转换电路13DAC，模拟缓冲器13ABUF，线路选择器13LSEL。
移位寄存器组13HSR具有多个移位寄存器(HSR)，用于与水平转移时钟(HCK)(未示出)同步地从对应于列的转移级(transfer stage)向采样和锁存器电路组13SMPL顺序输出移位脉冲(采样脉冲)。
采样和锁存器电路组13SMPL具有：第一采样和锁存器电路131，用于顺序采样和锁存R数据作为第一数字数据；第二采样和锁存器电路132，用于顺序采样和锁存B数据作为第二数字数据，并在预定时序锁存被锁存在第一采样和锁存器电路131中的R数据；第三采样和锁存器电路133，用于顺序采样和锁存G数据作为第三数字数据；第一锁存器电路134，用于串行转移在第二采样和锁存器电路132中锁存的数字R或B数据；具有电平移位功能的第二锁存器电路135，将被锁存在第一锁存器电路134中的数字R或B数据转换成较高的电压幅值并将其锁存；以及具有电平移位功能的第三锁存器电路136，将被锁存在第三采样和锁存器电路133中的数字G数据转换成较高的电压幅值并将其锁存。
在具有这样配置的采样和锁存器电路组13SMPL中，由第一采样和锁存器电路131、第二采样和锁存器电路132、第一锁存器电路134、第二锁存器电路135来构成第一锁存器系列137，且由第三采样和锁存器电路133和第三锁存器电路136来构成第二锁存器系列138。
在本实施例中，在0到3V(2.9V)的电平处供应要从数据处理电路15输入到水平驱动电路13U和13D的数据。
然后，通过作为采样和锁存器电路组13SMPL的输出级的第二和第三锁存器电路135和136的电平位移功能，在电平上将这些数据升压到例如2.3V到4.8V。
锁存器输出选择开关13OSEL有选择地切换采样和锁存器电路组13SMPL的输出，并将它们输出到数字-模拟转换电路13DAC。
数字-模拟转换电路13DAC在一个水平周期中进行三次数字/模拟转换。即，数字-模拟转换电路13DAC在一个水平周期中将三个数字R、G和B数据转换成模拟数据。
模拟缓冲器13ABUF缓冲在数字-模拟转换电路13DAC处转换成模拟信号的R、B和G数据，并将其输出到线路选择器13LSEL中。
线路选择器13LSEL在一个水平周期中选择三个模拟R、B、G数据，并将其输出到相应的数据线DTL-R、DTL-B、DTL-G。
在此，将说明在水平驱动电路13中的操作。
在水平驱动电路13中，当采样连续图像数据时，将它们存储在第一、第二和第三采样和锁存器电路131、132和133中。
当完成将水平方向上的一行的所有数据存储到第一、第二和第三采样和锁存器电路131到133中时，在水平方向消隐周期中将在第二采样和锁存器电路132中的数据转移到第一锁存器电路134，并立即转移到第二锁存器电路135并存储。
然后，将在第一采样和锁存器电路131中的数据转移到第二采样和锁存器电路132，并立即转移到第一锁存器电路134并存储。此外，在同一周期中，将在第三采样和锁存器电路133中的数据转移到第三锁存器电路136。
然后，将下一水平方向行的数据存储到第一、第二和第三采样和锁存器电路131、132和133中。
在存储下一水平方向行的数据期间，通过开关锁存器输出选择开关13OSEL将被存储在第二锁存器电路135和第三锁存器电路136中的数据输出到数字-模拟转换电路13DAC。
此后，将被存储在第一锁存器电路134中的数据转移到第二锁存器电路135并存储。通过开关锁存器输出选择开关13OSEL将数据输出到数字-模拟转换电路13DAC。
通过该采样和锁存方案，将三个数字数据输出到数字-模拟转换电路13DAC，因此，变得可以实现较高的精确度/缩小的框架。
此外，由于当存储一个水平方向行的数据时没有伴随的转移工作，并且，从液晶的VT特性的角度，在RGB选择器驱动的情况下按照B(蓝)→G(绿)→R(红)的顺序来写是足够的，因此，可以使由对人眼有最大影响的颜色的数据(即G数据)成为第三数字数据，从而使该系统变得有力地抵制在图像质量上的波动。
数据处理电路15具有：电平移位器151，用于将从外部输入的并行数字R、G、B数据的电平的从0到3V(2.9V)系统移位到6V系统；串行/并行转换电路152，用于将R、G、B数据从串行数据转变为并行数据，以便进行相位调整并降低频率；向下转换器153，用于将并行数据从6V系统向下移位到0到3V(2.9V)系统，并将奇数数据(奇数据)输出到水平驱动电路13U，将偶数数据(偶数据)输出到水平驱动电路13D。
电源电路16包括DC-DC转换器，被供应了来自外部的例如液晶电压VDD1(例如2.9V)，使用内置振荡电路，以与从接口电路17提供的主时钟MCK和水平同步信号Hsync同步、或者根据用预定的校正系统来校正具有低(慢)频率并具有振荡频率的变化的时钟而得到的校正后时钟，来将此电压升压到双6V系统的内部面板电压VDD2(例如5.8V)，并将其供应给面板内部的电路。
此外，电源电路16生成作为负电压的VSS2(例如-1.9V)和VSS3(例如-3.8V)作为内部面板电压，并将其提供给面板内部的预定电路(接口电路等)。
在此，将说明电源电路16的配置，该电源电路16用于根据校正后时钟使用内置振荡电路将电压升压到双6V系统的内部面板电压VDD2(例如5.8V)，并将其供应给面板内的电路，其中，所述校正后时钟是通过作为本实施例的特性配置的预定校正系统和水平同步信号Hsync来校正具有低(慢)频率和具有振荡频率的变化的时钟而得到的。
图7是示出了根据本实施例的使用低温多晶硅TFT的电源电路的配置的方块图。
该电源电路16由如下构成:升压用脉冲生成部分161、由频分校正系统构成的频率变化校正部分162、和双升压电路(double boosting circuit)163。
此外，振荡电路是由升压用脉冲生成部分161和频率变化校正部分162构成的。
脉冲生成部分161是由例如图8所示的环形振荡器(振荡器)构成的，并生成升压用脉冲，其中该环形振荡器通过连接在环形状态下的奇数个变极器INV而得到。
由通过低温多晶硅处理而构成的晶体管所配置的振荡器在晶体管特性上随着晶体管状况、温度、湿度和其它各种条件而变化。因此，振荡频率较大地变化。
即，在由输出具有频率变化的矩形波信号的振荡电路中构成脉冲生成部分161。
频率变化校正部分162与例如水平同步信号Hsync或垂直同步信号Vsync同步地，将脉冲生成部分161的输出矩形波抑制到某个频率范围之内，并将结果输出到升压电路163。
本实施例的频率变化校正部分162的特点在于，当校正输出频率的变化时，不需要输入用于相位比较的基准频率。
即，由于振荡电路的振荡频率随着处理条件而极大地变化，因此，频率变化校正部分162是用于抑制频率变化的电路。它具有下述的配置，并被构成以便调整频分器的数量以与振荡器本身的频率的变化程度相匹配。
图9是示出了根据本实施例的在电源电路中频率变化校正部分的配置的例子的方块图。
图9的频率变化校正部分162是由脉冲生成部分161的振荡输出脉冲的输入脉冲计数器1621、计数器值比较逻辑电路(或频率校正逻辑电路)1622、以及输出选择开关1623构成的。
输入脉冲计数器1621是通过级联由例如T型触发器TFF制成的、并计数在比较输入周期中输入的矩形波的高电平周期及低电平周期的数量的n个2-比特的计数器来配置的计数器。输入脉冲计数器1621通过复位的释放来开始计数操作，并当下次复位时结束变化校正。通过根据在此期间内的计数数量(输入频率)来选择任何次数的频分，可使输出矩形波包含在任何频率范围之中。
利用输入脉冲计数器的输出，用于该输入的频分后输出。
当输入脉冲计数器1621计数任何数量时，计数器值比较逻辑电路(频率校正逻辑电路)1622生成信号SEL1到SELn，用于选择来自级联的计数器中的任何计数器的最后输出，并将其输出到输出选择开关1623。保留此输出选择的结果(对输入矩形波的频率校正的结果)直到逻辑复位。
输出选择开关1623接收输出选择信号SEL1到SELn，并输出相应的计数器值。根据在计数器值比较逻辑电路1622中的逻辑的组合，能够确定输出频率的最低/最高值和调整其比率。
图10是示出了图9的频率变化校正部分162的配置的更具体例子的电路图。
在此例中，输入脉冲计数器1621是由五个级联的T型触发器TFF构成的。将水平同步信号Hsync作为比较周期输入信号供应给五个级联的T型触发器TFF1到TFF5的复位端rst。
计数器值逻辑比较电路(频率校正逻辑电路)1622是由三个SR型触发器SRFF1到SRFF3、三个NAND门NA1到NA3以及三个NOR门NR1到NR3构成的。
将SR型触发器SRFF1的S-端连接到NAND门NA1的输出端，从输出端XQ输出输出选择信号SELA，将端XQ连接到NOR门NR1的一个输入端。
将SR型触发器SRFF2的S-端连接到NAND门NA2的输出端，将输出端Q连接到NOR门NR1的其它输入端，以及将输出端XQ连接到NOR门NR2和NR3的第一侧输入端。然后，从NOR门NR1的输出端输出输出选择信号SELB。
将SR型触发器SRFF3的S-端连接到NAND门NA3的输出端，将输出端Q连接到NOR门NR2的其它输入端，以及将输出端XQ连接到NOR门NR3的其它输入端。然后，从NOR门NR2的输出端上输出输出选择信号SELC，并从NOR门NR3的输出端输出输出选择信号SELD。
将三个SR型触发器SRFF1到SRFF3的复位端rst与足够长于水平同步信号Hsync的复位脉冲Rst的电源线相连。
将NAND门NA1的一个输入端与T型触发器TFF2的输出端Q相连，而将其它的输入端与T型触发器TFF3的输出端Q相连。
将NAND门NA2的一个输入端与T型触发器TFF3的输出端Q相连，而将其它的输入端与T型触发器TFF4的输出端Q相连。
将NAND门NA3的一个输入端与T型触发器TFF4的输出端Q相连，而将其它的输入端与T型触发器TFF5的输出端Q相连。
输出选择开关1623是由四个CMOS开关TSW1到TSW4以及变极器INV1到INV4构成的。
用水平同步信号(Hsync)的脉冲来复位输入脉冲计数器1621，而用比水平同步信号Hsync足够长的脉冲(Rst)来复位计数器值比较逻辑电路(频率校正逻辑电路)1622。
此外，将T型触发器TFF1到TFF5(计数器)的XQ输出被定义为CNT_A到CNT_E。
图11和图12是示出了图10的频率变化校正部分的操作的时序图。图11示出了水平同步信号Hsync处于高电平且复位信号Rst处于高电平的情况，且图12示出了水平同步信号Hsync包括从高电平切换到低电平的时序且复位信号Rst包括从高电平切换到低电平的时序的情况。
下面，将参照图11来说明图10的频率变化校正部分的操作。
在此，假设水平同步信号Hsync变成了高电平，并在图11的时序<1>处计数器的复位被释放。在直到水平同步信号Hsync下一次变成低电平的时期中，根据计数数量(输入频率)，将频分数量的选择操作分类成以下几种情况。
1.当输入矩形波的高周期的数量小于7时，所有逻辑_A到逻辑_C都为低。此时，输出选择信号SEL_A被输出于高电平。由于这个缘故，照原样输出由脉冲生成部分161输入的脉冲信号S161(图11<1>-<2>)。
2.当输入矩形波的高周期的数量在7到小于13时，逻辑_A为高。此时，输出选择信号SEL_B被输出于高电平。由于这个缘故，选择作为输入的2-频分的CNT_A作为输出(图11<2>-<3>)。
3.当输入矩形波的高周期的数量在13到小于25个时，逻辑_B为高。此时，输出选择信号SEL_C被输出于高电平。由于这个缘故，选择作为输入的4-频分的CNT_B作为输出(图11<3>-<4>)。
4.当输入矩形波的高周期的数量为25或更高时，逻辑_C为高。此时，SEL_D被输出于高电平。由于这个缘故，选择作为输入的8-频分的CNT_C作为输出(来自图11<4>)。
然后，当水平同步信号Hsync变低时，复位计数器(TFF1到TFF5)，但是，在SR型触发器SRFF1中锁存频分选择信号SEL_A到SEL_D的高电平或低电平，因此，在直到复位信号Rst变低的时期中，保留频分校正的结果。
当复位信号Rst变低时，选择信号SEL_B到SEL_D变低，且选择信号SEL_A变高，因此，不校正变化，并照原样输出该输入。
作为例子，在图12的时序图中示出了在计数输入的高周期10次之后水平同步信号Hsync立即变低时的系统的操作。
在此，在图13中示出了当水平同步信号Hsync的频率为20Hz、低周期的长度为10μs时改变输入矩形波的频率时的系统所示的频率特性。
从图13可见，假设将在振荡频率上从100Kz到1.2MKz(最高值为最低值的12倍)变化的振荡器与频率校正系统相连，输出频率最低变为78.1kHz，最高变为150kHz，因此，在最低值和最高值之间的差值被抑制到1.92倍。
接口电路17将从外部供应的主时钟MCK、水平同步信号Hsync、以及垂直同步信号Vsync的电平移位到高达面板内部的逻辑电平(例如VDD2电平)，并在电平移位后向时序发生器18供应主时钟MCK、水平同步信号Hsync和垂直同步信号Vsync，并向电源电路16供应水平同步信号Hsync。
当配置电源电路16以便根据不使用主时钟而通过校正内置振荡电路的时钟得到的校正后时钟来进行升压时，可以配置接口电路17，以便不向电源电路16提供主时钟MCK。或者，也可能配置这些部件，以便从接口电路17到电源电路16的主时钟MCK的电源线保持原样，但是不使用主时钟MCK来在电源电路16侧处升压。
与由接口电路17提供的主时钟MCK、水平同步信号Hsync和垂直同步信号Vsync相同步，时序发生器18生成被用作水平驱动电路13U和13D的时钟的水平起始脉冲HST和水平时钟脉冲HCK(HCKX)以及被用作垂直驱动电路14的时钟的垂直起始脉冲VST和垂直时钟VCK(VCKX)，并向水平驱动电路13U和13D提供水平起始脉冲HST和水平时钟脉冲HCK(HCKX)，以及向垂直驱动电路14提供垂直起始脉冲VST和垂直时钟VCK(VCKX)。
下面，将根据上面的配置来说明操作。
将从外部提供的电压VDD0和VDD1输入到电源电路16。
在电源电路16中，在将电压VDD1升压到面板内部的驱动电压VDD2之后，外部输入信号被电平移位VDD2，由此，所有的电路都变得能被驱动。
当电源电路16接通电力供应时，从脉冲生成部分161向频率变化校正部分162输出具有频率变化的矩形波信号S161。
在频率变化校正部分162中，与例如水平同步信号Hsync同步，将脉冲生成部分161的输出矩形波抑制到某个频率范围内，并将其输出到升压电路163。在升压电路163中，例如，根据通过用预定校正系统和水平同步信号Hsync来校正具有在振荡频率上的变化的时钟而得到的校正时钟，将液晶电压VDD1(例如2.9V)升压到双6V系统的内部面板电压VDD2(例如5.8V)并将其提供给面板内的电路。
然后，对从外部输入的并行数字数据进行并行转换，以便用在玻璃基片11上的数据处理电路15来调整相位并降低频率。将R数据、B数据和G数据输出到第一和第二水平驱动电路13U和13D。
在第一和第二水平驱动电路13U和13D中，顺序地采样从数据处理电路15输入的数字G数据，并将其保留在第三采样和锁存器电路133处持续1H。此后，在水平消隐期中，将它们转移到第三锁存器电路136。
与此并行，分别采样R数据和B数据达1H，将其保留在第一和第二采样和锁存器电路131和132中，并在下一个水平消隐期中将其转移给第一锁存器电路134。
当一个水平方向线的全部数据最后都被存储在第一、第二和第三采样和锁存器电路131到133中时，在水平方向的消隐期中，将在第二采样和锁存器电路132中的数据转移给第一锁存器电路134，并立即转移给第二锁存器电路135并存储。
然后，将在第一采样和锁存器电路131中的数据被转移给第二采样和锁存器电路132，并立即转移给第一锁存器电路134并存储。此外，在同样的时期中，将在第三采样和锁存器电路133中的数据转移给第三锁存器电路136。
然后，将下一水平方向行的数据存储到第一、第二和第三采样和锁存器电路131、132和133。
在存储下一水平方向行的数据的期间，通过开关锁存器输出选择开关13OSEL将存储在第二锁存器电路135和第三锁存器电路136中的数据输出到数字-模拟转换电路13DAC。
此后，将存储在第一锁存器电路134中的数据转移到第二锁存器电路135并存储。通过开关锁存器输出选择开关13OSEL将该数据输出到数字-模拟转换电路13DAC。
将在下一个1H中在数字-模拟转换电路13DAC处被转换成模拟数据的R、B和G数据保留在模拟缓冲器13ABUF中，且以将1H分为三段的形式，将模拟的R、G和B数据有选择地输出到相应的数据线。
注意，即使当切换G、R和B的处理次序时，也能完成该处理。
如上所述，根据本实施例，提供由振荡器组成的脉冲生成部分161，用于输出具有频率变化的矩形波信号；以及提供频率变化校正部分162，用于将脉冲生成部分161的输出矩形波抑制在某个频率范围内并将其输出到升压电路163，从而能够得到如下的效果。
即，变得可能将具有频率变化的振荡器的输出频率的变化抑制在某个恒定的保证范围内。
进而，能够配置和控制与接口的电压和频率无关的独立的电路块，因此，可能实现与接口的低电压/高频率相应的集成电路式液晶显示设备。
此外，有如下优点，可以实现取消振荡器的振荡频率的调整并能大大地减少部件的数量，且可以提高效益和输出频率的稳定性。
进而，根据本实施例，提供第一锁存器系列137和第二锁存器系列138，第一锁存器系列137是通过级联用于第一数字数据(R)和第二数字数据(B)的采样和锁存器电路131和132、第一锁存器电路134和第二锁存器电路135并串行转移数据而构成的，第二锁存器系列138是通过级联用于第三数字数据的采样和锁存器电路133和第三锁存器电路136而构成的，还进而提供共用的数字-模拟(DA)转换电路13DAC、模拟缓冲器电路13ABUF以及线路选择器13LSEL，以便在一个水平周期(H)中将三个模拟数据(R、B、G)有选择地输出到相应的数据线上，从而可以取得如下效果。
通过使用这样的配置，能从现有的系统减少相同宽度的点距所必须的DA转换电路/模拟缓冲器电路的数量，因而可能实现较小的框架。
另外，通过从用于第一和第二数字数据以及第三数字数据的采样和锁存器电路来配置数字处理电路，变得可能实现较高的精确度。
即，根据本系统，三线路选择器系统可以在精细度上变得更高并在框架上变得更小，并能在绝缘基片上实现使用三线路选择器系统的集成驱动电路式显示设备。
进而，能够减少水平驱动电路的数量，从而能够实现低功耗的三线路选择器系统和使用低功耗的三线路选择器系统的集成驱动电路式显示设备。
进而，以高速操作的三线路选择器系统由于其在水平周期中通过分为三份来输出数据，能有力地抑制图像质量的变化，并能实现使用以高速操作的三线路选择器系统的集成驱动电路式显示设备。
注意，在上面的实施例中，说明了本发明被用于有源矩阵式液晶显示设备的情况的例子，但是，本发明并不只限于此，本发明也能按同样的方式被用于使用电致发光(EL)元件作为像素的电光元件的EL显示设备和其它的有源矩阵式显示设备。
此外，以根据本发明的有源矩阵式液晶显示设备为代表的有源矩阵式显示设备被用作为个人计算机、文字处理器或其它OA装置和电视接收机的显示器。除此之外，优选地，当这种设备被用作为移动电话、PDA和其它便携式终端的显示部分时，在外壳尺寸上更小且更紧凑。
图14是示意地示出了本发明所应用的便携式终端(例如，移动电话)的配置的外形图。
根据本示例的移动电话200由以下构成：在设备外壳210的前面板上从上到下顺序排列的扬声器部分220、显示部分230、操作部分240以及麦克风部分250。
在具有这样配置的移动电话中，作为显示部分230，使用例如液晶显示设备。作为该液晶显示设备，使用上述根据本实施例的有源矩阵式液晶显示设备。
照此方式，在移动电话和其它的便携式终端中，通过用根据上述的实施例的有源矩阵式液晶显示设备作为显示部分230，可能将具有频率变化的振荡器的输出频率的变化抑制在某个恒定的保证范围中，并能配置和控制与接口的电压和频率无关的独立的电路块。由于这个缘故，可能实现与接口的低电压/高频率相应的集成电路式显示设备，可以实现取消振荡器的振荡频率的调整，且更大地减少了部件的数量，并提高了效益和输出频率的稳定性。
进而，可能实现缩小间距和缩小框架，且可以实现显示设备的更低的功耗。相应地，也可能减少终端的功耗。
产业上的可利用性
本发明的振荡电路和电源电路，以及使用其的显示器和电子装置能够内置在显示面板中而不引起成本的增加，且不需要调整工作。因此，除了用作为个人计算机、文字处理器、其它OA装置、电视接收机等的显示器以外，尤其可将它们用作为移动电话、PDA以及其它在外壳尺寸更小且更紧凑的便携式终端的显示部分。

Claims (16)

1.一种包括在绝缘基片上构成的低温多晶硅薄膜晶体管的振荡电路，包括：
脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及
频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，
所述频率变化校正部分包括
输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；
计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出，以及
输出选择电路，用于接收所述选择信号并输出相应的计数器值。
2.如权利要求1的振荡电路，其中，所述输入脉冲计数器通过释放复位来开始计数操作，并在下次复位时结束变化校正。
3.如权利要求1的振荡电路，其中，对输入矩形波的频率校正结果被保留直到进行复位。
4.如权利要求1的振荡电路，其中，根据在所述计数器值比较电路中的逻辑组合，能够确定所述输出频率的最低值/最高值且能够进行其比率调整。
5.一种根据振荡电路的输出来升压预定电压的电源电路，所述振荡电路包括在绝缘基片上构成的低温多晶硅薄膜晶体管，其中，
所述振荡电路具有：
脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及
频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，
所述频率变化校正部分包括
输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；
计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出，以及
输出选择电路，用于接收所述选择信号并输出相应的计数器值。
6.如权利要求5的电源电路，其中，所述输入脉冲计数器通过释放复位来开始计数操作，并在下次复位时结束变化校正。
7.如权利要求5的电源电路，其中，对输入矩形波的频率校正结果被保留直到进行复位。
8.如权利要求5的电源电路，其中，根据在所述计数器值比较电路中的逻辑组合，能够确定所述输出频率的最低值/最高值且能够进行其比率调整。
9.一种显示设备，至少包括：
具有排列成矩阵的像素的显示部分；
用于驱动所述显示部分的驱动电路；以及
电源电路，用于根据振荡电路的输出来升压预定的电压并生成基片内部的驱动电压，所述振荡电路包括在绝缘基片上构成的低温多晶硅薄膜晶体管，其中，
所述振荡电路具有：
脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及
频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，
所述频率变化校正部分包括
输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；
计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出，以及
输出选择电路，用于接收所述选择信号并输出相应的计数器值。
10.如权利要求9的显示设备，其中，所述输入脉冲计数器通过释放复位来开始计数操作，并在下次复位时结束变化校正。
11.如权利要求9的显示设备，其中，对输入矩形波的频率校正结果被保留直到进行复位。
12.如权利要求9的显示设备，其中，根据在所述计数器值比较电路中的逻辑组合，能够确定所述输出频率的最低值/最高值且能够进行其比率调整。
13.一种具有显示设备的电子装置，其中，
所述显示设备至少包括：
具有排列成矩阵的像素的显示部分；
用于驱动所述显示部分的驱动电路；以及
电源电路，用于根据振荡电路的输出来升压预定的电压并生成基片内部的驱动电压，所述振荡电路包括在绝缘基片上构成的低温多晶硅薄膜晶体管，其中，
所述振荡电路具有：
脉冲生成部分，包括用于生成具有频率变化的脉冲信号的振荡器；以及
频率变化校正部分，用于输出被抑制到预定频率范围的、所述脉冲生成部分的输出矩形波，其中，
所述频率变化校正部分包括
输入脉冲计数器，包括n个级联的计数器，且在比较输入周期中对从所述脉冲生成部分输入的矩形波的高电平周期和低电平周期进行计数；
计数器值比较电路，用于生成选择信号，该选择信号用于当所述输入脉冲计数器对任何数量进行计数时从所述级联的计数器中的任何计数器选择最后输出，以及
输出选择电路，用于接收所述选择信号并输出相应的计数器值。
14.如权利要求13的电子装置，其中，所述输入脉冲计数器通过释放复位来开始计数操作，并在下次复位时结束变化校正。
15.如权利要求13的电子装置其中，对输入矩形波的频率校正结果被保留直到进行复位。
16.如权利要求13的电子装置，其中，根据在所述计数器值比较电路中的逻辑组合，能够确定所述输出频率的最低值/最高值且能够进行其比率调整。
CNA2007800025825A 2006-01-20 2007-01-19 振荡电路、电源电路、显示设备和电子装置 Pending CN101371438A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP013110/2006 2006-01-20
JP2006013110A JP2007195066A (ja) 2006-01-20 2006-01-20 発振回路、電源回路、表示装置、および携帯端末

Publications (1)

Publication Number Publication Date
CN101371438A true CN101371438A (zh) 2009-02-18

Family

ID=38287693

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800025825A Pending CN101371438A (zh) 2006-01-20 2007-01-19 振荡电路、电源电路、显示设备和电子装置

Country Status (7)

Country Link
US (1) US20090002083A1 (zh)
EP (1) EP1976123A4 (zh)
JP (1) JP2007195066A (zh)
KR (1) KR20080086980A (zh)
CN (1) CN101371438A (zh)
TW (1) TW200742256A (zh)
WO (1) WO2007083742A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894513B (zh) * 2009-05-21 2012-06-06 华映视讯（吴江）有限公司 画面更新频率调整器及其方法
CN105355169A (zh) * 2015-11-24 2016-02-24 中国电子科技集团公司第五十五研究所 新型硅基oled微显示驱动控制电路
CN110706642A (zh) * 2019-11-08 2020-01-17 深圳市德普微电子有限公司 一种用于led显示屏驱动芯片的振荡电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375864B1 (ko) * 2006-12-11 2014-03-17 삼성디스플레이 주식회사 전압 승압 장치, 전압 승강압장치 및 액정표시장치
JP5173722B2 (ja) * 2008-10-07 2013-04-03 ルネサスエレクトロニクス株式会社 表示パネル駆動装置およびその駆動方法
US8222916B2 (en) * 2010-11-17 2012-07-17 Aeroflex Colorado Springs Inc. Single event transient direct measurement methodology and circuit
US10484590B2 (en) * 2016-03-04 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590602A (en) * 1983-08-18 1986-05-20 General Signal Wide range clock recovery circuit
JPH10285019A (ja) * 1997-04-01 1998-10-23 Toshiba Corp ディジタルｐｌｌ回路および液晶表示装置
JP3338776B2 (ja) * 1998-03-12 2002-10-28 日本電気株式会社 半導体装置
CA2289321A1 (en) * 1998-12-22 2000-06-22 Nortel Networks Corporation Apparatus and method for versatile digital communication
JP4062876B2 (ja) 2000-12-06 2008-03-19 ソニー株式会社 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2002189438A (ja) * 2000-12-21 2002-07-05 Sharp Corp 表示装置
JP4021710B2 (ja) * 2002-06-11 2007-12-12 沖電気工業株式会社 クロック変調回路
JP2005267712A (ja) * 2004-03-17 2005-09-29 Toshiba Microelectronics Corp 不揮発性半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894513B (zh) * 2009-05-21 2012-06-06 华映视讯（吴江）有限公司 画面更新频率调整器及其方法
CN105355169A (zh) * 2015-11-24 2016-02-24 中国电子科技集团公司第五十五研究所 新型硅基oled微显示驱动控制电路
CN105355169B (zh) * 2015-11-24 2017-11-21 中国电子科技集团公司第五十五研究所 新型硅基oled微显示驱动控制电路及驱动方法
CN110706642A (zh) * 2019-11-08 2020-01-17 深圳市德普微电子有限公司 一种用于led显示屏驱动芯片的振荡电路

Also Published As

Publication number Publication date
WO2007083742A1 (ja) 2007-07-26
KR20080086980A (ko) 2008-09-29
TW200742256A (en) 2007-11-01
EP1976123A1 (en) 2008-10-01
EP1976123A4 (en) 2010-08-18
US20090002083A1 (en) 2009-01-01
JP2007195066A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
US10783820B2 (en) Gate driver and flat panel display device including the same
US7817126B2 (en) Liquid crystal display device and method of driving the same
CN100541588C (zh) 液晶显示装置及其控制方法、以及移动终端
JP4263445B2 (ja) オンガラスシングルチップ液晶表示装置
EP2993663B1 (en) Liquid crystal display device
TWI311303B (zh)
US20100127960A1 (en) Liquid crystal display
US20020190973A1 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
US20060193002A1 (en) Drive circuit chip and display device
JP2005181969A (ja) 液晶表示装置のゲート駆動装置及び方法
KR20150067567A (ko) 분할 패널을 포함하는 표시장치 및 그 구동방법
CN101371438A (zh) 振荡电路、电源电路、显示设备和电子装置
KR20040084854A (ko) 구동 장치 및 표시 모듈
CN101425281A (zh) 具有改善的可视性的液晶显示设备
US20070216631A1 (en) Image display device
US7034276B2 (en) Driver circuit, electro-optical device, and drive method
KR102147375B1 (ko) 액정표시장치 및 그 구동방법
US7973783B2 (en) Power circuit, display device and mobile terminal implementing a boosting circuit
EP1980897A1 (en) Display device and electronic apparatus
US20060214694A1 (en) Logic circuit, timing generation circuit, display device, and portable terminal
KR101112559B1 (ko) 액정 표시 장치 및 구동 방법
KR20130051303A (ko) 액정표시장치 및 그의 차지쉐어 콘트롤방법
US8339387B2 (en) Display device and electronic apparatus
KR20070087404A (ko) 표시 장치
KR20080045847A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090218