CN101366172A

CN101366172A - 单片lna支持ic

Info

Publication number: CN101366172A
Application number: CNA2006800500754A
Authority: CN
Inventors: 戴维·布莱德博瑞
Original assignee: Zetex Semiconductors PLC
Current assignee: Zetex Semiconductors PLC
Priority date: 2005-11-01
Filing date: 2006-10-30
Publication date: 2009-02-11
Anticipated expiration: 2026-10-30
Also published as: RU2008117026A; WO2007052002A9; US8494476B2; WO2007052002A1; TWI456893B; JP4958913B2; GB2432471A; RU2435292C2; US20080284516A1; GB0522172D0; TWM321656U; EP1949533A2; JP2009514473A; CN101366172B; CN201107848Y; TW200723675A

Abstract

一种低噪声放大器(LNA)，包括：多个FET(F1，F2，F3，F4)，被布置为处理放大器所接收的信号；电源输入端(10)，被布置为用以操作LNA的电能；以及单片支持集成电路(IC)。单片支持IC包括：FET控制电路(2)，被布置为监视并控制每个FET的漏极电流；FET选择电路(3，24，22)，被布置为检测提供至电源输入端的电压信号的DC分量的电平，并根据所检测的DC电平向FET控制电路(2)提供FET选择信号。

Description

单片LNA支持IC

技术领域

本发明涉及低噪声放大器(LNA)，具体涉及单片支持集成电路(IC)，用于并入LNA中以进行控制，尤其是为处理接收信号而控制并入LNA中的FET的偏置。

背景技术

LNA是用于通信系统中以放大由天线捕获的非常微弱的信号的公知类型的电子放大器。典型地，LNA位于天线处，并被设计为给接收信号添加非常小的噪声。LNA将接收信号放大至连在LNA上的后续接收装备所需要的电平。还可以将LNA称为信号增强器。

一个已知的LNA应用是接收并放大直接广播卫星(DBS)信号，可以将适于该应用的LNA称作DBS LNA。典型地，DBS LNA包括用于处理射频(RF)信号的多个FET(其可以为GaAs FET)。例如，DBSLNA可适于接收具有两个不同极化的信号，并且两个FET可用于选择对输入信号极化中的哪一个进行放大并将其传给后续的连接装备。此外，可以将FET布置在主动混合器电路中，以接收RF输入，FET的栅极或漏极由来自LNA中的本地振荡器的信号驱动。然后，主动混频电路能够输出(也就是提取)中频(IF)信号。

典型地，需要DBS LNA检测覆盖宽频范围的非常低电平的RF信号，并提供高通道至通道(channel-to-channel)隔离。DBS LAN还应该能够在引入可忽略的噪声的同时放大接收信号，并且可控地在不同的输入信号极化(如上所述)之间进行选择。已知DBS LAN可控地进行频带切换，以便能够在增大的频率范围上接收和处理信号。已知DBSLAN能够进行下变频，也就是能够接收特定频率的输入信号，并输出相应的低频率信号。已知DBS LAN的另一特征是电缆驱动，也就是通过用于将LNA的RF输出向下馈送至连接装置(例如“机顶盒”)的同一RF电缆给LNA供电并控制LNA。

在过去，DBS LNA典型地在印刷电路板(PCB)上结合了多个分离的内部电路模块，这些模块包括：提供FET偏置控制和保护级的模块；被布置为产生供FET控制使用的负电源电压的模块；被布置为检测供极化切换控制使用的DC输入电压的电平的模块；被布置为检测供频带切换控制使用的AC输入电压的模块；被布置为控制将电源切换至本地振荡器的模块；以及被布置为提供调节电源的模块。在已知的LAN中，这样的多个分离的模块不得不容纳在相对大面积的PCB上，并占用总的LNA PCB面积的50％或更多。这已经增加了整个LAN的成本，该成本不仅与分离的组件和PCB(其典型地由昂贵的低损耗RF材料制成)相关联，还与LNA外壳材料(合金和塑料)相关联。

发明内容

根据本发明的第一方面，提供了一种低噪声放大器(LNA)，包括：

多个FET，被布置为处理放大器接收到的信号；

电源输入端，被布置为接收用以操作LNA的电源；以及

单片支持集成电路(IC)，

其中，单片支持IC包括：

FET控制电路，被布置为监视并控制每个FET的漏极电流；

FET选择电路，被布置为检测提供至电源输入端的电压信号的DC分量的电平，并根据所检测的DC电平将FET选择信号提供给FET控制电路，FET控制电路响应于FET选择信号而禁用所选的多个FET中的两个FET的其中之一；

电压调节器电路，连接至电源输入端，并适于根据(使用)到电源输入端的电压信号产生调节后的输出电压；以及

负电源发生器电路，连接以接收调节后的输出电压，并被布置为根据(使用)调节后的输出电压产生负电源电压并将该负电源电压提供给FET控制电路，FET控制电路被布置为使用负电源电压来给FET提供负栅极驱动电压。

电源输入端可以是诸如RF信号输出端之类的信号输出端，LNA被布置为从所述信号输出端输出放大的信号，以便连接至信号输出端的设备接收。

在某些实施例中，FET是GaAs FET。

LNA还可以包括用于调整所述FET的漏极电流的装置，并且该调整装置可以包括：电阻器，其电阻确定FET的漏极电流。该电流可以在设计期间设定，或者在LNA制造期间调整(以设置增益、IP3等)。在某些实施例中，该电阻器连接在地与FET控制电路之间。

在某些实施例中，FET控制电路被布置为控制每个FET的漏极电流、漏极电压、栅极电流和栅极电压。

负电源发生器可以被布置为：将负电源电压提供给单片支持IC外部的LNA中的至少一个组件。这样的外部电路的示例包括备选的主动混合器、MIMIC本地振荡器支持等。

电压调节器电路可以被布置为：提供需要用于操作单片支持IC外部的LNA中的组件的所有电源。

LNA还可以包括两个本地振荡器，单片支持IC还可以包括：

AC信号检测电路，被布置为：检测提供至电源输入端的电压信号的AC分量，根据所检测的AC分量提供AC分量检测信号；以及

本地振荡器(LO)控制电路，被布置为：接收AC分量检测信号，并根据接收到的AC分量检测信号选择性地操作两个本地振荡器中的一个。

在某些实施例中，本地振荡器控制信号被布置为：通过选择性地将电源切换至本地振荡器，来选择性地操作本地振荡器。

本地振荡器可以是MIMIC振荡器，其中的每一个都要求栅极驱动操作，其中LO控制电路可以通过切换栅极驱动来选择性地操作LO。

在一些实施例中，LO操作的选择被布置为确定LNA的操作频带。

在某些实施例中，FET控制电路被布置为：如果出现故障条件，则限制每个FET的漏极电流。例如，FET控制电路可以被布置为：将故障条件下的漏极电流的增长限制为不超过20％。

例如，故障条件可以为：FET栅极短路；FET漏极短路；任何其它负载故障。

在某些实施例中，FET具有各自的额定电压，FET控制电路被布置为：给FET提供栅极驱动电压，以及调节每个栅极驱动电压，以使得每个栅极驱动电压在各个FET的额定电压之内。

在一些实施例中，FET控制电路响应于FET选择电路而选择性地禁用的两个FET包括：第一FET，被布置为处理具有第一极化的接收的信号；以及第二FET，被布置为处理具有第二极化的接收信号，由此所述FET选择电路通过选择性地禁用第一或第二FET来控制LNA放大哪个接收信号极化。

FET控制电路可以被布置为：通过施加栅极电压以切断流过FET的漏极电流来禁用所选的FET。

FET控制电路还可以被布置为禁用至取消选定的FET的漏极电源(即，将漏极管脚切换至开路，允许将活动的或不活动的FET漏极接线在一起)。

备选地，FET控制电路可以被布置为：通过禁用该FET的漏极电源以及给FET施加栅极电压以将其驱动至低电阻状态，禁用所选的FET。

在某些实施例中，FET选择电路包括：用于抑制干扰信号的装置，其中干扰信号包含在提供至电源输入端的、附加在DC分量上的电压信号中。用于抑制干扰信号的装置包括下列中的至少一个：滤波器；以及延迟电路。

AC信号检测电路可以包括：用于抑制干扰信号的装置，其中干扰信号包含在提供至电源输入端的、附加在AC分量上的电压信号中。

AC信号检测装置的用于寄存干扰信号的装置包括下列中的至少一个：滤波器；电平检测器；调制检测器；以及延迟电路。

在某些实施例中，电压调节器电路包括：过温保护装置(即，如果出现过温条件，则应该将调节器的输出禁用或切换至0)。

电压调节器电路可以包括：过流保护装置(也就是高于预定限制的负载应使得调节器的输出电压下降，同时输出电流保持在安全限度之内)。

应理解，发明的LNA在其最广泛的意义中并不局限于使用特定类型的电压调节器电路。换言之，本发明的实施例可以包括各种类型的电压调节器电路。例如，电压调节器电路可以采用线性调节器技术。在某些实施例中，电压调节器采用切换模式转换技术(即，其可以包括切换模式转换器)。切换模式转换器可以使用感应器作为主要能量传递组件。备选地，切换模式转换器可以使用电容器作为主要能量传递组件。

LNA可以包括位于单片支持IC的外部、并被布置为承载校准电流的校准电阻器，其中，FET控制电路被布置为监视至少一个FET的漏极电流并通过一对晶体管监视校准电流，将该晶体管对中的一个布置为承载漏极电流，另一个布置为承载校准电流。

在某些实施例中，所述一对晶体管是成比例的(即，FET监视电流是小于实际FET电流的设置比例)，以允许校准电流远小于FET电流然而仍精确地控制它。

FET控制电路可以被布置为：将独立漏极电流和漏极电压控制提供给FET中的至少两个。

LNA还可以包括：混合器校准电阻器，位于单片支持IC外部，并被布置为承载混合器校准电流，FET控制电路适于监视混合器的校准电流。

FET控制电路可以被布置为：通过一对被布置为承载各自电流的晶体管，监视混合器FET的漏极电流和混合器的校准电流。

在某些实施例中，LNA包括：第一、第二、第三和第四FET，FET控制电路被布置为：根据检测到的DC电平选择性地禁用第一和第二FET，并将第四FET布置在混合器配置中。可以将第三FET布置在放大器配置中。

根据本发明另一方面，提供了一种如权利要求38所限定的单片支持IC。

体现本发明的LNA可以是DBS LNA。

可以认识到，发明的某些实施例提供了优点：通过将所有电源和低频(LF)功能合并到一个单片支持IC中，可以极大降低DBS LNA的成本。

在单个IC中集成所有LF功能允许通过消除设备到设备的接线来节省实际的PCB面积。通过解决方案改进消除对任意支持组件的需要，因而有可能进一步节约成本。

从以下描述中将认识到本发明的实施例所提供的其他的优点。

附图说明

现在将参考附图，作为示例对本发明的实施例予以说明，附图中：

图1是体现本发明的DBS LNA的一部分的示意图；

图2是体现本发明的另一DBS LNA的一部件的更详细的框图；

图3是体现本发明的来自单片支持IC的FET偏置控制电路的电路图；

图4是体现本发明的合并在单片支持IC中的极化检测器的电路图；

图5是体现本发明的来自单片支持IC的负电源发生器的电路图；

图6是标准NMOS晶体管的图；

图7是本发明实施例中使用的隔离的NMOS晶体管的结构的图；

图8是体现本发明的单片支持IC的检音器的电路图；

图9是体现本发明的来自单片支持IC的电源调节器的电路图；和

图10是体现本发明的来自单片支持IC的参考和偏置电压发生器的电路图。

具体实施方式

现在参照图1，图1示出了体现本发明的DBS LNA的一部分，其结合了本身也是本发明实施例的单片支持IC 1。除了支持IC 1之外，LNA还包括多个外部组件，包括四个FET：F1、F2、F3和F4，以及两个校准电阻器R1和R2。将用于操作LNA的电源提供至电源输入端子10，并且支持IC 1包括电压调节器4，其中电压调节器4被布置为根据用于给片内和片外组件提供电源的电源输入端产生调节后的电压电源。支持IC 1包括FET控制电路2，FET控制电路2被布置为监视并控制每个FET的漏极电流，并且通常被布置为给所有外部FET设置偏置条件(根据偏置电流和偏置电压)。可以将该FET控制电路2看作包括被布置为分别控制FET F1、F2和F3的偏置的第一、第二和第三级21、22和23。第四级24控制被布置在混合器配置(图中未示出)中的FET F4的偏置，以接收RF输入信号和来自LNA的两个本地振荡器(本地振荡器在图中未示出)其中之一的信号并产生中频信号。FET控制电路还包括FET偏置电流控制级25，其控制FET F1、F2和F3的偏置电流。该偏置电流控制级25连接至校准电流流经的外部校准电阻器R1。偏置电流控制级25感测该校准电流，下面将更详细地描述这个特征。FET控制电路还包括混合器偏置电流控制级26，其被布置为：感测流经第二校准电阻器R2的混合器校准电流，以及提供对流经混合器FET F4的偏置电流的独立控制。

单片支持IC还包括：极化控制电路3，还可以将其描述为FET选择电路。电路3被布置为检测提供至电源输入端10的电压信号的DC分量的电平，以便根据检测到的DC电平给FET控制电路2提供FET选择控制信号。在本示例中，根据检测到的电源输入端10上DC的电平，极化控制电路3启用FET F1和F2中的一个或另一个(当然，还可以将其描述为选择地禁用这两个FET中的一个)。FET F1被布置为处理至LNA的一个输入信号极化，第二FET F2被布置为处理不同的极化。因此，极化控制电路3能够根据施加到电源输入端10的电压的DC分量来确定LNA放大输入信号的哪个极化。在某些实施例中，该电源输入端还是来自LNA的RF输出端，并通过下游连接的装备将用于选择信号极化的DC分量提供给LNA。单片支持IC还包括负电源发生器电路5，发生器电路5被布置为利用来自调节器4的调节后的输出电压产生负电源。将该负电源提供给FET控制电路，该FET控制电路旋即能够将负控制电压提供给外部FET。在某些实施例中，负电源发生器5还被布置为给支持IC1外部的LNA中的其它组件提供负电源。

图1中的支持IC还包括检音器电路6，检音器电路6被布置为检测在提供给电源输入端10的信号上是否存在AC控制分量(即控制音)。然后，检音器电路6将检测信号提供给本地振荡器电源切换电路7，本地振荡器电源切换电路7根据控制音的存在与或将来自电压调节器4的调节电源馈送至一对输出端子71、72中的一个。端子71被布置为向合并在LNA中的高频带本地振荡器提供电源，端子72给第二个(低频带)本地振荡器提供电源。

现在将更详细地描述图1中的LNA。如上所述，图1是包括完整的单片LF支持IC1的单个通用DBS LNA 100中的组件的框图。模块包括FET控制2(提供偏置控制和FET电流设置)、极化切换控制3、负电源发生器5、检音器6、LO切换7、内部电压参考和电源调节器4。

FET偏置控制级保护和控制处理RF信号所需要的几个GaAs FETF1-F4的操作，其中在某些实施例中RF信号可以在5-15GHz的范围内。这些损耗模式FET需要良好调制的漏极电压电源、漏极电流监视和控制、过压和过压保护栅极驱动器(必须是接地电势以下的源电压的电缆)。

通常需要对FET漏极操作电流进行用户控制，以控制噪声性能和增益。本发明的实施例通过允许用户利用建立校准电流的单个外部电阻器R1(还被称为RcalA)设置漏极电流，部分地遵循先前的部分集成尝试。然而，来自这些先前尝试的集成的经验已经表明，使(高)漏极电流监视电阻器与(低)校准电流调节器相匹配的任务导致了过度大的内部组件。在本发明的某些实施例中，使用成比例的双极性或金属氧化物场效应晶体管晶体管执行匹配任务，这导致显著的管芯区节省而不失精确度。

许多类型的DBS LNA必须满足可操作用于在两个输入信号极化之间(典型地，在垂直和水平之间，或在顺时针方向与逆时针方向之间)进行选择的要求。这是通过选择性地启用两个输入放大器FET(每个仅接收和放大一个极化)的其中之一来完成的。将来自两个FET的输出添加然后馈送至下一个RF放大器级。因为如果要维持隔离(两个极化之间)、增益和噪声性能，则必须小心维持/控制输入和输出RF阻抗，所以启用和禁用这些级是复杂的操作。在本发明的实施例中，将两个设计变体开发为支持这一选择。本发明的实施例所采用的第一技术通过将适当FET的栅极驱动至较大的、但受控的负电压，并完全切断设备中的所有漏极电流来禁用不需要的极化。还通过允许使用两个漏极的直接连接添加两个极化信号来禁用漏极电源。在备选实施例中，第二变体再次通过禁用漏极电源来禁用不需要的极化，它还将适当FET的栅极驱动至0V。因此，作为损耗模式设备，将FET驱动至低电阻状态(而不是如采用第一方法的开路)。LNA设计者可能更倾向于由该备选极化控制所给出的阻抗匹配的一致性。可以通过经由RF向下馈送电缆提供的DC电源电压的变体来控制DBS LNA的极化。常见电平是13V输入或18V输入，以选择两个极化中的一个。在本发明的实施例中，通过将电源调节集成到支持IC中，该极化信号不需要封装上的任意额外输入管脚即可用。在本发明的实施例中执行额外任务，以允许该节省在不使用任何外部组件的情况下就能有效地滤除所有不需要的系统噪声和备选的控制信号。因为电缆电压降和控制器不准确度的容差可以将所需要的控制信号的阈值范围减小至像14.2V至15.2V一样小，所以这是一项重要的任务。此外，该能力是在存在AC控制信号以及在幅度上高于剩余检测范围的噪声的情况下提供的。本发明的实施例使用滤波器和延迟电路的组合，以使用可接受尺寸的集成组件完成精确DC输入电平检测的困难任务。

已经指出，某些实施例中所支持的GaAs放大器FET是损耗模式设备，该损耗模式设备需要低于(更负)接地的电源来进行控制。因为常见的RF/DC供电电缆不能直接提供这样的电源，所以必须在DBSLNA中产生这样的电源。本发明实施例中的支持IC不需要任何外部组件就能提供了这样的电源。它还可以使得LNA设计者可以使用电源来使用初始实现没有立即满足的其它/新特征。在某些实施例中，负电源发生器使用标准电容器电荷泵泵电路。在操作于极高频(>1MHz)时，负电源发生器可以不需要外部泵电容器就为栅极驱动器和任何外部需求提供充足的电流。在某些实施例中，调节其输出并限制电流，以保证外部FET不会被过度的栅极-源极和栅极-漏极电压破坏。为了能够在IC处理中集成下方地电路(其中，在IC处理中将管芯基板接线到地)，隔离扩散(以下描述的)的新使用是必需的。在没有这些技术的情况下，许多额外的封装管脚和内部组件将是必要的。

体现本发明的某些单片支持IC能够支持包括频带切换的DBSLNA。这是通过启用两个本地振荡器之一而实现的。用于在带宽之间进行选择的信号是添加到LNA的DC馈送中的低频(例如22kHz)音。因此，可以将向下馈送的电缆布置为：使接收到的RF信号、既给LNA供电又选择极化的DC馈送、以及选择接收频带的AC信号通过。音存在可以选择高频带，音不存在可以选择低频带。如先前所提到的，为了LNA控制，馈送电缆上可能存在其它的信号。可能存在的其它信号是DiSEqC信号、MACAB信号、60Hz音(这些是用于可以共享相同馈送电缆的其它设备的所有控制信号)、连同LNA自身所引起的电源噪声和干扰。在存在许多干扰源的情况下，必须可靠地检测期望的音。本发明的某些实施例使用滤波、电平选择和调制检测的组合，以在这样恶劣的环境中成功操作。不需要任何外部组件就能进行所有的信号处理。因为直接将输入信号从电源输入端送到IC，所以不要求检音器有输入或滤波器组件管脚。

在体现本发明的特定实施例中，用于控制两个本地振荡器的DC电源的高侧开关激活频带切换。备选地，还可以通过MIMIC设备的栅极控制来完成频带切换。本地振荡器电源切换可能出问题。由于RF稳定性的原因，必须对给本地振荡器的电源进行重度去耦合。在给电源平滑电容器充电时，切换电源将由此产生显著的电源电流瞬变。因为这些电流源自对通常具有不良(高)源极阻抗的LNA的DC输入，所以本地振荡器切换可以在DC馈送上导致大电压瞬变。由于瞬变扰乱用于初始化切花的相同音信号输入，因此这可能引起问题。本发明的实施例控制本地振荡器电源以完全消除电源电流瞬变的方式进行切换。这是使用选通、延迟电路和上升时间控制的组合来进行的。

将电源调节器集成到DBS LNA控制器(即，单片支持IC)中是减少封装管脚数目和组件间接线的重要部分。输入到LNA中的电源是带有高电平噪声和干扰的可变电压的DC馈送。需要高性能调节器使用该源来给放大器GaAs FET、本地振荡器和存在于大多数LNA中的后混频(post-mixer)放大器提供低噪声DC。该调节器必须是稳定的，提供高输入噪声抑制(尤其在22kHz处)并经受得住故障(过电流和过温度)而不造成永久性破坏。在本发明的实施例中，将调节器链接到电压参考，该电压参考为极化检测器和调节器提供校准电压以及过温检测。调节器通过将电流的限定部分与内部参考电流进行比较来检测过电流。这项技术避免了将电阻器放置在高电流输入或输出通路中的、可能使输出调节或最小输入操作电压恶化的需要。

某些实施例利用采取QFN(方形扁平无引脚)表面装配封装的形式的单片支持IC。在某些实例中，采用上述方式集成所有LF功能已经将要求的管脚数目减少到仅16个管脚。这允许使用微小的3mm×3mm×0.8mm的封装执行DBS LNA中所需要的所有低LF功能。在该封装中，将IC管芯装配在金属垫上，金属垫的背面朝向PCB。将该垫焊接在双面PCB的顶层金属的下面。还必须将PCB的邻近IC的相反侧金属化，并且应该利用两个或更多个电镀的通孔馈通连接两个金属走线。此外，应该将PCB稳固地保持在邻近IC装配点的金属合金外壳对面。该装配布置将保证：与IC的周围热电阻的接合将足够低以耗散电源的线性调节器中的任何功率损耗。在以该方式装配时，描述的实现完成了与仅30℃/W的周围热电阻的接合。

图2提供了本发明的示例的更详细的框图。图2示出了在LNA中使用的单片支持IC的主要电路模块，以及IC支持且需要的外部组件。IC支持四个外部GaAs FET，JA1、JA2、JA3和JM。将两个FET(JA1和JA2)用作输入放大器，每一个用于任一输入信号极化状态，在任何一个时刻将只有一个是开的。给第三FET JA3永久供电，并将其用作放大器。将第四FET JM用作混合器。用户使用两个“校准”电阻器R1、R2来设置放大器FET和混合器FET的漏极电流。IC为低频带和高频带这两个本地振荡器提供电源输出。IC还给任何需要的IF频带放大器提供电源。从内部调节器4通过管脚Vin给所有电路供电。该管脚不仅起到电源输入端的作用，还馈给用于极化状态控制的电压比较器3和用于低频带/高频带控制的检音器6。下面将更详细地描述电路模块。

FET偏置控制电路2控制四个外部GaAs FET中每个的操作条件，并由图3(分为图3a和图3b，由字母a-p指示两半之间的互连)示出。FET偏置控制电路2提供了稳定的、电流限制的漏极电压电源。FET偏置控制电路2检测每个FET的漏极电流并调整关联的栅极驱动，以强制FET操作于请求的漏极电流。在本示例中，FET偏置控制电路2提供了切换极化控制的“零-栅极电压”。通过查看图3中的FET偏置级-3，最容易地描述了电路的主要元件，其中FET偏置级-3使用了管脚D3、G3和RcalA，以及内部金属氧化物场效应晶体管M47至M67。

通过连接至M50的源极的内部电压参考设置D3输出电压。M50用于补偿M51的操作源极-漏极电压降，其中M51在很大程度上提供了管脚D3的输出电流(99％)。该补偿包括：处理散布、温度和负载电流的影响。为了使负载电流补偿精确，馈送至M50(通过M49)的电流必须与D3的期望输出电流成某一固定比例(在这种情况下，因为M51比M50宽100倍，所以是百分之一)。

利用类似的技术，M66和M64一起工作以便给从管脚RcalA接地的外部电阻器强加相同的参考电压(尽管这里完成的补偿仅覆盖处理散布和温度影响)。由此创建的参考电路通过M63和M61(尺寸比例5：1)然后通过M62和M57(比例1：1)反射回来，以创建在M57的漏极流动的、Rcal管脚电流的五分之一的电流。

尽管M53与M51小100倍，但是M53还是采用与M51相同的栅极-源极电压进行操作，并因此使与M51的漏极电流相关的漏极电流流过(但是小100倍)。这是由M52和M54(尺寸比例5：1)反射回来的，以提供D3的输出电流的1/500的电流。M54的漏极馈给M57的漏极，因此在该节点上的电压取决于两个电流源之差，一个源由RcalA设置，另一个源与D3输出电流相关。因此，如果经由管脚D3提供的负载电流比Rcal电流大100倍，则M54的漏极电流将大于M57的漏极电流，并且公共漏极上的电压将正向摆动。如果D3上的负载电流太小，则摆动将是负的。

金属氧化物场效应晶体管M48和M55利用M47和M56组成简单的微分放大器，其中M47为M48和M55的公共源极提供恒定电流，M56起到M55的恒定电流漏极负载的作用(注意，M56源自负电源，以启用对接地源极损耗模式设备的正确控制)。当M55的栅极变成正的时，该设备关闭并且其漏极变成负的，从而将G3管脚驱动为低。当M55的栅极变成负的时，其漏极变成正的，从而将G3管脚驱动为高。因此，当D3上的负载电流过高时(即，外部N-通道损耗模式FET通过太多的电流)，则将G3的管脚驱动为低(关闭外部FET)。该控制系统将外部FET所通过的电流匹配为与通过RcalA的电流成固定的比例。提供给G3管脚的电流来源于两个电流源M47和M56的其中之一。这意味着，将外部FET的最大栅极驱动限定为明确且安全的电平。

如果外部FET或其布线出现障碍，并且其通过不可控制的漏极电流，则M54和M57的公共漏极上的电压正向摆动。这开启了M59和M58，则将M51的栅极下拉至需要用以停止过多的电流流动的任何电压。这起到了有效电流限制的作用，将来自D3的过载电流限定为仅在边上高于正常操作电压的电平。

与D1/G1和D2/G2有关的图3中电路中的级与上述的第三级的不同之处仅在于：它们包括用以添加保证了在任何一个时刻仅两个阶段中的一个起作用的极化切换的电路。所有其它特征都是相同的，并使用相同的RcalA参考电流作为标准。级DM/GM的不同之处在于：它使用更低(Vcc限定的)的参考电压来设置DM电压，并且它还具有专用漏极电流控制(通过RcalM)。

先前尝试的集成的实现已经使用电阻器来感测漏极电流和Rcal电流，然而因为在值上存在巨大的差异，所以这样的电阻器必须很大或者遭受不良匹配。在本发明的实施例中(如图3中所示的设计)，使用双极性或金属氧化物场效应晶体管(可以将其匹配得很好，仅在面积上有所不同)以高精度感测这些不同的电流。利用上述方法，可以得到大面积节省和其它优点(例如更大的动态范围)。

现在将参考图4，描述来自图2的极化检测器电路3。将施加到Vin管脚的电压向下分开，然后馈送至极化电压检测器(在Vpol_in处)。这里，将电压馈送至使用金属氧化物场效应晶体管M7至M12构造的组合的积分器/比较器电路中。M7和M8构成差分对，对输入电压与参考电压进行比较。通过电容器C1反馈放大器的输出，以给出带有R3的积分函数。该电路提供了输出，该输出是将DC输入电平与参考进行比较的结果。当输入具有使得输入在阈值电平附近变化的AC干扰时，组合的积分器剥去中频至高频噪声，从而允许对DC输入电平的精确分辨率。在本实现中，已经将检测器的DC阈值设置在14.2V至15.2V的范围内，但是通过改变输入除法器的比例能够很容易调整该电平。

比较器的输出用于操作两个切换的电流源(M15和M18)中的一个，根据比较器输出状态将电容器(C3)充电为Gnd或Vcc。由于将这些电流源制作的非常小，因而产生了进一步提高Vin噪声免疫力的显著延迟。

然后，将延迟电路的输出馈送至包括M19至M30的Schmitt触发器电路，Schmitt触发器根据C3上的慢变化电压提供无抖动输出。将该输出馈送至FET偏置控制电路2，以实行对FET级1和2的操作模式的控制。在本实现中，通过将漏极输出开路和栅极输出切换到Gnd电势，来禁用不需要的级。这将强制外部设备呈现非常低的漏极-源极电阻并且无增益。在备选实现中(可通过对当前电路的简单修改来实现)，可以通过将漏极输出开路和栅极输出切换到足以完全切断外部FET的负电压(典型地-2V)，禁用不需要的级。这将强制外部设备呈现非常高的漏极-源极电阻并且没有增益。

图5中详细示出了负电源发生器电路5。负电源发生器电路5基于简单的电荷泵电路。金属氧化物场效应晶体管M3至M15构成了运行于约10MHz的2相方波输出振荡器。金属氧化物场效应晶体管M16至M20组成了电平翻译器，为N-通道设备提供轨对轨的栅极驱动，其中N-通道设备的源极连接至负电源输出。金属氧化物场效应晶体管M21至M24使用这些栅极驱动信号来产生非重叠驱动信号至M32和M33，该电荷泵输出使整流器晶体管同步。金属氧化物场效应晶体管M25至M28产生延迟的驱动信号，其与整流器驱动电路中的延迟相匹配。金属氧化物场效应晶体管M29和M30使用该驱动产生方波电压，该方波电压在经电容器C4耦合并经M32和M33整流时，在管脚Csub上产生负电源。通过包括M36至M39的差分放大器，将产生的负输出电压与电压参考进行比较，其中差分放大器的输出通过M31调制驱动C4的方波信号的振幅，以调节发生器的输出。

应该注意与负电源连接的Nmos晶体管。由于最小化热电阻，因此将该IC的基板连接到Gnd是至关重要的。该制约意味着，任何与负电源关联的IC组件必须操作于基板电压(0)以下。通常，这将妨碍组件与组件的隔离。为该实现所选择的过程包括：选择N_Well隔离的Nmos晶体管。将其开发为允许将晶体管的Bulk端子偏置于比基板更大的正电压处，从而消除以比基板更正的源极电压操作的设备上的性能(gm，Rds(on))恶化。图6示出了用于标准Nmos晶体管的结构。应注意，只有一个掺杂过程是产生设备的所有接合所必需的。此外，晶片基板构成了FET本身，在升高源极电压时降低了性能。

图7示出了发明实施例中隔离的Nmos晶体管的结构，将该结构布置为：当以升高的源极电压操作时，消除标准设备的性能恶化。在这种结构中，目前将晶体管组成在P-Well中，其中必须使用N_Well来将P-Well与P-基板隔离。通常，将源极与Bulk(P-Well)接线在一起，通常将N_Well接线到P-Well或比源极/Bulk更正的某一适宜的电压源。在Bulk/本体始终处于源极电势处的情况下，不管基板上的源极电势是多少，该晶体管仍将工作良好。

然而，将理解的是，可以采用另一方式来使用该结构。如果N-Well与基板连接，则可以允许P-Well变得更负而不妨碍晶体管隔离。因此，这些隔离的Nmos晶体管可用于构造以低于(更负)基板电势的电压操作的电路。本发明的实施例中使用了该能力。它不仅允许在不使用任何外部组件的情况下在芯片上构建负电源发生器，还允许有效(活动的)栅极驱动器用于场效应晶体管偏置控制电路。接地的基板和减小的管脚数目允许使用标准装配和低成本封装，同时仍然实现低热电阻并从而实现高功率耗散能力。

图8中示出了检音器电路6(再次将图8分为利用a-e互连的图8a和图8b)。某些实施例的支持芯片支持LNA频带切换，LNA频带切换由叠加在给单元供电的Vin上的低频音信号(在本实现中，为22kHz)的存在与或来控制。晶体管M2至M8构成AC耦合放大器，该放大器在Vin线上获得任何音信号，并将其放大至高达适于进一步处理的电平。然后该信号进入包括M9至M24的窗比较器中，窗比较器感测输入信号电平，根据输入放大器的瞬时输出电平给出逻辑输出(高或低)。逻辑输出采用被馈送至C4的电流的形式，在音存在的情况下上拉，在音不存在的情况下拉。通过使输出电流与C4的值相比适当地小，可以使检测器为干扰的短突发或针对其它控制系统的输入流而将少量电荷注入电容器中。因此，使得检测器不受普通线性干扰源的影响。因为改变了输入音电平，所以通过包括M26至M39的Schmitt触发器感测C4上的电压，该Schmitt触发器产生无抖动的输出转变。晶体管M40至M53构成受检音器控制的两个高侧驱动器级。两个高侧驱动器相互链接以保证在任何一个时刻仅一个可以是活动的，因此切换转变较为缓慢(在Vin电源-控制音信号的源上，最小化电流改变所导致的干扰)。在本实现中，这些驱动器可以以高达50mA为源，并因此可以直接驱动大多数本地振荡器电路。

在图9中详细示出了图2中所示的LNA中的电源调节器电路4。

该集成的电源调节器(在支持IC上)允许消除设备至设备的接线，节省PCB板空间和封装管脚。在本实现中，调节器产生5V电源，电流限于120mA，使用分离的2V能带间隙参考作为Vout控制。(该参考还在过高管芯温度的情况下促使调节器关闭。)

接线为差分放大器的晶体管M10和M11将2V的参考与调节器输出的向下分开的版本进行比较。通过电源输出设备M20，该放大器补偿Vout处的任何电压误差。公共栅极和源极与M20连接的M19提供一小部分输出电流(1/600)，利用M13至M15反射回该设备的漏极电流，并将其与M17所提供的参考电流进行比较。如果输出相关的电流小于参考，则允许调节器正常操作。如果大于，则将M12的栅极上拉，开启FET，然后FET将M20的栅极下拉，以将输出电流减少至安全电平。注意，该电流限制控制方法避免了对于在输出电流通路中在物理上放置大的低值电阻器的需要，从而节省管芯面积并改进了调节器下降(dropout)性能(最坏情况下，Vin至Vout的电压降)。

通过关闭输入激活的金属氧化物场效应晶体管M3，其漏极与M12的漏极接线，以按照命令禁用调节器。该输入用于在过高管芯温度的情况下禁用调节器。

图10中详细示出了图2中的参考和偏置发生器电路。该电路提供了2V分流参考和偏置发生器，提供给所有其它电路模块供电。因为在设计中该电路必须在其它任何电路之前起作用，所以直接从Vin经由高值电阻器R8给该电路供电。

双极性晶体管Q1和Q2用于构成标准1.25V能带间隙元件，使用R1和R2使得该能带间隙元件往上增加，以提供所需的2V参考。金属氧化物场效应晶体管M1至M7向误差放大器和M9至M15提供低噪声温度补偿的偏置电流参考。该偏置参考为所有先前描述的IC模块提供电流源。

利用由晶体管M18至M24组成的比较器，将Q3的负温度系数Vbe与Q2的发射极的正温度系数节点电压进行比较。该电路被设计为：当管芯温度穿过预设限制(在本实施例中为150°)时，切换(toggle)其输出，其中该预设限制是作为最大安全操作温度选择的。

Claims

1、一种低噪声放大器(LNA)，包括：

多个FET，被布置为处理由放大器接收的信号；

电源输入端，被布置为接收用以操作LNA的电能；以及

单片支持集成电路(IC)，

其中，所述单片支持IC包括：

FET控制电路，被布置为监视并控制每个FET的漏极电流；

FET选择电路，被布置为检测提供至电源输入端的电压信号的DC分量的电平，并根据所检测的DC电平给所述FET控制电路提供FET选择信号，所述FET控制电路响应于所述FET选择信号而禁用所选的多个FET中的两个FET的其中之一；

电压调节电路，连接至电源输入端，并适于根据到所述电源输入端的电压信号产生调节后的输出电压；以及

负电源发生器电路，连接以接收调节后的输出电压，并被布置为根据调节后的输出电压产生负电源电压，并将所述负电源电压提供给FET控制电路，将所述FET控制电路布置为使用所述负电源电压来给FET提供负栅极驱动电压。

2、根据权利要求1所述的LNA，其中，所述电源输入端是信号输出端，所述LNA被布置为从所述信号输出端输出放大的信号，以便连接至所述信号输出端的设备接收。

3、根据权利要求2所述的LNA，其中，所述信号输出端是RF信号输出端。

4、根据前述任一权利要求所述的LNA，其中，所述FET是GaAsFET。

5、根据前述任一权利要求所述的LNA，还包括用于调整所述FET的漏极电流的装置。

6、根据权利要求5所述的LNA，其中，所述用于调整的装置包括：电阻器，其电阻确定FET的漏极电流。

7、根据权利要求6所述的LNA，其中，所述电阻器连接在地和FET控制电路之间。

8、根据前述任一权利要求所述的LNA，其中，FET控制电路被布置为控制每个FET的漏极电流、漏极电压、栅极电流和栅极电压。

9、根据前述任一权利要求所述的LNA，其中，负电源发生器被布置为将负电源电压提供给单片支持IC外部的LNA中的至少一个组件。

10、根据前述任一权利要求所述的LNA，其中，电压调节器电路被布置为提供用于操作单片支持IC外部的LNA的组件所需要的所有电源。

11、根据前述任一权利要求所述的LNA，还包括两个本地振荡器，其中，所述单片支持IC还包括：

AC信号检测电路，被布置为：检测提供至电源输入端的电压信号的AC分量，并根据所检测的AC分量提供AC分量检测信号；以及

本地振荡器(LO)控制电路，被布置为：接收AC分量检测信号，并根据接收到的AC分量检测信号选择地操作两个本地振荡器中的一个。

12、根据权利要求11所述的LNA，其中，所述本地振荡器控制信号被布置为：通过选择性地将电源切换至本地振荡器，来选择性地操作本地振荡器。

13、根据权利要求11所述的LNA，其中，所述本地振荡器是MIMIC振荡器，每个MIMIC振荡器要求栅极驱动操作，以及其中LO控制电路通过切换栅极驱动来选择性地操作LO。

14、根据权利要求11至13中任一项所述的LNA，其中，将LO操作的选择布置为确定LNA的操作频带。

15、根据前述任一权利要求所述的LNA，其中，所述FET控制电路被布置为：如果发生故障条件，则限制每个FET的漏极电流。

16、根据权利要求15所述的LNA，其中，所述FET控制电路被布置为：将故障条件下的漏极电流的增长限制为不超过20％。

17、根据权利要求15或16之一所述的LNA，其中，所述故障条件选自包括下列条件的列表：FET栅极短路；FET漏极短路；任何其它负载故障。

18、根据前述任一权利要求所述的LNA，其中，所述FET具有各自的额定电压，并且所述FET控制电路被布置为：给所述FET提供栅极驱动电压，并调节每个栅极驱动电压，以使得每个栅极驱动电压在各个FET的额定电压之内。

19、根据前述任一权利要求所述的LNA，其中，所述FET控制电路响应于FET选择电路而选择性地禁用的两个FET包括：第一FET，被布置为处理具有第一极化的接收信号；第二FET，被布置为处理具有第二极化的接收信号，由此所述FET选择电路通过选择性地禁用第一或第二FET来控制LNA放大哪个接收信号极化。

20、根据前述任一权利要求所述的LNA，其中，所述FET控制电路被布置为：通过施加栅极电压以切断流过FET的漏极电流，来禁用所选的FET。

21、根据权利要求20所述的LNA，其中，所述FET控制电路还被布置为禁用至所选FET的漏极电源。

22、根据权利要求1至19中任一所述的LNA，其中，所述FET控制电路被布置为：通过禁用所述FET的漏极电源以及给所述FET施加栅极电压以将其驱动至低电阻状态，禁用所选的FET。

23、根据前述任一权利要求所述的LNA，其中，所述FET选择电路包括：用于抑制干扰信号的装置，其中所述干扰信号包含在提供至电源输入端的附加在DC分量上的电压信号中。

24、根据权利要求23所述的LNA，其中，用于抑制干扰信号的装置包括下列中的至少一个：滤波器；以及延迟电路。

25、根据权利要求11至14中任一项或从属于权利要求11的权利要求15至24中任一项所述的LNA，其中，所述AC信号检测电路包括用于抑制干扰信号的装置，其中所述干扰信号包含在提供至电源输入端的附加在AC分量上的电压信号中。

26、根据权利要求25所述的LNA，其中，所述AC信号检测装置的用于寄存干扰信号的装置包括下列中的至少一个：滤波器；电平检测器；调制检测器；以及延迟电路。

27、根据前述任一权利要求所述的LNA，其中，所述电压调节器电路包括过温保护装置。

28、根据前述任一权利要求所述的LNA，其中，所述电压调节器电路包括过流保护装置。

29、根据前述任一权利要求所述的LNA，包括位于单片支持IC的外部、并被布置为承载校准电流的校准电阻器，其中，所述FET控制电路被布置为监视至少一个FET的漏极电流，并通过一对晶体管监视校准电流，所述晶体管对中的一个被布置为承载漏极电流，另一个被布置为承载校准电流。

30、根据权利要求29所述的LNA，其中，所述一对晶体管是成比例的。

31、根据前述任一权利要求所述的LNA，其中，所述FET控制电路被布置为：将独立漏极电流和漏极电压控制提供给FET中的至少两个。

32、根据前述任一权利要求所述的LNA，包括被布置为混合器的FET。

33、根据权利要求32所述的LNA，其中，所述FET控制电路被布置为：将独立的漏极电流和漏极电流控制提供给混合器FET。

34、根据权利要求33或权利要求34所述的FET，还包括：混合器校准电阻器，位于单片支持IC的外部，并被布置为承载混合器的校准电流，所述FET控制电路适于监视所述混合器校准的电流。

35、根据权利要求34所述的LNA，其中，所述FET控制电路被布置为：通过一对被布置为承载各自电流的晶体管，监视混合器FET的漏极电流和混合器的校准电流。

36、根据任一前述权利要求所述的LNA，包括：第一、第二、第三和第四FET，所述FET控制电路被布置为：根据检测到的DC电平选择性地禁用所述第一和第二FET，并将第四FET布置在混合器配置中。

37、根据权利要求36所述的LNA，其中，将第三FET布置在放大器配置中。

38、一种单片支持集成电路，用于根据前述任一权利要求所述的LNA。

39、参考附图如以上充分描述的一种LNA。

40、参考附图如以上充分描述的一种单片支持IC。