RU2766868C1

RU2766868C1 - Арсенид-галлиевый буферный усилитель

Info

Publication number: RU2766868C1
Application number: RU2021126520A
Authority: RU
Inventors: Владислав Евгеньевич Чумаков; Николай Николаевич Прокопенко; Алексей Евгеньевич Титов; Алексей Вадимович Кунц
Priority date: 2021-09-08
Filing date: 2021-09-08
Publication date: 2022-03-16

Abstract

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве арсенид-галлиевого выходного каскада усилителя мощности различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации, низких и высоких температур. Техническим результатом изобретения является создание буферного усилителя, реализуемого только на JFET арсенид-галлиевых полевых транзисторах с управляющим p-n переходом и биполярных GaAs p-n-p транзисторах. Арсенид-галлиевый буферный усилитель содержит вход (1) и выход (2) устройства, первый (3) и второй (5) входные полевые транзисторы с управляющим p-n переходом, источник опорного тока (6), первую (4) и вторую (7) шины источника питания, цепь согласования потенциалов (10) и выходной p-n-p транзистор (11). Источник опорного тока (6) выполнен на дополнительном полевом транзисторе (8) с управляющим p-n переходом. Исток через первый (9) дополнительный резистор и затвор дополнительного полевого транзистора (8) соединены со второй (7) шиной источника питания. Сток дополнительного полевого транзистора (8) является вторым выводом источника опорного тока (6), связан с истоком первого (3) входного полевого транзистора через цепь согласования потенциалов (10) и подключен к базе выходного p-n-p транзистора (11). Стоки первого (3) и второго (5) входных полевых транзисторов согласованы с первой (4) шиной источника питания. Затвор второго (5) входного полевого транзистора соединен с затвором первого (3) входного полевого транзистора и входом (1) устройства, а исток связан с эмиттером выходного p-n-p транзистора (11) и выходом (2) устройства. Первый вывод источника опорного тока (6) и коллектор выходного p-n-p транзистора (11) согласованы со второй (7) шиной источника питания. 2 з.п. ф-лы, 5 ил.

Description

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве арсенид-галлиевого выходного каскада усилителя мощности различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации, низких и высоких температур.

Известно значительное количество схем выходных каскадов усилителей мощности и буферных усилителей (БУ) аналоговых микроэлектронных изделий, которые реализуются на биполярных (BJT) и полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-26]. Во многих применениях схема БУ адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализациях предельных параметров БУ.

В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам. Данное направление создания электронной компонентной базы относится к числу наиболее перспективных в задачах космического приборостроения. Однако, особенности арсенид-галлиевых технологических процессов накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, освоенный фирмами США [27-30], а также Минским научно-исследовательским институтом радиоматериалов (https://mniirm.by/), ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим p-n переходом и биполярные GaAs p-n-p транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс.

Ближайшим прототипом (фиг. 1) заявляемого устройства является буферный усилитель, представленный в патенте РФ № 2710917, 2019 г. Он содержит (фиг. 1) вход 1 и выход 2 устройства, первый 3 входной полевой транзистор с управляющим p-n переходом, сток которого согласован с первой 4 шиной источника питания, второй 5 входной полевой транзистор с управляющим p-n переходом, затвор которого соединен с затвором первого 3 входного полевого транзистора с управляющим p-n переходом и входом 1 устройства, сток согласован с первой 4 шиной источника питания, а исток связан с выходом 2 устройства, источник опорного тока 6, первый вывод которого согласован со второй 7 шиной источника питания.

Существенный недостаток буферного усилителя - прототипа состоит в том, что он не может быть реализован на основе технологических процессов [27-30], позволяющих создавать только JFET GaAs полевые транзисторы с управляющим p-n переходом и биполярные GaAs p-n-p транзисторы.

Основная задача предполагаемого изобретения состоит в создании буферного усилителя, реализуемого только на JFET арсенид-галлиевых полевых транзисторах с управляющим p-n переходом и биполярных GaAs p-n-p транзисторах.

Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем вход 1 и выход 2 устройства, первый 3 входной полевой транзистор с управляющим p-n переходом, сток которого согласован с первой 4 шиной источника питания, второй 5 входной полевой транзистор с управляющим p-n переходом, затвор которого соединен с затвором первого 3 входного полевого транзистора с управляющим p-n переходом и входом 1 устройства, сток согласован с первой 4 шиной источника питания, а исток связан с выходом 2 устройства, источник опорного тока 6, первый вывод которого согласован со второй 7 шиной источника питания, предусмотрены новые элементы и связи - источник опорного тока 6 выполнен на дополнительном полевом транзисторе 8 с управляющим p-n переходом, затвор которого соединен со второй 7 шиной источника питания, а исток связан со второй 7 шиной источника питания через первый 9 дополнительный резистор, сток дополнительного полевого транзистора 8 с управляющим p-n переходом, являющийся вторым выводом источника опорного тока 6, связан с истоком первого 3 входного полевого транзистора с управляющим p-n переходом через цепь согласования потенциалов 10 и подключен к базе выходного p-n-p транзистора 11, эмиттер которого соединен с выходом 2 устройства, а коллектор подключен ко второй 7 шине источника питания.

На чертеже фиг.1 показана схема буферного усилителя - прототипа.

На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.

На чертеже фиг. 3 представлена схема заявляемого устройства в соответствии с п. 3 формулы изобретения.

На чертеже фиг. 4 показан статический режим БУ фиг. 2 в среде LTspice при t = 27 °C, R₁= 20 кОм, R₂ = 15 кОм, напряжениях питания ±10 В.

На чертеже фиг. 5 приведены графики зависимости выходного напряжения БУ фиг. 4 от входного V1 при t = 27°C, R1= 20 кОм, R2 (5 кОм, 50 кОм, 100 кОм, 10 МОм), напряжениях питания ±10 В.

Арсенид-галлиевый буферный усилитель фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 входной полевой транзистор с управляющим p-n переходом, сток которого согласован с первой 4 шиной источника питания, второй 5 входной полевой транзистор с управляющим p-n переходом, затвор которого соединен с затвором первого 3 входного полевого транзистора с управляющим p-n переходом и входом 1 устройства, сток согласован с первой 4 шиной источника питания, а исток связан с выходом 2 устройства, источник опорного тока 6, первый вывод которого согласован со второй 7 шиной источника питания. Источник опорного тока 6 выполнен на дополнительном полевом транзисторе 8 с управляющим p-n переходом, затвор которого соединен со второй 7 шиной источника питания, а исток связан со второй 7 шиной источника питания через первый 9 дополнительный резистор. Сток дополнительного полевого транзистора 8 с управляющим p-n переходом, являющийся вторым выводом источника опорного тока 6, связан с истоком первого 3 входного полевого транзистора с управляющим p-n переходом через цепь согласования потенциалов 10 и подключен к базе выходного p-n-p транзистора 11, эмиттер которого соединен с выходом 2 устройства, а коллектор подключен ко второй 7 шине источника питания.

Двухполюсник R_н на чертеже фиг. 2 и далее моделирует свойства нагрузки БУ.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, цепь согласования потенциалов 10 выполнена на основе прямосмещенного p-n перехода 12 на биполярном p-n-p транзисторе, коллектор которого соединен с базой.

На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения выходной p-n-p транзистор 11 выполнен как составной транзистор на элементарных первом 13 и втором 14 вспомогательных транзисторах, включенных по схеме Дарлингтона, а цепь согласования потенциалов 10 содержит вспомогательный биполярный p-n-p транзистор 15, а также второй 16 и третий 17 дополнительные резисторы, причем второй 16 дополнительный резистор включен между эмиттером и базой вспомогательного биполярного p-n-p транзистора 15, а третий 17 дополнительный резистор включен между базой и коллектором вспомогательного биполярного p-n-p транзистора 15.

Рассмотрим работу предлагаемого буферного усилителя фиг. 2.

В статическом режиме (R_н=∞, u_вх=0) в схеме устанавливаются следующие токи и напряжения:

, (1)

(2)

(3)

где I_s3 - ток истока первого 3 входного полевого транзистора с управляющим p-n переходом;

- ток базы выходного p-n-p транзистора 11,

- ток эмиттера выходного p-n-p транзистора 11;

- коэффициент усиления по току базы выходного p-n-p транзистора 11;

U₁₀ - статическое напряжение на цепи смещения потенциалов 10;

U_зи.3 - напряжение затвор-исток первого 3 входного полевого транзистора с управляющим p-n переходом;

U_зи.8 - напряжение затвор-исток дополнительного полевого транзистора 8 с управляющим p-n переходом;

U_эб.11 - напряжение эмиттер-база выходного p-n-p транзистора 11;

R₉ - сопротивление первого 9 дополнительного резистора.

Если в уравнении (3) выбрать U₁₀=U_эб.12=U_эб.11, что обеспечивается предлагаемой схемотехникой БУ, то выходное напряжение БУ и его сквозной ток

U_вых ≈ U_зи.3 ≈ U_зи.5, (4)

I_скв ≈ I₀. (5)

Если на вход БУ подается положительное входное напряжение

, то в нагрузке R_н образуется выходной ток

, максимальное значение которого I_н.max ⁽⁺⁾ определяется максимальным допустимым током истока второго 5 входного полевого транзистора с управляющим p-n переходом. При параллельном включении нескольких элементарных полевых транзисторов в качестве второго 5 входного полевого транзистора с управляющим p-n переходом численные значения максимального тока I_н.max ⁽⁺⁾ могут быть увеличены до заданных значений.

При отрицательном приращении входного напряжения БУ ток в нагрузке R_н обеспечивается по цепи эмиттера выходного p-n-p транзистора 11. Как следствие, максимальный отрицательный ток в нагрузке R_н будет определяться током стока дополнительного полевого транзистора 8 с управляющим p-n переходом

(6)

где

- статический ток стока дополнительного полевого транзистора 8 с управляющим p-n переходом.

Применение в качестве выходного p-n-p транзистора 11 схемы Дарлингтона на элементарных первом 13 и втором 14 вспомогательных транзисторах (фиг. 3), позволяет увеличить максимальный ток в нагрузке при отрицательных выходных напряжениях БУ:

(8)

где

- коэффициенты усиления по току базы первого 13 и второго 14 вспомогательных транзисторов.

Однако, для температурной и радиационной стабильности сквозного тока I_скв в схеме фиг. 3 целесообразно применение цепи смещения потенциалов 10 на вспомогательном биполярном p-n-p транзисторе 15, которая обеспечивает

(9)

Например, при R16=R17 из уравнения (9) можно найти, что

2U _эб.15 ≈ U _эб.13 + U _эб.14. (10)

Таким образом, при одинаковых температурных и радиационных изменениях напряжений эмиттер-база GaAs p-n-p транзисторов в схеме фиг. 3 выполняется условие стабилизации сквозного тока БУ.

Компьютерное моделирование (фиг. 4, фиг. 5) показывает, что предлагаемый буферный усилитель, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [26], имеет существенные достоинства в сравнении с известными вариантами построения БУ при их реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание только JFET полевых транзисторов с управляющим p-n переходом и биполярных p-n-p транзисторов.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент RU № 2523947 fig. 4, 2014 г.

2. Патент WO 2007135139, 2007 г.

3. Патент US 4743862, 1988 г.

4. Патент US 6433638, fig. 1a-2, 2002 г.

5. Патентная заявка US 20050253653, 2005 г.

6. Патент US 4825174, fig. 3, fig. 6, 1989 г.

7. Патент RU 2099856, fig. 3, 1997 г.

8. Патент US 4904953, fig. 2, 1990 г.

9. Патент US 7896339, fig. 4, 2011 г.

10. Патент US 6342814, 2002 г.

11. Патентная заявка US 2010/0182086, 2010 г.

12. Патент US 5387880, fig. 1, 1995 г.

13. Патент US 4598253, 1986 г.

14. Патент US 4667165, fig. 2, 1987 г.

15. Патент US 4596958, 1986 г.

16. Патент US 7116172, fig. 4, fig. 5, 2006 г.

17. Патент US 5648743, 1997 г.

18. Патент US 5367271, fig. 2, 1994 г.

19. Патентная заявка US 2000/0112075, fig. 3, 2000 г.

20. Патент US 5065043, fig. 1f, 1991 г.

21. Патентная заявка US 2007/0115056, fig. 2, 2007 г.

22. Патент US 7548117, fig. 5, 2009 г.

23. Патент EP 0 293486 B1, fig. 5, 1991 г.

24. Патент US 4420726, fig. 1 - fig. 3, 1983 г.

25. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 2-е. - М.: Издательство БИНОМ. 2014. - 704 с. Рис. 3.26, рис. 3.28, рис. 3.29

26. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. - М.: СОЛОН-Пресс, 2021. - 200 с.

27. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769

28. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.6340116

29. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604

30. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.

Claims

1. Арсенид-галлиевый буферный усилитель, содержащий вход и выход устройства, первый входной полевой транзистор с управляющим p-n переходом, сток которого согласован с первой шиной источника питания, второй входной полевой транзистор с управляющим p-n переходом, затвор которого соединен с затвором первого входного полевого транзистора с управляющим p-n переходом и входом устройства, сток согласован с первой шиной источника питания, а исток связан с выходом устройства, источник опорного тока, первый вывод которого согласован со второй шиной источника питания, отличающийся тем, что источник опорного тока выполнен на дополнительном полевом транзисторе с управляющим p-n переходом, затвор которого соединен со второй шиной источника питания, а исток связан со второй шиной источника питания через первый дополнительный резистор, сток дополнительного полевого транзистора с управляющим p-n переходом, являющийся вторым выводом источника опорного тока, связан с истоком первого входного полевого транзистора с управляющим p-n переходом через цепь согласования потенциалов и подключен к базе выходного p-n-p транзистора, эмиттер которого соединен с выходом устройства, а коллектор подключен ко второй шине источника питания.

2. Арсенид-галлиевый буферный усилитель по п. 1, отличающийся тем, что цепь согласования потенциалов выполнена на основе прямосмещенного p-n перехода на биполярном p-n-p транзисторе.

3. Арсенид-галлиевый буферный усилитель по п. 1, отличающийся тем, что выходной p-n-p транзистор выполнен как составной транзистор на элементарных первом и втором вспомогательных транзисторах, включенных по схеме Дарлингтона, а цепь согласования потенциалов содержит вспомогательный биполярный p-n-p транзистор, а также второй и третий дополнительные резисторы, причем второй дополнительный резистор включен между эмиттером и базой вспомогательного биполярного p-n-p транзистора, а третий дополнительный резистор включен между базой и коллектором вспомогательного биполярного p-n-p транзистора.