JPH11234900A - 過電流遮断回路 - Google Patents

過電流遮断回路

Info

Publication number
JPH11234900A
JPH11234900A JP10036085A JP3608598A JPH11234900A JP H11234900 A JPH11234900 A JP H11234900A JP 10036085 A JP10036085 A JP 10036085A JP 3608598 A JP3608598 A JP 3608598A JP H11234900 A JPH11234900 A JP H11234900A
Authority
JP
Japan
Prior art keywords
transistor
switching element
load
current
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10036085A
Other languages
English (en)
Inventor
Yuichiro Yamagata
涌一朗 山縣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP10036085A priority Critical patent/JPH11234900A/ja
Publication of JPH11234900A publication Critical patent/JPH11234900A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】 負荷電流が流れるトランジスタ1に大型で大
電流容量のものを用いる必要がなく、製造コストを安価
にすることが可能な過電流遮断回路を提供する。 【解決手段】 電源12に接続される入力端子9、負荷
に11接続される出力端子10、入出力端子9、10間
に接続された第1トランジスタ1、第1トランジスタ1
のベースと基準電位点間に接続された第2トランジスタ
2、入出力端子9、10間に直列接続された第1ダイオ
ード3及び抵抗4、第1ダイオード3及び抵抗4の接続
点と第2トランジスタ2のベース間に接続された第2ダ
イオード5を備え、負荷11の抵抗値が正常値内のと
き、第1トランジスタ1及び第2トランジスタ2がオン
になり、第1トランジスタ1のオン電流が負荷11に供
給され、負荷11の抵抗値が正常値以下に低減したと
き、第1トランジスタ1及び第2トランジスタ2がオフ
になり、負荷11への電流の供給が遮断される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、過電流遮断回路に
係わり、特に、負荷の抵抗値が正常値よりも低減した場
合、2個の制御可能なスイッチング素子を流れる電流が
即座に遮断され、過電流がスイッチング素子に流れるの
を防いでいる過電流遮断回路に関する。
【0002】
【従来の技術】従来、デジタル放送受信装置は、デジタ
ル放送受信用チューナと、デジタル放送受信用チューナ
に伝送ケーブルを通して接続されている外部アンテナと
からなっており、使用時に外部アンテナにアンテナブー
スターを取り付けることが多い。この場合、アンテナブ
ースターは、動作電力を、外部アンテナとデジタル放送
受信用チューナとの間に接続された伝送ケーブルを通し
て、デジタル放送受信用チューナの電源から受けるよう
に構成されている。
【0003】ここで、図4は、既知のデジタル放送受信
装置の概略構成の一例を示すブロック図であって、デジ
タル放送受信装置がBS放送受信装置である例を示すも
のである。
【0004】図4に示されるように、BS放送受信装置
は、BS放送受信機41と、外部アンテナ42と、アン
テナブースター43と、伝送ケーブル44とからなり、
BS放送受信機41は、内部にBS放送子チューナ45
と電源装置46とを有している。
【0005】外部アンテナ42は、パラボラ形の電波反
射体42Aと電波反射体42Aの焦点位置に配置された
電波集束体42Bとを備えるもので、電波集束体42B
にアンテナブースター43が取り付けられる。伝送ケー
ブル44は、BS放送受信機41の入力端とアンテナブ
ースター43との間に接続され、BS放送受信機41の
入力端は、BS放送チューナ45の入力端と電源装置4
6の出力端にそれぞれ接続される。
【0006】前記構成を有するBS放送受信装置におい
て、アンテナブースター43の動作電力は、BS放送受
信機41の電源装置46から伝送ケーブル44を通して
アンテナブースター43の電源部に伝送され、アンテナ
ブースター43に動作電力を供給する。一方、外部アン
テナ42で捉えられた放送電波は、受信信号の形でアン
テナブースター43に供給され、そこで所定レベルにな
るように増幅される。次いで、増幅された受信信号は、
アンテナブースター43の出力端から伝送ケーブル44
を通してBS放送子チューナ45の入力端に供給され、
BS放送子チューナ45においてよく知られている信号
処理が行われる。
【0007】ところで、このようなBS放送受信装置に
おいては、外部アンテナ42にアンテナブースター43
を取り付ける場合、ユーザー自身の手によって取り付け
られ、アンテナブースター43と伝送ケーブル44とを
接続することが多い。そして、アンテナブースター43
に伝送ケーブル44を行う場合には、伝送ケーブル44
のアンテナブースター43への接続状態が適当でなく、
伝送ケーブル44を通して送られてきた駆動電力がアン
テナブースター43の接続部で短絡状態になることを想
定して、通常、アンテナブースター43の電源部入力に
は、電流制限回路が挿入接続されている。
【0008】図5は、アンテナブースター43の電源部
入力に接続される前記既知の電流制限回路の構成の一例
を示す回路図である。
【0009】図5に示されるように、電流制限回路は、
第1トランジスタ51と、第2トランジスタ52と、第
1抵抗53と、第2抵抗54と、入力端子55と、出力
端子56とを備えている。
【0010】第1トランジスタ51は、エミッタが第1
抵抗53を通して入力端子55に接続され、コレクタが
出力端子56に直接接続され、ベースが第2抵抗54を
通して接地(基準電位)点に接続される。第2トランジ
スタ52は、エミッタが入力端子55に直接接続され、
コレクタが第1トランジスタ51のベースに接続され、
ベースが第1トランジスタ51のエミッタに接続され
る。入力端子55は、伝送ケーブル44を介してデジタ
ル放送受信装置、例えばBS放送受信機41の電源装置
46接続され、出力端子56は、アンテナブースター4
3の電源部57に接続される。
【0011】前記構成を有する電流制限回路は、概略、
次のように動作する。
【0012】出力端子56に接続されるアンテナブース
ター43の電源部57が短絡状態になっておらず、所定
範囲内の負荷抵抗値を呈するときは、第1トランジスタ
51がオン、第2トランジスタ52は抵抗53による電
圧降下が小さいためオフになり、第1トランジスタ51
と第1抵抗53を流れる電流がアンテナブースター43
の電源部57の負荷電流としてアンテナブースター43
に供給される。
【0013】また、出力端子56に接続されるアンテナ
ブースター43の電源部57が短絡状態または短絡状態
に近い状態になっていると、負荷抵抗値が小さくなった
ことから、その負荷抵抗値に対応して第1トランジスタ
51及び第1抵抗53を流れる電流が増大し、同時に、
第2トランジスタ52を流れる電流も増大する。そし
て、第2トランジスタ52を流れる電流が増大すると、
第2抵抗54を流れる電流も増大し、それにより第2抵
抗54の端子間に生じる正電圧が大きくなり、第1トラ
ンジスタ51のベース電圧も大きな正電圧になる。この
ため、第1トランジスタ51のベース・エミッタ間バイ
アスが浅くなり、第1トランジスタ51を流れる電流が
制限され、アンテナブースター43の電源部57に供給
される電流も制限されるようになる。
【0014】
【発明が解決しようとする課題】前記既知の電流制限回
路は、一応、アンテナブースター43の電源部57が短
絡状態またはそれに近い状態になったとき、第1トラン
ジスタ51を流れる電流が制限され、それによってアン
テナブースター43の電源部57に供給される電流、即
ち、負荷電流を制限することができるものであるが、第
1トランジスタ51の電流が完全に遮断されるように働
くものでないため、第1トランジスタ51の電流制限時
においても、第1トランジスタ51の電力損失が大きく
なる。
【0015】このため、前記既知の電流制限回路におい
ては、第1トランジスタ51に流れる過電流に基づく熱
破壊から保護するために、第1トランジスタ51に大型
で大電流容量のトランジスタを用いる必要があり、その
分、電流制限回路の製造コストが上昇してしまうという
問題がある。
【0016】本発明は、このような問題点を解決するも
ので、その目的は、負荷電流が通流するトランジスタに
大型で大電流容量のものを用いる必要がなく、製造コス
トを安価にすることが可能な過電流遮断回路を提供する
ことにある。
【0017】
【課題を解決するための手段】前記目的を達成するため
に、本発明の過電流遮断回路は、入出力端子間に接続さ
れた第1スイッチング素子、第1スイッチング素子の制
御電極と基準電位点間に接続された第2スイッチング素
子、入出力端子間に直列接続された第1整流素子及び抵
抗、第1整流素子及び抵抗の接続点と第2スイッチング
素子の制御電極間に接続された第2整流素子からなるも
ので、負荷抵抗値が正常値以下に低減したとき、第1ス
イッチング素子及び第2スイッチング素子をオフにし、
負荷への電流の供給を遮断するようにした手段を具備し
ている。
【0018】前記手段によれば、負荷抵抗値が正常値の
範囲内にあるときは、第1スイッチング素子及び第2ス
イッチング素子がともにオンになり、第1スイッチング
素子のオン電流を負荷に供給するようにしているもので
あり、一方、負荷抵抗値が正常値以下に低下したとき
は、第1スイッチング素子及び第2スイッチング素子が
直ちにオフになり、第1スイッチング素子のオフにより
負荷に供給される電流を遮断するようにしている。この
ように、負荷抵抗値が正常値以下に低下したときは、第
1スイッチング素子が遮断されるので、第1スイッチン
グ素子に大型で大電流容量のものを用いる必要がなくな
り、製造コストが安価になる。
【0019】
【発明の実施の形態】本発明の実施の形態において、過
電流遮断回路は、電源に接続される入力端子と、負荷に
接続される出力端子と、入力端子と出力端子間に接続さ
れた第1スイッチング素子と、第1スイッチング素子の
制御電極と基準電位点間に接続された第2スイッチング
素子と、入力端子と出力端子間に直列接続された第1整
流素子及び抵抗と、第1整流素子及び抵抗の接続点と第
2スイッチング素子の制御電極間に接続された第2整流
素子とを備え、負荷の抵抗値が正常値内のとき、第1ス
イッチング素子及び第2スイッチング素子がオンにな
り、第1スイッチング素子のオン電流が負荷に供給さ
れ、負荷の抵抗値が正常値以下に低減したとき、第1ス
イッチング素子及び第2スイッチング素子がオフにな
り、負荷への電流の供給が遮断されるものである。
【0020】本発明の実施の形態の具体例において、過
電流遮断回路は、第1スイッチング素子及び第2スイッ
チング素子が接合型トランジスタからなり、第1整流素
子及び第2整流素子がダイオードからなるものである。
【0021】本発明の実施の形態の使用例において、過
電流遮断回路は、電源が電子チューナの電源であり、負
荷がアンテナブースターである。
【0022】これらの本発明の実施の形態によれば、入
出力端子間に直列接続された第1整流素子及び抵抗と、
第1整流素子及び抵抗の接続点と第2スイッチング素子
の制御電極間に接続された第2整流素子とを備え、負荷
抵抗値が正常値の範囲内にあるときは、第1整流素子が
オフになり、第2整流素子がオンになって、第1スイッ
チング素子及び第2スイッチング素子がともにオンにな
り、第1スイッチング素子のオン電流が負荷に供給され
るものであり、一方、負荷抵抗値が正常値以下に低下し
たときは、負荷の端子間電圧が低下することによって、
第1整流素子がオン、第2整流素子がオフになり、それ
によって第2スイッチング素子がオフになり、第2スイ
ッチング素子のオフで第1スイッチング素子もオフにな
るので、第1スイッチング素子を流れる負荷電流が直ち
に遮断され、負荷側に電流が供給されなくなる。このよ
うな動作経緯により、負荷抵抗値が正常値以下に低下し
たときには、第1スイッチング素子がオフになって電流
が流れなくなるので、第1スイッチング素子に大型で大
電流容量のものを用いる必要がなく、製造コストが安価
な過電流遮断回路を得ることができる。
【0023】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【0024】図1は、本発明による過電流遮断回路の一
実施例の構成を示す回路図である。
【0025】図1に示されるように、本実施例の過電流
遮断回路は、第1トランジスタ(第1スイッチング素
子)1と、第2トランジスタ(第2スイッチング素子)
2と、第1ダイオード(第1整流素子)3と、第1抵抗
4と、第2ダイオード(第2整流素子)5と、第2抵抗
6と、第3抵抗7と、第4抵抗8と、入力端子9と、出
力端子10とを備えている。
【0026】第1トランジスタ1は、エミッタが第2抵
抗6を介して入力端子9に接続され、コレクタが出力端
子10に直接接続され、ベースが第4抵抗8を通して第
2トランジスタ2のコレクタに接続される。第2トラン
ジスタ52は、エミッタが直接接地(基準電位)点に接
続され、ベースが第2ダイオード5のカソードに接続さ
れる。第1ダイオード3は、カソードが直接出力端子1
0に接続され、アノードが第1抵抗4を介して入力端子
9に接続されるとともに第2ダイオード5のアノードに
接続される。第3抵抗7は、一端が第1トランジスタ1
のベースに接続され、他端が直接入力端子9に接続され
る。入力端子9は、図4に図示されるような伝送ケーブ
ル44を介してデジタル放送受信装置、例えばBS放送
受信機41の電源装置12に接続され、出力端子10
は、図4に図示されるようなアンテナブースター43の
電源部11に接続される。この場合、アンテナブースタ
ー43の動作時には、BS放送受信機41の電源装置1
2から伝送ケーブル44を介して正電圧、例えば9Vが
入力端子9に供給される。
【0027】前記構成を有する本実施例の過電流遮断回
路は、概略、次のように動作する。
【0028】まず、出力端子10に接続されるアンテナ
ブースター43の電源部11が短絡状態になっておら
ず、予め定められた範囲内の負荷抵抗値を呈していると
きは、入力端子9に9Vの正電圧が供給されると、その
正電圧は第1抵抗4を通して第1ダイオード3に供給さ
れ、第1ダイオード3をオンにし、第1ダイオード3の
アノード電圧は約1.04V(第1ダイオード3の内部
電圧降下が約0.65V、電源部11の内部電圧降下が
約0.39V)になり、第2ダイオード4及び第2トラ
ンジスタ2がともにオンになる。第2トランジスタ2が
オンになると、第1トランジスタ1のベース・エミッタ
接合が順バイアス状態になって第1トランジスタ1がオ
ンになり、入力端子9に加わる9Vの正電圧は、小抵抗
値の第2抵抗6及びオン状態の第1トランジスタ1を通
して電源部11に供給される。このとき、出力端子10
の電圧は、9Vよりもやや小さい値、例えば8.7Vに
なる。出力端子10の電圧が8.7Vになると、第1ダ
イオード3がオフになり、第1ダイオード3のアノード
に約1.39Vの正電圧が生じる。この約1.39Vの
正電圧は、第2ダイオード4及び第2トランジスタ2の
ベースに、第2ダイオード4の内部電圧降下として約
0.64V、第2トランジスタ2のベース・エミッタ接
合電圧に0.75Vが分圧印加され、第2トランジスタ
2及び第1トランジスタ1の動作は安定状態に維持され
る。
【0029】次に、出力端子10に接続されるアンテナ
ブースター43の電源部11が短絡状態または短絡状態
に近い状態になっており、負荷抵抗値が予め定められた
範囲内よりも小さくなっているときは、負荷の端子間電
圧が大幅に低下するので、第1ダイオード3がオンにな
り、そのアノード電圧は約0.65Vになり、この約
0.65Vの電圧が第2ダイオード4及び第2トランジ
スタ2のベースに加わり、第2ダイオード4及び第2ト
ランジスタ2はいずれもオフになる。このため、入力端
子9に加わる9Vの正電圧は、第1トランジスタ1がオ
フになることにより、電源部11に供給されなくなり、
電源部11が短絡状態または短絡状態に近い状態になっ
ても、第1トランジスタ1に過電流が流れることはな
い。
【0030】ここで、図2は、本実施例の過電流遮断回
路における出力電流(負荷電流)と出力電圧(負荷電
圧)との関係を示す特性図であり、図3は、同じく本実
施例の過電流遮断回路における出力電流(負荷電流)と
第1トランジスタ1の消費電力との関係を示す特性図で
ある。
【0031】図2において、縦軸は、Vで表した出力電
圧(負荷電圧)であり、横軸は、mAで表した出力電流
(負荷電流)であり、また、図3において、縦軸は、m
Wで表した第1トランジスタ1の消費電力であり、横軸
は、mAで表した出力電流(負荷電流)であって、いず
れの特性曲線も、入力端子9に印加される電圧が9Vで
ある場合の特性を表しているものである。
【0032】図2に図示の特性曲線で示されるように、
本実施例の過電流遮断回路は、負荷11に通常の出力電
流(負荷電流)が流れている状態、例えば出力電流が0
乃至60mAの範囲内にあれば、出力端子10の出力電
圧(負荷電圧)は9.0乃至8.7Vの範囲内にあり、
出力電流が通常時の出力電流よりも大きい60乃至10
0mAの範囲内に増大したときでも、出力電圧は8.7
乃至8.5Vの範囲内に維持されている。
【0033】ところが、負荷11が短絡状態またはそれ
に近い状態になり、負荷抵抗値が大幅に低減すると、負
荷抵抗値の低減の度合いによって、出力電流は通常の出
力電流よりも遥かに大きい100mAから160mAの
間になるように増大し、同時に、出力電圧は通常時の出
力電圧よりもかなり小さい8.5Vから0.65Vの間
になるように急激に低下する。そして、出力電圧が0.
65V程度まで低下すると、前述のように第1トランジ
スタ1がオフ状態になるので、出力電流は160mAか
ら3mAに向かって急激に減少し、出力電流の減少によ
って、出力電圧も0.65Vから0V近傍まで低減す
る。この場合、負荷抵抗値が完全にゼロになると、負荷
電流は第1ダイオード3を流れる電流だけの3mAにな
る。
【0034】また、図3に図示の特性曲線で示されるよ
うに、本実施例の過電流遮断回路は、負荷11に通常の
出力電流(負荷電流)が流れている状態、例えば出力電
流が0乃至60mAの範囲内にあれば、第1トランジス
タ1の消費電力は殆んどゼロであり、出力電流が通常時
の出力電流よりも大きい60乃至100mAの範囲内に
増大したときでも、第1トランジスタ1の消費電力は殆
んどゼロである。
【0035】ところが、負荷11が短絡状態またはそれ
に近い状態になり、負荷抵抗値が大幅に低減すると、負
荷抵抗値の低減の度合いによって、出力電流は通常の出
力電流よりも遥かに大きい100mAから160mAの
間になるように増大し、同時に、第1トランジスタ1の
消費電力は殆んどゼロから1200mWの間になるよう
になるように急激に増大する。そして、第1トランジス
タ1の消費電力が1200mWまで増大すると、前述の
ように第1トランジスタ1がオフ状態になるので、出力
電流は160mAから3mAに向かって急激に減少し、
出力電流の減少に伴い、第1トランジスタ1の消費電力
は1200mWからゼロに近い値まで低減する。この場
合も、負荷抵抗値が完全にゼロになると、負荷電流は第
1ダイオード3を流れる電流だけの3mAになり、第1
トランジスタ1の消費電力はほぼゼロになる。
【0036】このように、本実施例の過電流遮断回路
は、負荷となる電源部11が短絡状態または短絡状態に
近い状態になったとしても、直ちに第1トランジスタ1
をオフにし、第1トランジスタ1を通して電源部11に
過電流が流れるのを防いでいるので、第1トランジスタ
1に大型で大電流容量のものを用いなくても、第1トラ
ンジスタ1を熱破壊から保護することができ、製造コス
トが安価な過電流遮断回路を得ることができる。
【0037】なお、前記実施例においては、第1スイッ
チング素子1及び第2スイッチング素子2にそれぞれト
ランジスタを用いた例を挙げて説明したが、本発明によ
る第1スイッチング素子1及び第2スイッチング素子2
はそれぞれトランジスタである場合に限られるものでな
く、トランジスタに類似の他の制御可能なスイッチング
素子を用いるようにしてもよい。
【0038】また、前記実施例においては、第1整流素
子3及び第2整流素子5にそれぞれダイオードを用いた
例を挙げて説明したが、本発明による第1整流素子3及
び第2整流素子5はそれぞれダイオードである場合に限
られるものでなく、ダイオードに類似の他の整流素子を
用いるようにしてもよい。
【0039】さらに、前記実施例においては、入力端子
9に加わる電圧が9Vの正電圧である場合を例に挙げて
説明したが、本発明による入力端子9の印加電圧は9V
の正電圧である場合に限られるものでなく、9V以外の
他の電圧値であってもよいことは勿論である。
【0040】
【発明の効果】以上のように、本発明によれば、入出力
端子間に直列接続された第1整流素子及び抵抗と、第1
整流素子及び抵抗の接続点と第2スイッチング素子の制
御電極間に接続された第2整流素子とを備え、負荷抵抗
値が正常値の範囲内にあるときは、第1整流素子がオフ
になり、第2整流素子がオンになって、第1スイッチン
グ素子及び第2スイッチング素子がともにオンになり、
第1スイッチング素子のオン電流が負荷に供給され、一
方、負荷抵抗値が正常値以下に低下したときは、負荷の
端子間電圧が低下することによって、第1整流素子がオ
ン、第2整流素子がオフになり、それによって第2スイ
ッチング素子がオフになり、第2スイッチング素子のオ
フで第1スイッチング素子もオフになるもので、第1ス
イッチング素子を流れる負荷電流が直ちに遮断され、負
荷側に電流が供給されなくなるので、第1スイッチング
素子に大型で大電流容量のものを用いる必要がなくな
り、製造コストが安価な過電流遮断回路が得られるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明による過電流遮断回路の一実施例の構成
を示す回路図である。
【図2】図1に図示の実施例の過電流遮断回路における
出力電流(負荷電流)と出力電圧(負荷電圧)との関係
を示す特性図である。
【図3】図1に図示の実施例の過電流遮断回路における
出力電流(負荷電流)と第1トランジスタの消費電力と
の関係を示す特性図である。
【図4】既知のデジタル放送受信装置の概略構成の一例
を示すブロック図である。
【図5】アンテナブースターの電源部入力に接続される
既知の電流制限回路の構成の一例を示す回路図である。
【符号の説明】 1 第1トランジスタ(第1スイッチング素子) 2 第2トランジスタ(第2スイッチング素子) 3 第1ダイオード(第1整流素子) 4 第1抵抗 5 第2ダイオード(第2整流素子) 6 第2抵抗 7 第3抵抗7 8 第4抵抗 9 入力端子 10 出力端子 11 アンテナブースターの電源部 12 BS放送受信機の電源装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電源に接続される入力端子と、負荷に接
    続される出力端子と、前記入力端子と前記出力端子間に
    接続された第1スイッチング素子と、前記第1スイッチ
    ング素子の制御電極と基準電位点間に接続された第2ス
    イッチング素子と、前記入力端子と前記出力端子間に直
    列接続された第1整流素子及び抵抗と、前記第1整流素
    子及び前記抵抗の接続点と前記第2スイッチング素子の
    制御電極間に接続された第2整流素子とを備え、前記負
    荷の抵抗値が正常値内のとき、前記第1スイッチング素
    子及び前記第2スイッチング素子がオンになり、前記第
    1スイッチング素子のオン電流が前記負荷に供給され、
    前記負荷の抵抗値が前記正常値以下に低減したとき、前
    記第1スイッチング素子及び前記第2スイッチング素子
    がオフになり、前記負荷への電流の供給が遮断されるこ
    とを特徴とする過電流遮断回路。
  2. 【請求項2】 前記第1スイッチング素子及び前記第2
    スイッチング素子は、接合型トランジスタであり、前記
    第1整流素子及び第2整流素子は、ダイオードであるこ
    とを特徴とする請求項1に記載の過電流遮断回路。
  3. 【請求項3】 前記電源はデジタル放送受信用チューナ
    の電源であり、前記負荷はアンテナブースターであるこ
    とを特徴とする請求項1及び2に記載の過電流遮断回
    路。
JP10036085A 1998-02-18 1998-02-18 過電流遮断回路 Withdrawn JPH11234900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10036085A JPH11234900A (ja) 1998-02-18 1998-02-18 過電流遮断回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10036085A JPH11234900A (ja) 1998-02-18 1998-02-18 過電流遮断回路

Publications (1)

Publication Number Publication Date
JPH11234900A true JPH11234900A (ja) 1999-08-27

Family

ID=12459918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10036085A Withdrawn JPH11234900A (ja) 1998-02-18 1998-02-18 過電流遮断回路

Country Status (1)

Country Link
JP (1) JPH11234900A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514473A (ja) * 2005-11-01 2009-04-02 ゼテックス・セミコンダクターズ・パブリック・リミテッド・カンパニー モノリシックlnaサポートic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514473A (ja) * 2005-11-01 2009-04-02 ゼテックス・セミコンダクターズ・パブリック・リミテッド・カンパニー モノリシックlnaサポートic

Similar Documents

Publication Publication Date Title
US6816348B2 (en) Input protection circuit of a handheld electric device
US4992683A (en) Load driver with reduced dissipation under reverse-battery conditions
JP2002508618A (ja) パスの切り替えが可能な電力増幅器
US7669065B2 (en) Power-off circuit
US4979232A (en) Self-biasing solid-state T/R switch
EP0383554B1 (en) BiMOS tri-state output buffer
JPH0121703B2 (ja)
JPH11234900A (ja) 過電流遮断回路
CA1131769A (en) Switching circuit
US5075568A (en) Switching bipolar driver circuit for inductive load
JPH08126310A (ja) 電源回路
US6104168A (en) Low leakage low dropout transistor charging circuit
JP4369759B2 (ja) 衛星受信機のための電源
US5825160A (en) Power control circuit in wireless mobile communication system
CN215498331U (zh) 一种锂电池保护电路
CN218648725U (zh) 一种开关电源软启动电路
JP3190809B2 (ja) 電子減衰回路
AU770527B2 (en) Anti-latch-up circuit
KR100315798B1 (ko) 세탁기의 인버터 보호회로
JPH075707Y2 (ja) 信号受信機のための入力保護回路装置
JPS6216043Y2 (ja)
RU1814081C (ru) Стабилизированна система электропитани
JPS645394Y2 (ja)
JPH0661815A (ja) 半導体素子の過負荷保護回路
JP2702197B2 (ja) ダイオードスイッチ回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510