CN1997951A - 快速低压降（ldo）pfet调节器电路 - Google Patents
快速低压降（ldo）pfet调节器电路 Download PDFInfo
- Publication number
- CN1997951A CN1997951A CNA2005800145480A CN200580014548A CN1997951A CN 1997951 A CN1997951 A CN 1997951A CN A2005800145480 A CNA2005800145480 A CN A2005800145480A CN 200580014548 A CN200580014548 A CN 200580014548A CN 1997951 A CN1997951 A CN 1997951A
- Authority
- CN
- China
- Prior art keywords
- fet
- circuit
- pfet
- current
- ldo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
本发明揭示一种在两个运行模式下运行的低压降(LDO)PFET调节器电路。对于所述LDO PFET调节器电路正常运行的较高电源电压电位来说，当电源电压电位下降时，所述LDO PFET调节器在第二运行模式下运行，其中判定电路确定是否向其供应第一升压电流以便补偿第一PFET的减小的互阻抗。
Description
技术领域
本发明涉及PFET调节器电路的领域，且更明确地说涉及低压降(LDO)PFET调节器电路的领域。
背景技术
在典型RF系统中，控制所传输的RF信号功率的开与关切换以便避免所传输的RF信号频谱干扰到邻近的传输信道。通常，使用称为突发成形(burst shaping)的过程以便控制切换瞬态。在传统RF传输系统中，使用与反馈回路结合的检测器电路来控制PA输出功率。然而，此传统系统具有瞬态响应限制，这影响所传输的RF信号的攻击斜坡(attackramp)和衰退斜坡(decay ramp)，并且还造成校准程序的复杂化。
2002年7月的《微波工程》(Microwave Engineering)公开了Trauth等人的题为“An advanced controller for multi-band open loop powercontrol mode RF power amplifier”的公开案，该公开案描述一种通过控制提供给电源电压轨上的PA的电源电压来调节PA输出功率的方案。Trauth等人描述了当快速PFET调节器在三极管区中运行时控制快速PFET调节器的难度。此公开案中提议的解决方案排除了PFET在三极管区中的运行。如Trauth等人所述，不允许PFET在三极管区中运行的困难在于，为了获得相同的DC低压降电压状态，必须显著增加PFET尺寸。否则，PFET调节器提供给PA的可用的电源电压受到限制。此限制导致组合的PFET和PA电路的功率消耗效率减小，因此不可接受。
因此，需要一种紧密型LDO PFET调节器，其当与PA结合使用时提供克服现有技术的限制的运行效率。因此，本发明的目的是提供一种在三极管区中运行的LDO PFET调节器。
发明内容
根据本发明，提供一种用于从供给电压源提供经调节的输出电压的低压降(LDO)调节器电路，其包括：调节器电路，所述调节器电路包括输出端口和具有栅极、漏极和源极端子的第一调节FET，所述输出端口耦合到漏极端子以从漏极端子提供经调节的输出电压，所述第一调节FET用于当供给电压源的电位在预定电位以上时在第一运行模式下运行；和判定电路，其用于判定当电源电压的电位是处于预定电位和在预定电位以下之一时是否要增加到第一调节FET的跨导，使得第一调节FET在第二运行模式下运行。
根据本发明，提供一种从供给电压源提供经调节的输出电压的方法，其包括：提供包括调节FET的场效应晶体管(FET)调节器电路；在饱和运行模式下运行调节FET；和当调节FET在三极管区中运行时，向调节FET提供增加的信号增益。
根据本发明，提供一种从供给电压源提供经调节的输出电压的方法，其包括：提供包括调节FET的场效应晶体管(FET)调节器电路；提供耦合到FET调节器电路的判定电路；提供与FET调节器电路耦合的第一升压电路；在饱和运行模式下运行调节FET；当调节FET在三极管区中运行时，启用第一升压电路的运行以提供第一升压电流；启用判定电路的运行；和使用判定电路判定是否将第一升压电流提供到FET调节器电路以用于致使提供到调节FET的栅极端子的信号增加。
根据本发明，提供一种用于从供给电压源提供经调节的输出电压的低压降(LDO)调节器电路，其包括：输出端口；调节器电路，所述调节器电路包括具有栅极、漏极和源极端子的第一FET，所述输出端口耦合到漏极端子以用于从漏极端子提供经调节的输出电压，所述第一FET用于当供给电压源的电位在预定电位以上时在第一运行模式下运行；电压参考，其用于提供参考电位；第一长尾对晶体管，其包括具有发射极、集电极和基极端子的第一和第二晶体管；第二电流源，其耦合到来自第一长尾对晶体管的第二晶体管的基极端子；第一电阻器，其连接在第一长尾对的第二晶体管的基极端子与第二电流源以及第一FET的漏极端子与输出端口之间，所述第二电流源用于吸收第二电流以便增加经调节的输出电压的电位；第一电流源，其连接到发射极端子以向发射极端子发射与绝对温度成比例的第一电流，其中电压参考用于将参考电压提供到第一长尾对晶体管的第一晶体管的基极端子；和判定电路，其包括第二FET，所述第二FET的栅极端子耦合到第一FET的栅极端子，用于当供给电压源的电位在预定电位以下时，通过控制提供到所述长尾对的第一升压电流来减小第一FET的互阻抗，使得第一调节FET在其第二运行模式下运行，而且当供给电压源的电位在预定电位以上时提供所述第一升压电流。
附图说明
现将结合以下附图来描述本发明的示范性实施例，在附图中：
图1说明现有技术低压降(LDO)调节器电路；
图2说明单个放大器LDO PFET调节器电路，其包含用于将第一升压电流提供到PFET以使PFET在三极管区中运行的判定电路；和
图3说明双升压电路LDO PFET调节器电路，其通过使用第一和第二升压电路而具有PFET三极管区补偿。
具体实施方式
图1说明现有技术LDO调节器电路100。正信道场效应晶体管(PFET)M5 115是电压调节元件。晶体管Q1 121、Q2 122、Q3 123、Q4 124和Q5 125形成运算放大器电路。电源电压由连接在第一电源电压输入端口100a与第二电源电压输入端口100b之间的电压源101提供。电压参考源(Vref)102通过电阻器R2 132而连接到晶体管Q1121的基极端子。因为晶体管Q2 122镜射晶体管Q1 121，所以晶体管Q2 122的基极端子上的电位约为Vref。用于提供第一电流(I1)的第一电流源103连接在晶体管Q1 121与Q2 122的发射极端子以及晶体管Q3 123与Q4124的发射极端子之间。运算放大器电路的跨导(gm)取决于晶体管对Q1 121和Q2 122，且由第一电流(I1)确定。输出端口100c连接到PFETM5 115的漏极端子，并经由电阻器R1 131而连接到第二电流源104以吸收第二电流(12)。
现有技术LDO电路100的经调节的输出电压(Vout)由式(1)确定：
Vout＝Vref+I2*R1 (1)
如式(1)中所述，通过使用第二电流源104吸收电流，输出信号(Vout)增加且大于Vref。对于PFET M5 115处于其饱和运行模式(另外也称为线性运行模式)的状态来说，用于改变参考电压(Vref)的PFET调节器100的频率响应近似由式(2)表示：
ω＝gm/(Cdg+C1) (2)
其中gm是由晶体管Q1 121和Q2 122形成的控制放大器的跨导，且Cdg是PFET M5 115的漏极栅极电容。电容器C1 141连接在FET M1 115的漏极与栅极端子之间。在饱和运行模式下，PFET M5 115的栅极端子像虚拟接地一样起作用。
从第一电流源103发射的第一电流(I1)理想地与绝对温度成比例，并与双极晶体管Q1 111和Q2 112结合使用以便相对于温度维持PFETM5 115近似恒定的增益。
运行中，随着PFET M5 115接近三极管运行区，PFET M5 115的反相p+信道长度增加，因此耗尽信道的百分比减小。最后，当PFET M5 115进入三极管区时(为低压降状态)，耗尽信道不再存在。从栅极端子到漏极端子的较大反相电压增益显著下降，且在某些情况下，下降到极端低压降状态的底线值(unity)以下。此时，PFET M5 115的主导电容是栅极端子到源极端子的电容，此时，PFET M5 115的栅极端子不再充分地充当虚拟接地。因此，PFET M5 115的互阻抗不再是1/ωCdg，且从其减小很多。PFET调节器电路100的频率响应类似地减小，且因此，在现有技术LDO调节器电路100的启用与禁用之间观察到时间滞后，类似于Trauth等人描述调节器电路的关闭特性时所报告的情况。此外，随着PFET M5 115接近三极管运行区，从输出端口100c观察到现有技术LDO调节器电路输出信号的上升沿的斜率减小。
图2说明本发明第一实施例，使PFET M5 215的频率响应维持在其三极管运行区内的电流升压PFET调节器电路200。本发明第一实施例包括PFET调节器电路208和判定电路209。晶体管Q1 221和Q2 222形成将驱动电流供应到PFET M5 215的栅极端子的第一控制放大器。
PFET调节器电路208类似于图1中所说明的，不同之处在于某些有源组件的面积较大以便传送较多电流。形成运算放大器电路的晶体管Q1 221、Q2 222、Q3 223、Q4 224和Q5 225安置在PFET调节器电路208内。连接在第一电源电压输入端口200a与第二电源电压输入端口200b之间的电压源201提供电源电压。电压参考源(Vref)202通过电阻器R2 232而连接到晶体管Q1 221的基极端子。第一电流源203连接在晶体管Q1 221和Q2 222的发射极端子与第二电源电压端子200b之间以向其提供第一电流。输入端口200c连接到FET M5 215的漏极端子，且经由电阻器R1 231连接到第二电流源204以从其接收第二电流(I2)。
从PFET调节器电路208的输出端口200c发射的经调节的输出电压(Vout)由式(3)确定：
Vout＝Vref+I2*R1 (3)
通过使用第二电流源204(呈可编程电流源的形式)吸收第二电流，经调节的输出电压增加。
在判定电路209中，FET M6 216是与PFET M5 215类似的短信道装置，其用于检测PFET M5 215中三极管区的开始。FET M7 217以FETM6 216类似于PFET M5 215和FET M8 218在漏极源极电位下运行的方式连接，经由电阻器R3 233为FET M7 217提供偏压。判定电路209的作用在于为PFET M5 215判定三极管区的范围，并用于根据三极管区的范围来改变PFET M5 215的跨导。
在电流升压PFET调节器电路200的初始运行期间，当来自于其中的经调节的输出电压(Vout)设定为显著低于Vcc时，或当提供Vcc的电池被充电时，判定电路209不运行。当式(4)的条件满足时，PFET M5215在饱和运行模式下运行：
(Vcc-Vout)＞(Vgs-Vt) (4)
其中Vgs和Vt是PFET M5 215的栅极-源极电压和阈值电压。
随着Vcc电位下降，PFET M5 215的源极漏极电位下降到约150mV以下，且PFET M5 215开始在三极管运行区中运行。当然，150mV的源极漏极电位仅为实例，且对于其它应用来说可以不同。当PFET M5 215开始在三极管区中运行时，耦合到FET M5 215的栅极端子的FET M6216的栅极端子上的电位导致FET M6 216开始传导电流。随着当PFETM5 215进入三极管运行区时通过FET M6 216传播的电流增加，FET M7217的栅极端子上的偏压增加。由晶体管Q7 227和Q8 228形成的电流镜射将偏压提供到FET M7 217的栅极端子。来自判定电路209的晶体管Q6 226用于提供形成第一控制放大器的晶体管Q1 221和Q2 222的发射极电流的增加。控制回路形成在判定电路209、第一控制放大器与PFET调节器电路208之间，因此，通过使用控制回路，第一控制放大器的跨导与晶体管Q6 226的集电极发射极电流的增加成正比例增加。
一旦FET M6 216完全导电，晶体管Q1 221和Q2 222具备增加的发射极电流以便调制PFET M5 215的栅极电位。第三电流源205用于偏置FET M7 217的栅极端子。第二电流源204用于编程从电流升压PFET调节器电路200的输出端口200c提供的经调节的输出电压。在三极管运行区中提供PFET M5 215上的栅极电位的较大电压波动，且因此晶体管Q1 221和Q2 222具备来自晶体管Q6 226的增加的偏流。利用判定电路209和第一控制放大器的控制回路在两个运行模式下运行PFET M5 215。在第一运行模式下，第一控制放大器以减小的跨导运行，且在第二运行模式下，第一控制放大器以增加的跨导运行，以便随着PFET M5 215进入三极管区而维持整个PFET调节器200的频率响应。有利地，通过针对第一控制放大器使用连接成长尾对的双极晶体管Q1 221和Q2 222，第一控制放大器的跨导与晶体管Q6 226的集电极发射极电流成正比。
随着PFET M5 215进入三极管区，第一电流源203增加第一控制放大器的跨导。此跨导(gm)的增加补偿PFET M5 115的栅极端子不再充当虚拟接地。在饱和运行模式下，PFET M5 215的栅极端子上的电位响应于调节器电路200的输出端口上的变化的状态而最小限度地变化。原因是，PFET M5 215的栅极电位的较小变化导致较大的漏极电压变化。从由晶体管Q1 221和Q2 222形成的第一控制放大器提供的驱动电流的大部分由PFET M5 215的漏极源极端子电容吸收。当PFET M5 215进入三极管运行区时，漏极电压不会因为栅极电压的较大变化而显著变化，因此PFET M5 215的栅极端子不再充当虚拟接地。因此，为实现漏极电压的非常小的变化，而将大量电荷提供到PFET M5 215的栅极端子，因此导致调节器的截止频率减小。
通过选择FET M6 216、FET M7 217、FET M8 218、晶体管Q6 226、晶体管Q7 227、晶体管Q8 228、电阻器R3 233和电阻器R4 234的组件值(component value)，实现了随着PFET M5 215进入三极管运行区对于PFET M5 215的互阻抗减小的实质补偿。
图3说明本发明第二实施例，作为图2所示的本发明第一实施例的变化形式的双放大器LDO调节器电路300。在第二实施例300中，除了PFET调节器电路308和判定电路309外还提供第一升压电路310。从输出端口300c提供经调节的输出电压。
初始地，当从双放大器LDO调节器电路300提供的经调节的输出电压(Vout)设定为显著低于Vcc时，或当提供Vcc的电池被充电时，第一升压电路310和判定电路309不运行。当式(5)的条件满足下式时PFET调节器电路308在饱和运行模式下运行：
(Vcc-Vout)＞(Vgs-Vt) (5)
其中Vgs和Vt是PFET M5 315的栅极源极和阈值电压。随着Vcc电位下降，PFET M5 315的源极漏极电位下降到约150mV以下，且PFETM5 315开始在三极管运行区中运行。当然，150mV的阈值是设计选择的问题。
判定电路309和第一升压电路310在双放大器LDO调节器电路300的正常运行期间不运行，但当PFET M5 315进入三极管运行区时开始运行。当PFET M5 315开始在三极管区中运行时，耦合到PFET M5 315的栅极端子的FET M6 316的栅极端子上的电位导致FET M6 316开始传导电流。随着当PFET M5 315开始在三极管区中运行时通过FET M6 316传播的电流增加，M7 317的栅极端子上的偏压增加。由晶体管Q7 327和Q8 328形成的电流镜射将偏压提供到FET M7 317的栅极端子。晶体管Q6 326用于提供由连接成差分对的晶体管Q12 3212和Q13 3213形成的第二控制放大器的发射极电流的增加。控制回路形成在判定电路309、第一升压电路的第一控制放大器、第二控制放大器与PFET调节器电路308之间，且因此通过使用控制回路，第二控制放大器的跨导与晶体管Q6 326的集电极发射极电流的增加成正比而增加。
一旦FET M6 316导电，晶体管Q12 3212和Q13 3213具备发射极电流以便向PFET M5 315的栅极端子提供增加的跨导。第一升压电路310有效地为电路308的双工电路(duplicate)。然而，此电路直到晶体管Q6 326导电时才开始运行以向PFET M5 315的栅极端子提供增加的信号。一旦晶体管Q6 326导电，电流就被提供给第二控制放大器。
第三电流源305用于偏置FET M7 317的栅极端子。随着由于FETM6 316通过漏极和源极端子导电较多，偏流流经FET M7 317的漏极和源极端子，第二电流源304用于减小此电流。在三极管区中提供PFET M5315上的栅极电位的较大电压波动，因此晶体管Q12 3212和Q13 3213具备来自晶体管Q6 326的增加的偏流。控制回路在两个运行模式下运行PFET M5 315。在第一运行模式下，当PFET M5 315在饱和运行模式下运行时，控制回路以减小的跨导运行。在第二运行模式下，控制回路以增加的跨导运行，以便随着PFET M5 315进入三极管区而通过增加由晶体管Q12 3212和Q13 3213形成的第二控制放大器的跨导来维持PFETM5 315的频率响应。优选地，通过使用第二长尾对的双极晶体管Q123212和Q13 3213，第二双极长尾对的跨导与晶体管Q6 226的集电极发射极电流成正比。
第一升压电路310用于向PFET M5 315提供第一升压电流。第一升压电路310与判定电路309结合使用：一是为了当PFET M5 315进入三极管区时提供足够的第一升压电流来维持PFET M5 315的跨导，二是避免调节器电路308的电路小片面积要求的较大增加。如果调节器电路308的尺寸增加以适应来自升压电路309的升压电流，那么当PFET M5 315处于其饱和运行区中时调节器电路308在没有升压的情况下运行时，与调节器电路308的增加的尺寸关联的增加的电容导致不稳定性。概括地说，判定电路判定是否向第一升压电路供应电流。放大器308和升压电路310两者判定整个调节器电压控制回路的不平衡程度，并将电流馈送到PFET M5的栅极以便使回路重新平衡。驱动到PFET M5的栅极中的电流的量值由不平衡的程度确定，且进一步由于升压电路310所提供的升压的程度而按比例增加。
参看图2和3，对于较大VCC，判定电路309或209为无源的，且相对于本发明第一实施例来说，传递到晶体管Q1 221或Q12 3212以及Q2 222或Q13 3213的升压电流可以忽略。本发明两个实施例的第一控制放大器的跨导(gm)由第一电流(I1)确定。当VCC下降到预定阈值以下时，判定电路209或309促使通过使用晶体管Q1 221或Q12 3212以及Q2 222或Q13 3213而形成的第一控制放大器传播的电流增加。因此，在本发明第一实施例中，晶体管Q1 221、Q2 222以及FET M1 211、M2 212、M3 213和M4 214占据电路小片的大部分面积以便传播此增加的电流。当此电流不被PFET M5 215使用时，寄生电容仍然存在并通过增加寄生极而影响整个调节器控制回路的频率响应，这不利地影响了稳定性。相反，参照第二实施例，电路308中的有源装置的尺寸与现有技术电路100的尺寸相同，且寄生电容载荷最小。电路309与310结合运行以仅当VCC下降到预定阈值以下时才向PFET M5 315提供第一升压电流。当第一升压电路310和判定电路309不运行时，与电路208中因使用有源组件而尺寸被迫增加相比，电路310对电路308造成的寄生电容影响最小。第一升压电路310经设计使得其视情况提供比从第一控制放大器提供到PFET M5 315的电流至多达30倍的更多电流。
因此，当PFET M5 315在其饱和运行模式下运行时，第一升压电路310(其为比308大得多的装置)的电容不影响双放大器LDO调节器电路300的频率响应。双放大器LDO调节器电路300的正常运行期间的附加电容从FET M12 3112的漏极端子产生和从连接到PFET M5 315的栅极端子的晶体管Q10 3210的集电极端子产生。尽管FET M12 3112和晶体管Q10 3210两者均是大面积组件并占据电路的大部分的小片面积，但其组合电容比与PFET M5 315的栅极端子关联的电容还要小很多，因此不对双放大器LDO调节器电路300的频率响应造成显著影响。
本发明第二实施例300优选地施加较少寄生电容，因为第一升压电流由通常被禁用的双工电路提供。参照第一实施例，以为了当PFET M5215进入三极管运行区时传播从电路209发射的第一升压电流的方式设计电路208中有源装置的尺寸。
为了提供适用于GSM功率放大器(PA)的快速斜坡式低压降调节器(fast ramping low drop out regulator)，优选地控制PA输出功率与经调节的输出电压的平方成正比。通过在饱和运行模式下使用GSM PA，通过控制提供到PA的电源电压而实现了对PA输出的精确控制。如果调节器的编程响应较快，那么能够控制PA输出功率的攻击/衰退轮廓(profile)，这将维持PA输出信号构建(spuriae)在规定的范围内。使校准PA与收发机组合的难度最小，且藉此节省了GSM装置(例如，蜂窝式电话)的制造成本。本发明实施例说明在三极管运行区中利用PFET作为快速调节器电路的优点。此使PFET的电路小片面积最小，这使其适于使用SiGe BiCMOS工艺而集成到GSM PA中。
可在不脱离本发明精神或范围的情况下设想许多其它实施例。
Claims (28)
1.一种用于从供给电压源提供经调节的输出电压的低压降(LDO)调节器电路，其包括：
调节器电路，其包括输出端口和具有栅极、漏极和源极端子的第一调节FET，所述输出端口耦合到所述漏极端子以从所述漏极端子提供所述经调节的输出电压，所述第一调节FET用于当所述供给电压源的电位在预定电位以上时在第一运行模式下运行；和，
判定电路，其用于判定当所述电源电压的电位是处于所述预定电位和在所述预定电位以下之一时是否增加到所述第一调节FET的跨导，使得所述第一调节FET在第二运行模式下运行。
2.根据权利要求1所述的低压降(LDO)调节器电路，其中所述第一运行模式是饱和运行模式。
3.根据权利要求1和2中任意一项权利要求所述的低压降(LDO)调节器电路，其中所述第二运行模式是三极管区运行模式。
4.根据权利要求1到3所述的低压降(LDO)调节器电路，其中所述预定电位差是在所述经调节的输出电压的电位以上约150mV。
5.根据权利要求1到4中任意一项权利要求所述的低压降(LDO)调节器电路，其进一步包括与所述第一调节FET串联耦合的第二电流源，所述第二电流源用于调节所述经调节的输出电压的电位。
6.根据权利要求3到5中任意一项权利要求所述的低压降(LDO)调节器电路，其进一步包括第一控制放大器，其中对于所述三极管运行模式，当所述PFET进入三极管区时所述PFET的互阻抗的减小由所述第一控制放大器的跨导的增加而补偿。
7.根据权利要求1到6中任意一项权利要求所述的低压降(LDO)调节器电路，其中所述第一控制放大器包括连接成长尾对的第一双极晶体管和第二双极晶体管。
8.根据权利要求1到7中任意一项权利要求所述的低压降(LDO)调节器电路，其包括用于向所述第一控制放大器提供参考电压的参考电压源。
9.根据权利要求1到8中任意一项权利要求所述的低压降(LDO)调节器电路，其包括与所述判定电路和所述第一调节FET耦合的第一升压电路，所述第一升压电路用于将第一升压电流提供到所述判定电路以根据所述第一调节FET的所述跨导的增加和减小之一的判断而确定进一步提供到所述第一调节FET。
10.根据权利要求3到9中任意一项权利要求所述的低压降(LDO)调节器电路，其进一步包括第二控制放大器，其中对于所述三极管运行模式，当所述PFET进入三极管区时所述PFET的互阻抗的减小由所述第二控制放大器的跨导的增加而补偿。
11.根据权利要求5到10中任意一项权利要求所述的低压降(LDO)调节器电路，其包括：
第一控制放大器，其包括第一长尾对晶体管，所述晶体管包括具有发射极、集电极和基极端子的第一和第二双极晶体管；
第一电阻器，其包括第一和第二端子，其所述第一端子耦合到所述第二晶体管的所述基极端子，且其所述第二端子耦合到所述第二电流源、所述输出端口和所述第一调节FET的所述漏极端子；和，
第一电流源，其连接到所述发射极端子以提供与绝对温度成比例的第一电流，其中电压参考用于将参考电压提供到所述第一长尾对晶体管的所述第一晶体管的所述基极端子。
12.根据权利要求1到11中任意一项权利要求所述的低压降(LDO)调节器电路，其中在使用中，当所述第一调节FET在所述第一运行模式下运行时所述第一调节FET的增益与当所述第一调节FET在所述第二运行模式下运行时的增益近似相同。
13.一种从供给电压源提供经调节的输出电压的方法，其包括：
提供包括调节FET的场效应晶体管(FET)调节器电路；
在饱和运行模式下运行所述调节FET；和，
当所述调节FET在三极管区中运行时，向所述调节FET提供增加的信号增益。
14.根据权利要求13所述的方法，其包括：
提供耦合到所述调节FET的判定电路；
当所述调节FET在所述三极管区中运行时，启用所述判定电路的运行；和，
将第一升压电流提供到所述调节FET导致提供到其栅极端子的信号增加。
15.根据权利要求13和14中任意一项权利要求所述的方法，其包括提供第一升压电路以将所述第一升压电流提供到所述调节FET。
16.根据权利要求13、14和15中任意一项权利要求所述的方法，其包括：
提供与所述调节FET和所述判定电路耦合的第一控制放大器；和，
在控制回路中将所述第一控制放大器与所述判定电路和所述FET调节器电路结合运行。
17.根据权利要求13到16中任意一项权利要求所述的方法，其中在使用中，在所述三极管运行区中，所述控制回路以增加的带宽运行以便维持所述调节FET的频率响应。
18.根据权利要求13到17中任意一项权利要求所述的方法，其中调节FET是PFET。
19.一种用于从供给电压源提供经调节的输出电压的方法，其包括：
提供包括调节FET的场效应晶体管(FET)调节器电路；
提供耦合到所述FET调节器电路的判定电路；
提供与所述FET调节器电路耦合的第一升压电路；
在饱和运行模式下运行所述调节FET；
当所述调节FET在三极管区中运行时，
启用所述第一升压电路的运行以提供第一升压电流；
启用所述判定电路的运行；和，
使用所述判定电路判定是否将所述第一升压电流提供到所述FET调节器电路以使提供到所述调节FET的所述栅极端子的信号增加。
20.根据权利要求19所述的方法，其包括：启用所述第一升压电路的运行，并根据所述判定电路确定是否将所述第一升压电流提供到所述调节FET，以提供到所述调节FET的所述栅极端子增加的跨导。
21.根据权利要求19和20中任意一项权利要求所述的方法，其包括：
提供与所述调节FET和所述判定电路耦合的第一控制放大器；和，在控制回路中将所述第一控制放大器与所述判定电路和所述FET调节器电路结合运行。
22.根据权利要求19到21中任意一项权利要求所述的方法，其中在所述三极管运行区中，所述控制回路以增加的带宽运行以便维持所述调节FET的频率响应。
23.根据权利要求19到22中任意一项权利要求所述的方法，其中所述调节FET是PFET。
24.根据权利要求19到23中任意一项权利要求所述的方法，其中在所述调节FET在所述三极管运行区中运行之前，从所述第一升压电路和所述判定电路产生的寄生电容对所述FET调节器电路的运行具有最小影响。
25.根据权利要求19到23中任意一项权利要求所述的方法，其中在所述三极管运行区中，所述PFET具有减小的带宽，且其中提供到所述PFET调节器电路的增加的电流增加所述PFET调节器电路的所述带宽。
26.一种用于从供给电压源提供经调节的输出电压的低压降(LDO)调节器电路，其包括：
输出端口；
调节器电路，其包括具有栅极、漏极和源极端子的第一调节FET，所述输出端口耦合到所述漏极端子以从所述漏极端子提供所述经调节的输出电压，所述第一调节FET用于当所述供给电压源的电位在预定电位以上时在第一运行模式下运行；
电压参考，其用于提供参考电位；
第一长尾对晶体管，其包括具有发射极、集电极和基极端子的第一和第二晶体管；
第二电流源，其耦合到来自所述第一长尾对晶体管的所述第二晶体管的所述基极端子；
第一电阻器，其连接在所述第一长尾对的所述第二晶体管的所述基极端子与所述第二电流源以及所述第一调节FET的所述漏极端子与所述输出端口之间，所述第二电流源用于吸收第二电流以便增加所述经调节的输出电压的所述电位；
第一电流源，其连接到所述发射极端子以向所述发射极端子发射与绝对温度成比例的第一电流，其中所述电压参考用于将参考电压提供到所述第一长尾对晶体管的所述第一晶体管的所述基极端子；和，判定电路，其包括第二FET，所述第二FET的栅极端子耦合到所述第一调节FET的所述栅极端子，用于当所述供给电压源的所述电位在所述预定电位以下时，通过控制提供到所述第一长尾对的第一升压电流来减小所述第一调节FET的互阻抗，使得所述第一调节FET在其第二运行模式下运行，而且当所述供给电压源的所述电位在所述预定电位以上时提供所述第一升压电流。
27.根据权利要求26所述的低压降(LDO)调节器电路，其包括第一升压电路，所述第一升压电路用于提供所述第一升压电流并与所述判定电路和所述第一调节FET耦合，所述判定电路用于当所述第一FET在所述第一运行模式下运行时将所述第一升压电流提供到所述第一FET，而且当所述第一调节FET在所述第二运行模式下运行时将所述第一升压电流提供到所述第一调节FET。
28.根据权利要求1到14和26到27中任意一项权利要求所述的低压降(LDO)调节器电路，其中所述第一调节FET是PFET。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/840,613 | 2004-05-07 | ||
| US10/840,613 US7095257B2 (en) | 2004-05-07 | 2004-05-07 | Fast low drop out (LDO) PFET regulator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1997951A true CN1997951A (zh) | 2007-07-11 |
| CN100590567C CN100590567C (zh) | 2010-02-17 |
Family
ID=35238888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580014548A Active CN100590567C (zh) | 2004-05-07 | 2005-04-05 | 快速低压降（ldo）pfet调节器电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7095257B2 (zh) |
| CN (1) | CN100590567C (zh) |
| WO (1) | WO2005109142A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006007479B4 (de) * | 2006-02-17 | 2017-08-10 | Infineon Technologies Ag | Shunt-Regler |
| EP2256578A1 (fr) * | 2009-05-15 | 2010-12-01 | STMicroelectronics (Grenoble 2) SAS | Régulateur de tension à faible tension de dechet et faible courant de repos |
| JP5361614B2 (ja) * | 2009-08-28 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 降圧回路 |
| US8265574B2 (en) | 2010-04-09 | 2012-09-11 | Triquint Semiconductor, Inc. | Voltage regulator with control loop for avoiding hard saturation |
| CN102075088B (zh) * | 2011-01-31 | 2014-10-29 | 复旦大学 | 一种开关电压转换器和线性稳压器级联的方法 |
| EP2648061B1 (en) * | 2012-04-06 | 2018-01-10 | Dialog Semiconductor GmbH | Output transistor leakage compensation for ultra low-power LDO regulator |
| US9904305B2 (en) * | 2016-04-29 | 2018-02-27 | Cavium, Inc. | Voltage regulator with adaptive bias network |
| US9946283B1 (en) * | 2016-10-18 | 2018-04-17 | Qualcomm Incorporated | Fast transient response low-dropout (LDO) regulator |
| US9791875B1 (en) * | 2017-01-05 | 2017-10-17 | Nxp B.V. | Self-referenced low-dropout regulator |
| CN109634344A (zh) | 2017-03-08 | 2019-04-16 | 长江存储科技有限责任公司 | 一种高带宽低压差线性稳压器 |
| JP6993569B2 (ja) * | 2017-12-12 | 2022-01-13 | ミツミ電機株式会社 | レギュレータ回路および半導体装置並びに電源装置 |
| US10411599B1 (en) | 2018-03-28 | 2019-09-10 | Qualcomm Incorporated | Boost and LDO hybrid converter with dual-loop control |
| US10444780B1 (en) | 2018-09-20 | 2019-10-15 | Qualcomm Incorporated | Regulation/bypass automation for LDO with multiple supply voltages |
| US10591938B1 (en) | 2018-10-16 | 2020-03-17 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
| US10545523B1 (en) | 2018-10-25 | 2020-01-28 | Qualcomm Incorporated | Adaptive gate-biased field effect transistor for low-dropout regulator |
| US11372436B2 (en) | 2019-10-14 | 2022-06-28 | Qualcomm Incorporated | Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages |
| US11561563B2 (en) | 2020-12-11 | 2023-01-24 | Skyworks Solutions, Inc. | Supply-glitch-tolerant regulator |
| US11817854B2 (en) | 2020-12-14 | 2023-11-14 | Skyworks Solutions, Inc. | Generation of positive and negative switch gate control voltages |
| US11556144B2 (en) | 2020-12-16 | 2023-01-17 | Skyworks Solutions, Inc. | High-speed low-impedance boosting low-dropout regulator |
| US11502683B2 (en) | 2021-04-14 | 2022-11-15 | Skyworks Solutions, Inc. | Calibration of driver output current |
| US11953926B2 (en) | 2021-06-29 | 2024-04-09 | Skyworks Solutions, Inc. | Voltage regulation schemes for powering multiple circuit blocks |
| US12068687B2 (en) | 2021-10-15 | 2024-08-20 | Advanced Micro Devices, Inc. | Method to reduce overshoot in a voltage regulating power supply |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066979A (en) * | 1996-09-23 | 2000-05-23 | Eldec Corporation | Solid-state high voltage linear regulator circuit |
| US6285246B1 (en) * | 1998-09-15 | 2001-09-04 | California Micro Devices, Inc. | Low drop-out regulator capable of functioning in linear and saturated regions of output driver |
| US6501305B2 (en) * | 2000-12-22 | 2002-12-31 | Texas Instruments Incorporated | Buffer/driver for low dropout regulators |
| US6703815B2 (en) * | 2002-05-20 | 2004-03-09 | Texas Instruments Incorporated | Low drop-out regulator having current feedback amplifier and composite feedback loop |
| EP1376294A1 (en) | 2002-06-28 | 2004-01-02 | Motorola, Inc. | Low drop-out voltage regulator and method |
| US6703813B1 (en) * | 2002-10-24 | 2004-03-09 | National Semiconductor Corporation | Low drop-out voltage regulator |
-
2004
- 2004-05-07 US US10/840,613 patent/US7095257B2/en not_active Expired - Lifetime
-
2005
- 2005-04-05 CN CN200580014548A patent/CN100590567C/zh active Active
- 2005-04-05 WO PCT/CA2005/000514 patent/WO2005109142A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20050248331A1 (en) | 2005-11-10 |
| US7095257B2 (en) | 2006-08-22 |
| WO2005109142A1 (en) | 2005-11-17 |
| CN100590567C (zh) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100590567C (zh) | 快速低压降（ldo）pfet调节器电路 | |
| US9448574B2 (en) | Low drop-out voltage regulator | |
| EP1932070B1 (en) | Voltage regulator with low dropout voltage | |
| US9256237B2 (en) | Low drop-out regulator | |
| US10153733B2 (en) | Active bias circuit for power amplifier, and mobile terminal | |
| US9389620B2 (en) | Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
| CN108141182B (zh) | 具有共源共栅级和dc偏置调节器的多级放大器 | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| JP2004342076A (ja) | 電圧調整器用の調整カスコード構造 | |
| US11038469B2 (en) | Power amplification module | |
| US7928708B2 (en) | Constant-voltage power circuit | |
| CN108491020B (zh) | 低压差稳压器和快闪存储器 | |
| US6127892A (en) | Amplification circuit | |
| CN112947656B (zh) | 具有动态优化电源抑制比的低静态电流无片外电容ldo | |
| CN102769433A (zh) | 采用nmos调整管的射频功率放大器功率控制电路 | |
| CN104777871A (zh) | 一种低压差线性稳压器 | |
| US20230104737A1 (en) | Temperature compensation circuit of power amplifier and temperature compensation method | |
| US7196585B2 (en) | Fast-response current limiting | |
| US20200083807A1 (en) | Control circuit, bias circuit, and control method | |
| US9065389B2 (en) | Radio frequency power amplifier with no reference voltage for biasing and electronic system | |
| US10164594B2 (en) | High-frequency semiconductor amplifier | |
| CN113311898A (zh) | 一种具有电源抑制的ldo电路、芯片及通信终端 | |
| US8471631B2 (en) | Bias circuit, power amplifier, and current mirror circuit | |
| CN101833346A (zh) | 一种精度和电源抑制比增强的低压差线性稳压器 | |
| US7180371B2 (en) | Input amplifier with improved power supply rejection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |