CN101360194A - 图像感测设备和图像摄取系统 - Google Patents

图像感测设备和图像摄取系统 Download PDF

Info

Publication number
CN101360194A
CN101360194A CNA2008101450202A CN200810145020A CN101360194A CN 101360194 A CN101360194 A CN 101360194A CN A2008101450202 A CNA2008101450202 A CN A2008101450202A CN 200810145020 A CN200810145020 A CN 200810145020A CN 101360194 A CN101360194 A CN 101360194A
Authority
CN
China
Prior art keywords
voltage
transistor
nmos pass
pmos
pass transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101450202A
Other languages
English (en)
Other versions
CN101360194B (zh
Inventor
沖田彰
铃木觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101360194A publication Critical patent/CN101360194A/zh
Application granted granted Critical
Publication of CN101360194B publication Critical patent/CN101360194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155Control of the image-sensor operation, e.g. image processing within the image-sensor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779Circuitry for scanning or addressing the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开一种图像感测设备,所述图像感测设备包括像素和驱动单元,其中所述驱动单元包括缓冲电路,所述缓冲电路包括第一PMOS晶体管和第一NMOS晶体管,令V3是被提供给第一NMOS晶体管的栅极以将用于关断传送MOS晶体管的传送信号提供给传送控制线的电压,令V4是被提供给第一PMOS晶体管的栅极以将用于导通传送MOS晶体管的传送信号提供给传送控制线的电压,令Vthp1是第一PMOS晶体管的阈值电压,Vthn1是第一NMOS晶体管的阈值电压,则满足(V2+Vthn1)<V3<V1以及V2<V4<(V1+Vthp1)。

Description

图像感测设备和图像摄取系统
技术领域
本发明涉及一种图像感测设备和图像摄取系统。
背景技术
通常的图像感测设备包括像素和驱动这些像素的驱动单元,其中所述像素各自包括:光电转换单元;电荷-电压转换器,其将基于光电转换单元所积累的电荷的信号转换成电压;以及传送MOS晶体管,其将光电转换单元所积累的电荷传送给电荷-电压转换器。如果传送MOS晶体管是NMOS晶体管,则通过将地电位提供给其栅极来将其关断。通过此操作,光电转换单元开始电荷积累操作。
在这种情形下,产生了这样一种需求,即通过增大光电转换单元的饱和信号量而展宽每个像素的动态范围。为了满足此需求,日本专利特开第2002-217397号公开了一种通过将负电压VTXL提供给传送MOS晶体管的栅极来关断该传送MOS晶体管的技术。
在日本专利特开第2002-217397号中公开的技术中,驱动单元包括缓冲电路30,该缓冲电路30用于将控制信号提供给传送MOS晶体管的栅极(见图2)。缓冲电路30具有反向器配置,其中NMOS晶体管32和PMOS晶体管31具有公共的栅极和漏极。NMOS晶体管32和PMOS晶体管31的公共栅极连接到输入端子33,其公共漏极连接到输出端子34。负电压(例如-1.2V)被提供给NMOS晶体管32的源极。
在关断传送MOS晶体管时(在积累时),电源电压(例如5V)被提供给输入端子33。通过此操作,NMOS晶体管32的栅极与源极之间的电压变为等于电源电压与负电压之间的差(例如6.2V)。对应于电源电压和负电压之间的差的电场也被提供给NMOS晶体管32的栅绝缘膜。
假设NMOS晶体管32的栅绝缘膜的耐压被设定为几乎等于电源电压和地电压之间的差(例如5V)。在这种情况下,在关断传送MOS晶体管时(在积累时),NMOS晶体管32的栅绝缘膜被施加有大于其耐压的电场。这会导致对NMOS晶体管32的栅绝缘膜的毁坏。
发明内容
本发明提供一种图像感测设备和图像摄取系统,即使在每个像素的动态范围被展宽时,所述图像感测设备和图像摄取系统也可以防止对缓冲电路中的晶体管的栅绝缘膜的任何毁坏。
根据本发明的第一方面,提供一种图像感测设备,所述图像感测设备包括像素和驱动该像素的驱动单元,所述像素包括:光电转换单元;电荷-电压转换器,其将基于所述光电转换单元所积累的电荷的信号转换成电压;以及传送MOS晶体管,其将所述光电转换单元所积累的电荷传送给所述电荷-电压转换器,其中,所述驱动单元包括缓冲电路,所述缓冲电路被配置为将传送信号提供给与传送MOS晶体管的栅极相连的传送控制线,所述缓冲电路包括第一PMOS晶体管和第一NMOS晶体管,所述第一PMOS晶体管具有与传送控制线相连的漏极以及被提供有电源电压V1的源极,所述第一NMOS晶体管具有与传送控制线和所述第一PMOS晶体管的漏极相连的漏极以及被提供有参考电压V2的源极,所述参考电压V2的符号与电源电压V1的符号相反,令V3是被提供给第一NMOS晶体管的栅极以将用于关断传送MOS晶体管的传送信号提供给传送控制线的电压,令V4是被提供给第一PMOS晶体管的栅极以将用于导通传送MOS晶体管的传送信号提供给传送控制线的电压,令Vthp1是第一PMOS晶体管的阈值电压,Vthn1是第一NMOS晶体管的阈值电压,则满足(V2+Vthn1)<V3<V1以及V2<V4<(V1+Vthp1)。
根据本发明的第二方面,提供一种图像摄取系统,所述图像摄取系统包括:根据本发明的第一方面的图像感测设备;被配置为在图像感测设备的图像感测平面上形成图像的光学系统;以及信号处理单元,其被配置为处理从图像感测设备输出的信号以生成图像数据。
根据本发明,即使当每个像素的动态范围被展宽时,也能够防止对缓冲电路中的晶体管的栅绝缘膜的任何毁坏。
通过参照附图对示例性实施例的以下描述,本发明的其他特征将变得清晰。
附图说明
图1是示出图像感测设备1的布置以说明要由本发明解决的问题的电路图;
图2是示出缓冲电路30的布置以说明要由本发明解决的问题的电路图;
图3是示出根据本发明第一实施例的图像感测设备100的布置的电路图;
图4是示出缓冲电路的布置的电路图;
图5是示出应用了根据第一实施例的图像感测设备的图像摄取系统的配置的框图;
图6是示出根据本发明第二实施例的图像感测设备200的布置的电路图;
图7是示出缓冲电路的布置的电路图;
图8是示出根据本发明第三实施例的图像感测设备300的布置的电路图;
图9是示出缓冲电路的布置的电路图;
图10是示出根据本发明第四实施例的图像感测设备400的布置的电路图;
图11是示出缓冲电路的布置的电路图。
具体实施方式
将参照图1详细描述本发明所要解决的问题。图1是示出图像感测设备1的布置以说明要由本发明解决的问题的电路图。
首先将说明图像感测设备1的示意性布置。
图像感测设备1包括像素阵列PA和驱动单元20。在像素阵列PA中,多个像素10排列在行和列方向上。驱动单元20经由传送控制线CL1、复位控制线CL2、选择控制线CL3来驱动每个像素10。
接下来将参照图1说明每个像素10的布置。
每个像素10包括光电转换单元11、电荷-电压转换器15、传送MOS晶体管14、放大晶体管16、选择晶体管18、以及复位晶体管19。光电转换单元11、电荷-电压转换器15、传送MOS晶体管14、放大晶体管16、选择晶体管18、以及复位晶体管19形成在半导体基板上的每个阱(well)中。阱势(well potential)Vwel固定为地电位Vss。
光电转换单元11例如由埋入(buried)光电二极管形成。也就是说,光电转换单元11包括形成在阱中的P型埋入层和N型埋入层。光电转换单元11的阳极端子被固定为阱势Vwel,其阴极端子被连接到传送MOS晶体管14的源极。
电荷-电压转换器15将基于光电转换单元11所积累的电荷的信号转换成电压。电荷-电压转换器15例如是浮动扩散(FD)区。
传送MOS晶体管14是这样的NMOS晶体管,即当电源电压V1(电源电压VDD)被提供给其栅极时导通,并且当参考电压V2(负电压VTXL)被提供给其栅极时关断。电源电压V1例如为5V。参考电压V2具有与电源电压V1的符号相反的符号。参考电压V2例如为-1.2V。当传送MOS晶体管14导通时,它将光电转换单元11所积累的电荷传送到电荷-电压转换器15。注意,当传送MOS晶体管14导通时,对应于电源电压V1和阱势Vwel(地电压)之间的差的电场被提供给其栅绝缘膜。
放大晶体管16的漏极被提供有电源电压VDD。放大晶体管16的栅极从电荷-电压转换器15接收转换成电压的信号。放大晶体管16与连接到列信号线RL的恒定电流源(未示出)协作,作为源极跟随器工作,所述放大晶体管16输出与列信号线RL的输入信号(电压)相对应的信号。
选择晶体管18根据从驱动单元20提供的信号,对像素10进行选择。
在选择晶体管18选择了像素10时,其将从放大晶体管16输出的信号传输到列信号线RL。
复位晶体管19的漏极被提供有电源电压VDD。复位晶体管19根据从驱动单元20提供的信号将电荷-电压转换器15复位成对应于电源电压VDD的电位。
将参照图1说明驱动单元20的布置。
驱动单元20包括垂直扫描电路21和缓冲块22。垂直扫描电路21经由缓冲块22和传送控制线CL1、复位控制线CL2、选择控制线CL3来驱动每个像素10。缓冲块22包括缓冲电路30、23和24。缓冲电路30、23和24驱动从垂直扫描电路21输出的信号,并且分别将它们输出到传送控制线CL1、复位控制线CL2、以及选择控制线CL3。
将参照图2说明缓冲电路30的布置。图2是示出缓冲电路30的布置以说明要由本发明解决的问题的电路图。
缓冲电路30包括第一PMOS晶体管31和第一NMOS晶体管32。第一PMOS晶体管31的漏极经由输出端子34和传送控制线CL1连接到传送MOS晶体管14的栅极,其源极被提供有电源电压V1。电源电压V1例如是5V。第一NMOS晶体管32的漏极经由输出端子34和传送控制线CL1连接到传送MOS晶体管14的栅极,其源极被提供有参考电压V2。参考电压V2的符号与电源电压V1的符号相反。参考电压V2例如是-1.2V。第一PMOS晶体管31的漏极连接到第一NMOS晶体管32的漏极。第一PMOS晶体管31和第一NMOS晶体管32二者的栅极连接到输入端子33。
接下来将说明驱动单元20的操作。
在将用于导通传送MOS晶体管14的传送信号提供给传送控制线CL1时(在传送时),垂直扫描电路21将参考电压V2提供给缓冲块22的缓冲电路30。
也就是说,参考电压V2从图2中所示的输入端子33被提供给第一PMOS晶体管31的栅极和第一NMOS晶体管32的栅极。第一PMOS晶体管31被导通,而第一NMOS晶体管32被关断。通过此操作,从第一PMOS晶体管31的源极经由第一PMOS晶体管31的漏极向输出端子34提供电源电压V1,作为用于导通传送MOS晶体管14的传送信号。电源电压V1从输出端子34经由传送控制线CL1被提供给传送MOS晶体管14的栅极。因此,传送MOS晶体管14被导通。
此时,在第一PMOS晶体管31的栅极和源极之间生成对应于电源电压V1和参考电压V2之间的差的电压Vgs31。例如当电源电压V1为5V,并且参考电压V2为-1.2V时,生成以下电压:
Vgs31=5V-(-1.2V)=6.2V                     …(1)
假设第一PMOS晶体管31的栅绝缘膜的厚度被增大,以将其耐压设定为几乎等于由式(1)表示的值。在这种情况下,缓冲电路30的驱动能力(driving capability)在关断传送MOS晶体管14时(在积累时)可能降低。在缓冲电路30的驱动能力降低时,传送MOS晶体管14的传送特性和放大晶体管16的1/f噪声特性会恶化。更糟的是,当第一PMOS晶体管31的栅绝缘膜的厚度不同于其他晶体管的时,处理步骤的数目增大。这会导致制造成本的增加。
还假设第一PMOS晶体管31的栅绝缘膜的耐压被设定为几乎等于电源电压与地电压之间的差(例如5V)。在这种情况下,在导通传送MOS晶体管14时(传送时),第一PMOS晶体管31的栅绝缘膜被施加有比其耐压更大的电场。这会导致第一PMOS晶体管31的栅绝缘膜的毁坏。
在将用于关断传送MOS晶体管14的传送信号提供给传送控制线CL1时(在积累时),垂直扫描电路21将电源电压V1提供给缓冲块22的缓冲电路30。
也就是说,电源电压V1从图2所示的输入端子33被提供给第一PMOS晶体管31的栅极和第一NMOS晶体管32的栅极。第一PMOS晶体管31被关断,而第一NMOS晶体管32被导通。通过此操作,参考电压V2作为用于关断传送MOS晶体管14的传送信号而从第一NMOS晶体管32的源极经由第一NMOS晶体管32的漏极被提供给输出端子34。参考电压V2从输出端子34经由传送控制线CL1被提供给传送MOS晶体管14的栅极。因此,传送MOS晶体管14被确实地关断,使得抑制光电转换单元11的暗电流。这使得能够展宽每个像素10的动态范围。
此时,在第一NMOS晶体管32的栅极和源极之间生成对应于电源电压V1和参考电压V2之间的差的电压Vgs32。例如当电源电压V1是5V,并且参考电压V2是-1.2V时,生成如下的电压:
Vgs32=5V-(-1.2V)=6.2V                         …(2)
假设第一NMOS晶体管32的栅绝缘膜的厚度被增大,以将其耐压设定为几乎等于由式(2)表示的值。在这种情况下,缓冲电路30的驱动能力(driving capability)在关断传送MOS晶体管14时(在积累时)可能降低。在缓冲电路30的驱动能力降低时,传送MOS晶体管14的传送特性和放大晶体管16的1/f噪声特性会恶化。更糟的是,当第一NMOS晶体管32的栅绝缘膜的厚度不同于其他晶体管的时,处理步骤的数目增大。这会导致制造成本的增加。
例如当第一NMOS晶体管32的栅绝缘膜的电场强度是5MV/cm时,将其耐压设定为5V所需要的栅绝缘膜的厚度是:
5(V)÷5(MV/cm)=10nm                       …(3)
将其耐压设定为6V所需要的栅绝缘膜的厚度是:
6(V)÷5(MV/cm)=12nm                        …(4)
当栅绝缘膜的厚度为12nm时的第一NMOS晶体管32的驱动能力低于当栅绝缘膜的厚度为10nm时的其驱动能力。
还假设第一NMOS晶体管32的栅绝缘膜的耐压被设定为几乎等于电源电压与地电压之间的差(例如5V)。在这种情况下,第一NMOS晶体管32的栅绝缘膜被施加有比其耐压更大的电场。这会导致第一NMOS晶体管32的栅绝缘膜的毁坏。
接下来将参照图3来说明根据本发明第一实施例的图像感测设备100。图3是示出根据本发明第一实施例的图像感测设备100的布置的电路图。此后将主要描述与用于说明本发明所要解决的问题的图像感测设备1中不同的部分,并且将不再给出相同部分的描述。
图像感测设备100包括驱动单元120。驱动单元120包括垂直扫描电路121和缓冲块122。缓冲块122包括缓冲电路130。缓冲电路130包括第一PMOS晶体管131和第一NMOS晶体管132,如图4所示。图4是示出缓冲电路的布置的电路图。
驱动单元120的操作与驱动单元20之间的不同在于以下方面。
在将用于导通传送MOS晶体管14的传送信号提供给传送控制线CL1时(在传送时),垂直扫描电路121将电压V4提供给缓冲块122的缓冲电路130。电压V4满足下式:
V2<V4<(V1+Vthp1)                        …(5)
其中Vthp1是第一PMOS晶体管131的阈值电压。
也就是说,电压V4从图4所示的输入端子133被提供给第一PMOS晶体管131的栅极的和第一NMOS晶体管132的栅极。第一PMOS晶体管131被导通,而第一NMOS晶体管132被关断。电源电压V1作为用于导通传送MOS晶体管14的传送信号而从第一PMOS晶体管131的源极经由第一PMOS晶体管131的漏极被提供给输出端子134,如同图像感测设备1中一样。
此时,在第一PMOS晶体管131的栅极和源极之间生成对应于电源电压V1和电压V4之间的差的电压Vgs131。例如当电源电压V1为5V,并且电压V4为0V时,生成以下电压:
Vgs131=5V-0V=5V                            …(6)
电压Vgs131等于或小于第一PMOS晶体管131的栅绝缘膜的耐压(例如5V)。为此,不需要增大第一PMOS晶体管131的栅绝缘膜的厚度。这使得能够确保在关断传送MOS晶体管14时(在积累时)的缓冲电路130的驱动能力。
即使当第一PMOS晶体管131的栅绝缘膜的耐压被设定为几乎等于电源电压与地电压之间的差(例如5V)时,也可以抑制第一PMOS晶体管131的栅绝缘膜被施加大于其耐压的电场。这使得能够防止对第一PMOS晶体管131的栅绝缘膜的任何毁坏。
在将用于关断传送MOS晶体管14的传送信号提供给传送控制线CL1时(在积累时),垂直扫描电路121将电压V3提供给缓冲块122的缓冲电路130。电压V3满足下式:
(V2+Vthn1)<V3<V1                          …(7)
其中,Vthn1是第一PMOS晶体管131的阈值电压。
也就是说,电压V3从图4所示的输入端子133被提供给第一PMOS晶体管131的栅极和第一NMOS晶体管132的栅极。第一PMOS晶体管131被关断,而第一NMOS晶体管132被导通。参考电压V2作为用于关断传送MOS晶体管14的传送信号而从第一NMOS晶体管132的源极经由第一NMOS晶体管132的漏极被提供给输出端子134,如同图像感测设备1中一样。
此时,在第一NMOS晶体管132的栅极和源极之间生成对应于电压V3和参考电压V2之间的差的电压Vgs132。例如当电压V3为3V,并且参考电压V2为-1.2V时,生成以下电压:
Vgs132=3V-(-1.2V)=4.2V                        …(8)
电压Vgs132等于或小于第一NMOS晶体管132的栅绝缘膜的耐压(例如5V)。为此,不需要增大第一NMOS晶体管132的栅绝缘膜的厚度。这使得能够确保在关断传送MOS晶体管14时(在积累时)的缓冲电路130的驱动能力。
可以通过将第一NMOS晶体管132的栅绝缘膜的耐压设定为几乎等于式(8)所表示的值来减小所述栅绝缘膜的厚度。
例如当第一NMOS晶体管132的栅绝缘膜的电场强度为5MV/cm时,将其耐压设定为4.2V所需要的栅绝缘膜的厚度是:
4.2(V)÷5(MV/cm)=8.4nm                         …(9)
也就是说,在这种情况下,第一NMOS晶体管132的栅绝缘膜的厚度可以小于将其耐压设定为5V时所需的厚度(见式(3))。这使得能够改善在关断传送MOS晶体管14时(在积累时)的缓冲电路130的驱动能力。
即使当第一NMOS晶体管132的栅绝缘膜的耐压被设定为几乎等于电源电压与地电压之间的差(例如5V)时,也可以抑制第一NMOS晶体管132的栅绝缘膜被施加大于其耐压的电场。这使得能够防止对第一NMOS晶体管132的栅绝缘膜的任何毁坏。
以这种方式,即使当通过借助将参考电压V2(其符号与电源电压V1的符号相反)提供给传送MOS晶体管14来关断该传送MOS晶体管14而展宽每个像素10的动态范围时,也可以确保驱动像素10的缓冲电路130的驱动能力。这使得能够防止对缓冲电路130中的晶体管的栅绝缘膜的任何毁坏。
由于可以防止布置得临近所述多个像素10的缓冲电路130中的晶体管的栅绝缘膜被毁坏,因此能够抑制当泄漏电流流经栅绝缘膜时引起的任何发热和发光。
如果在缓冲电路130中的晶体管的栅绝缘膜中发生发热或发光,则缓冲电路130附近的像素10中的光电转换单元11的暗电流值会增大。在这种情况下,尤其在长时间积累后,发生在感测暗对象(摄取暗图像)时通过仅增大从缓冲电路130附近的像素输出的输出信号电平而引起的亮度递增,这导致图像质量的显著恶化。
相反,根据本发明,还能够抑制由于暗电流导致的这种亮度递增。
应该注意,驱动单元120可以执行以下驱动。令V3n是在将用于关断传送MOS晶体管14的传送信号提供给传送控制线CL1时提供给第一NMOS晶体管132的栅极的电压。则驱动单元120可以执行驱动以进一步满足下式:
Vthn1≤(V3n-V2)                              …(10)
也就是说,当在关系式(10)中用V4替换V3n时,根据关系式(5),在关断传送MOS晶体管14时,驱动单元120执行驱动以满足下式:
V2<V2+Vthn1≤V4<(V1+Vthp1)                 …(11)
令V4p是在通过将参考电压V2提供给传送MOS晶体管14来导通传送MOS晶体管14时提供给第一PMOS晶体管131的栅极的电压。则驱动单元120可以执行驱动以进一步满足下式:
(V4p-V1)≤Vthp1                              …(12)
也就是说,当在关系式(12)中用V3替换V4p时,根据关系式(7),在导通传送MOS晶体管14时,驱动单元120执行驱动以满足下式:
(V2+Vthn1)<V3≤V1+Vthp1<V1                 …(13)
驱动单元120可以执行驱动以满足下式:
(V3-V2)=-(V4-V1)                           …(14)
第一PMOS晶体管131的栅极和源极之间的电压Vgs131可以被设定为等于由式(8)表示的值。这使得也能够降低第一PMOS晶体管131的栅绝缘膜的厚度。
驱动单元120可以执行驱动以满足下式:
(V3-V2)≤(V1-Vwel)                          …(15)
以及
-(V4-V1)≤(V1-Vwel)                         …(16)
也就是说,可以通过在传送时施加给传送MOS晶体管14的最大电场(V1-Vwel)来限制传送MOS晶体管14的栅绝缘膜的厚度。
换言之,驱动单元120执行以下驱动。令TWV是施加到传送MOS晶体管的栅绝缘膜的最大电场,并且令BWV1是施加到第一PMOS晶体管131和第一NMOS晶体管132的栅绝缘膜的最大电场中较大的值。则驱动单元120执行驱动以满足下式:
BWV1≤TWV                                  …(17)
特别是当驱动单元120执行驱动以满足下式时,
(V3-V2)=-(V4-V1)=(V1-Vwel)               …(18)
能够实现图像感测设备100的良好的传送特性,并且能够改善缓冲电路130的驱动能力。
当垂直扫描电路单元的逻辑部分中的工作电源VDD2等使用例如3.3V的电压时(该电压低于缓冲部分中的电源电压VDD),可以同时使用电压V3和工作电源VDD2的电压。这使得能够降低垂直扫描电路121中用于生成电压V3的电路的数目,使得甚至可以降低布局面积。
图5示出应用了根据本发明的图像感测设备的图像摄取系统的示例。
图像摄取系统90主要包括光学系统、图像感测设备100、以及信号处理单元,如图5所示。所述光学系统主要包括快门91、拍摄镜头92、以及光阑93。信号处理单元主要包括感测信号处理电路95、A/D转换器96、图像信号处理单元97、存储器单元87、外部I/F单元89、定时生成单元98、总体控制/算术处理单元99、记录介质88、以及记录介质控制I/F单元94。信号处理单元并不总是需要包括记录介质88。
快门91在光路上紧接在拍摄镜头92之前被插入,并且控制曝光。
拍摄镜头92折射入射光以在图像感测设备100的图像感测平面上形成对象图像。
光阑93被布置在光路上拍摄镜头92和图像感测设备100之间,并且调整在经过拍摄镜头92传播之后被引导至图像感测设备100的光量。
图像感测设备100将形成为像素阵列的对象图像转换成图像信号。图像感测设备100从像素阵列读出图像信号,并且将所读出的图像信号(模拟信号)输出。
感测信号处理电路95连接到图像感测设备100,并且处理从图像感测设备100输出的图像信号。
A/D转换器96连接到感测信号处理电路95,并且将从感测信号处理电路95输出的处理后的图像信号(模拟信号)转换成图像信号(数字信号)。
图像信号处理单元97连接到A/D转换器96,并且执行算术处理,诸如对于从A/D转换器96输出的图像信号(数字信号)的各种类型的校正,以生成图像数据。此图像数据例如被提供给存储器单元87、外部I/F单元89、总体控制/算术处理单元99、以及记录介质控制I/F单元94。
存储器单元87连接到图像信号处理单元97,并且存储从图像信号处理单元97输出的图像数据。
外部I/F单元89连接到图像信号处理单元97。从图像信号处理单元97输出的图像数据经由外部I/F单元89被传送到外部装置(例如个人计算机)。
定时生成单元98连接到图像感测设备100、感测信号处理电路95、A/D转换器96、以及图像信号处理单元97。定时信号被提供给图像感测设备100、感测信号处理电路95、A/D转换器96、以及图像信号处理单元97。然后,图像感测设备100、感测信号处理电路95、A/D转换器96、以及图像信号处理单元97与定时信号同步地操作。
总体控制/算术处理单元99连接到定时生成单元98、图像信号处理单元97、以及记录介质控制I/F单元94,并且系统地控制定时生成单元98、图像信号处理单元97、以及记录介质控制I/F单元94。
记录介质88可拆卸地连接到记录介质控制I/F单元94。从图像信号处理单元97输出的图像数据经由记录介质控制I/F单元94被记录到记录介质88上。
通过上述布置,只要图像感测设备100获得满意的图像信号,就可以获得满意的图像(图像数据)。
接下来将参照图6来说明根据本发明的第二实施例的图像感测设备200。图6是示出根据本发明第二实施例的图像感测设备200的布置的电路图。此后将主要描述与第一实施例中的部分不同的部分,并且将不再给出对相同部分的描述。
图像感测设备200包括驱动单元220。驱动单元220包括垂直扫描电路221和缓冲块222。缓冲块222包括缓冲电路230。缓冲电路230还包括第二PMOS晶体管236和第二NMOS晶体管235,如图7所示。第二PMOS晶体管236的漏极连接到第一PMOS晶体管131的源极,并且第二PMOS晶体管236的源极被提供有电源电压V1。第二NMOS晶体管235的漏极连接到第一NMOS晶体管132的源极,并且第二NMOS晶体管235的源极被提供有参考电压V2。图7是示出缓冲电路的布置的电路图。
驱动单元220的操作与驱动单元120的操作不同在于以下方面。
在将用于导通传送MOS晶体管14的传送信号提供给传送控制线CL1时(在传送时),垂直扫描电路221还将电压V5和V7提供给缓冲块222的缓冲电路230。电压V5满足下式:
V2<V5<(V1+Vthp2)                    …(19)
其中Vthp2是第二PMOS晶体管236的阈值电压。并且电压V7满足:
V7<(V2+Vthn2)                        …(20)
其中Vthn2是第二NMOS晶体管235的阈值电压。
也就是说,电压V7从图7所示的输入端子239被提供给第二NMOS晶体管235的栅极。第二NMOS晶体管235被关断。并且,电压V5从输入端子238被提供给第二PMOS晶体管236的栅极。第二PMOS晶体管236被导通。
注意,第一NMOS晶体管132和第二NMOS晶体管235关断。由于关断第一NMOS晶体管132和第二NMOS晶体管235时部分P2的电位比第一NMOS晶体管132的栅极电位V4低阈值电压Vthn1,因此(V4-Vthn1)被提供给第一NMOS晶体管132的源极。
例如当参考电压V2为-1.2V,并且阈值电压Vthn1为0.7V时,第一NMOS晶体管132的源极被提供有以下电压:
0V-0.7V=-0.7V                            …(21)
这使得能够进一步降低第一NMOS晶体管132的栅极和源极之间的电位差。
此时,在第二PMOS晶体管236的栅极和源极之间生成与电源电压V1和电压V5之间的差相对应的电压Vgs236。例如当电源电压V1是5V,且电压V5是0V时,生成以下电压:
Vgs236=5V-0V=5V                        …(22)
电压Vgs236等于或小于第二PMOS晶体管236的栅绝缘膜的耐压(例如5V)。为此,不需要增大第二PMOS晶体管236的栅绝缘膜的厚度。这使得能够确保在关断传送MOS晶体管14时(在积累时)缓冲电路230的驱动能力。
甚至当第二PMOS晶体管236的栅绝缘膜的耐压被设定为几乎等于电源电压和地电压之间的差(例如5V)时,也可以抑制第二PMOS晶体管236的栅绝缘膜被施加有大于其耐压的电场。这使得能够防止对第二PMOS晶体管236的栅绝缘膜的任何毁坏。
在将用于关断传送MOS晶体管14的传送信号提供给传送控制线CL1时(在积累时),垂直扫描电路221还将电压V6和电压V8提供给缓冲块222的缓冲电路230。电压V6满足下式:
(V1+Vthp2)<V6                            …(23)
并且,电压V8满足下式:
(V2+Vthn2)<V8<V1                        …(24)
也就是说,电压V6从图7所示的输入端子238被提供给第二PMOS晶体管236的栅极。第二PMOS晶体管236被关断。并且,电压V8从输入端子239被提供给第二NMOS晶体管235的栅极。第二NMOS晶体管235被导通。
注意,第一PMOS晶体管131和第二PMOS晶体管236被关断。由于关断第一PMOS晶体管131和第二PMOS晶体管236时部分P1的电位比第一PMOS晶体管131的栅极电位V3低阈值电压Vthp1,因此(V3-Vthp1)被提供给第一PMOS晶体管131的源极。
例如当电源电压V1为5V,并且阈值电压Vthp1为-1V时,第一PMOS晶体管131的源极被提供有以下电压:
3V-(-1V)=4V                        …(25)
这使得能够进一步降低第一PMOS晶体管131的栅极和源极之间的电位差。
此时,在第二NMOS晶体管235的栅极和源极之间生成与电压V8和参考电压V2之间的差相对应的电压Vgs239。例如当电压V8是3V,且参考电压V2是-1.2V时,生成以下电压:
Vgs239=3V-(-1.2V)=4.2V            …(26)
电压Vgs239等于或小于第二NMOS晶体管235的栅绝缘膜的耐压(例如5V)。为此,不需要增大第二NMOS晶体管235的栅绝缘膜的厚度。这使得能够确保在关断传送MOS晶体管14时(在积累时)缓冲电路230的驱动能力。
可以通过将第二NMOS晶体管235的栅绝缘膜的耐压设定为几乎等于式(26)所表示的值来降低第二NMOS晶体管235的栅绝缘膜的厚度。
例如当第二NMOS晶体管235的栅绝缘膜的电场强度是5MV/cm时,将其耐压设定为4.2V所需的栅绝缘膜的厚度是:
4.2(V)÷5(MV/cm)=8.4nm                …(27)
也就是说,这种情况下第二NMOS晶体管235的栅绝缘膜的厚度可以小于将其耐压设定为5V所需的厚度(见式(3))。这使得能够改善关断传送MOS晶体管14时(在积累时)缓冲电路230的驱动能力。
甚至当第二NMOS晶体管235的栅绝缘膜的耐压被设定为几乎等于电源电压和地电压之间的差(例如5V)时,也可以抑制第二NMOS晶体管235的栅绝缘膜被施加有大于其耐压的电场。这使得能够防止对第二NMOS晶体管235的栅绝缘膜的任何毁坏。
更佳的是,由于此布置可以关断第二NMOS晶体管和第二PMOS晶体管,能够提供作为整体抑制漏电流的缓冲电路230。
应该注意,驱动单元220可以执行以下驱动。令TWV是施加到传送MOS晶体管的栅绝缘膜的最大电场,令BWV2是施加到第二PMOS晶体管236、第一PMOS晶体管131、第一NMOS晶体管132、和第二NMOS晶体管235的栅绝缘膜的最大电场的最大值。则驱动单元220执行驱动以满足下式
BWV2≤TWV                            …(28)
驱动单元220可以执行驱动以满足下式
(V8-V2)≤(Vdd-Vss)                   …(29)
即,
V8≤(Vdd-Vss+VTXL)                   …(30)
并且
(V3-V2)≤(Vdd-Vss)                   …(31)
即,
V3≤(Vdd-Vss+VTXL)                   …(32)
并且
(V5-V1)≥(Vss-Vdd)                   …(33)
即,
V5≥Vss                              …(34)
并且
(V4-V1)≥(Vss-Vdd)                   …(35)
即,
V4≥Vss                              …(36)
在这种情况下,虽然缓冲电路230的输出电压的幅度为(VDD-VTXL=V1-V2),仅等于或小于(Vdd-Vss)的电位差被施加到缓冲电路230中的晶体管的栅绝缘膜。这使得能够实现图像感测设备200的良好的传送特性,并且改善缓冲电路230的驱动能力。
接下来将参照图8说明根据本发明的第三实施例的图像感测设备300。图8是示出根据本发明第三实施例的图像感测设备300的布置的电路图。此后将主要描述与第一实施例和第二实施例中的部分不同的部分,并且将不给出对相同部分的描述。
图像感测设备300包括驱动单元320。驱动单元320包括垂直扫描电路121和缓冲块322。缓冲块322包括缓冲电路330。缓冲电路330还包括输入端子343和电平平移电路341和342,如图9所示。输入端子343被插入到输入端子238、133、和239的上游,作为公共输入端子。图9是示出缓冲电路的布置的电路图。
电平平移电路341被插入在输入端子343和238之间。电平平移电路341对从输入端子343输入的信号电平进行平移,并且将所得信号提供给输入端子238。例如,电平平移电路341在传送时将电压V4(0V)的电平平移0V,并且将电压V5(0V)提供给输入端子238。例如,电平平移电路341在积累时将电压V3(3V)的电平平移+2V,并且将电压V6(5V)提供给输入端子238。
电平平移电路342被插入在输入端子343和239之间。电平平移电路342对从输入端子343输入的信号电平进行平移,并且将所得信号提供给输入端子239。例如,电平平移电路342在传送时将电压V4(0V)的电平平移-1.2V,并且将电压V7(-1.2V)提供给输入端子239。例如,电平平移电路342在积累时将电压V3(3V)的电平平移0V,并且将电压V8(3V)提供给输入端子239。
接下来将参照图10说明根据本发明第四实施例的图像感测设备400。图10是示出根据本发明第四实施例的图像感测设备400的布置的电路图。此后将主要描述与第一实施例到第三实施例中的部分不同的部分,并且将不给出对相同部分的描述。
图像感测设备400包括驱动单元420。驱动单元420包括垂直扫描电路421和缓冲块422。缓冲块422包括缓冲电路430。缓冲电路430还包括第一PMOS晶体管431和第一NMOS晶体管432,如图11所示。第一PMOS晶体管431和第一NMOS晶体管432的栅极连接到不同的输入端子433p和433n。图11是示出缓冲电路的布置的电路图。
驱动单元420的操作与驱动单元120、220和320中的操作的不同之处在于以下方面。
在将用于导通传送MOS晶体管14的传送信号提供给传送控制线CL1时(在传送时),除了电压V4之外,垂直扫描电路421还将电压V4p提供给缓冲块422的缓冲电路430。电压V4p满足下式:
(V4p-V1)<Vthp1                        …(37)
也就是说,电压V4p从图11所示的输入端子433p被提供给第一PMOS晶体管431的栅极。第一PMOS晶体管431被导通。电源电压V1作为用于导通传送MOS晶体管14的传送信号,从第一PMOS晶体管431的源极经由第一PMOS晶体管431的漏极被提供给输出端子134,如图像感测设备1中一样。
例如当电源电压V1是5V,并且阈值电压Vthp1是-1V时,根据关系式(37),电压V4p仅需要满足下式:
V4p≤5V+(-1V)=4V                     …(38)
并且例如是2V。
在将用于关断传送MOS晶体管14的传送信号提供给传送控制线CL1时(在积累时),除了电压V3之外,垂直扫描电路421还将电压V3n提供给缓冲块422的缓冲电路430。电压V3n满足下式:
Vthn1≤(V3n-V2)                       …(39)
也就是说,电压V3n从图11所示的输入端子433n被提供给第一NMOS晶体管432的栅极。第一NMOS晶体管432被导通。参考电压V2作为用于关断传送MOS晶体管14的传送信号,从第一NMOS晶体管432的源极经由第一NMOS晶体管432的漏极被提供给输出端子134,如图像感测设备1中一样。
例如当参考电压V2是-1.2V,并且阈值电压Vthn1是0.5V时,根据关系式(39),电压V3n仅需要满足下式:
V3n≥-1.2V+0.5V=-0.7V                    …(40)
并且例如是2V。
这种电极划分允许驱动单元420执行驱动,以便在通过将参考电压V2提供给传送MOS晶体管14来关断该传送MOS晶体管14时(积累时)满足电压V3=3V以及电压V3n=2V。通过此操作,第一NMOS晶体管432可以具有相对高的导通电阻,使得传送MOS晶体管14的栅极缓慢关断。这使得能够降低在读出光电转换单元11的电荷时生成的任何随机噪声。
虽然已经参考了示例性实施例描述了本发明,但是应该理解,本发明不限于所公开的示例性实施例。所附权利要求的范围应被给予最宽的解释,以便包含所有这样的修改和等同结构及功能。

Claims (7)

1.一种图像感测设备,所述图像感测设备包括像素和驱动所述像素的驱动单元,所述像素包括:光电转换单元;电荷-电压转换器,其将基于所述光电转换单元所积累的电荷的信号转换成电压;以及传送MOS晶体管,其将所述光电转换单元所积累的电荷传送给所述电荷-电压转换器,其中,
所述驱动单元包括缓冲电路,所述缓冲电路被配置为将传送信号提供给与传送MOS晶体管的栅极相连的传送控制线,
所述缓冲电路包括
第一PMOS晶体管,所述第一PMOS晶体管具有与传送控制线相连的漏极以及被提供有电源电压V1的源极,以及
第一NMOS晶体管,所述第一NMOS晶体管具有与传送控制线和所述第一PMOS晶体管的漏极相连的漏极以及被提供有参考电压V2的源极,所述参考电压V2的符号与电源电压V1的符号相反,并且
令V3是被提供给第一NMOS晶体管的栅极以将用于关断传送MOS晶体管的传送信号提供给传送控制线的电压,令V4是被提供给第一PMOS晶体管的栅极以将用于导通传送MOS晶体管的传送信号提供给传送控制线的电压,令Vthp1是第一PMOS晶体管的阈值电压,Vthn1是第一NMOS晶体管的阈值电压,则满足
(V2+Vthn1)<V3<V1
以及
V2<V4<(V1+Vthp1)。
2.如权利要求1所述的设备,其中
所述缓冲电路还包括
第二PMOS晶体管,所述第二PMOS晶体管具有与第一PMOS晶体管的源极相连的漏极以及被提供有电源电压V1的源极,以及
第二NMOS晶体管,所述第二NMOS晶体管具有与第一NMOS晶体管的源极相连的漏极以及被提供有参考电压V2的源极,并且
令V6和V8是被提供给第二PMOS晶体管的栅极和第二NMOS晶体管的栅极以将用于关断传送MOS晶体管的传送信号提供给传送控制线的电压,令V5和V7是被提供给第二PMOS晶体管的栅极和第二NMOS晶体管的栅极以将用于导通传送MOS晶体管的传送信号提供给传送控制线的电压,令Vthp2是第二PMOS晶体管的阈值电压,Vthn2是第二NMOS晶体管的阈值电压,则进一步满足
V2<V5<(V1+Vthp2)<V6
以及
V7<(V2+Vthn2)<V8<V1。
3.如权利要求1所述的设备,其中
令V4p是被提供给第一PMOS晶体管的栅极以将用于导通传送MOS晶体管的传送信号提供给传送控制线的电压,令V3n是被提供给第一NMOS晶体管的栅极以将用于关断传送MOS晶体管的传送信号提供给传送控制线的电压,则进一步满足
(V4p-V1)≤Vthp1
以及
Vthn1≤(V3n-V2)。
4.如权利要求1所述的设备,其中
令Vwel是传送MOS晶体管的阱势,则进一步满足
(V3-V2)≤(V1-Vwel)
以及
-(V4-V1)≤(V1-Vwel)。
5.如权利要求1所述的设备,其中
令TWV是施加到传送MOS晶体管的栅极膜的最大电场,令BWV1是施加到第一PMOS晶体管的栅极膜和第一NMOS晶体管的栅极膜的最大电场中的较大的值,则进一步满足
BWV1≤TWV。
6.如权利要求2所述的设备,其中
令TWV是施加到传送MOS晶体管的栅极膜的最大电场,令BWV2是施加到第二PMOS晶体管的栅极膜、第一PMOS晶体管的栅极膜、第一NMOS晶体管的栅极膜、和第二NMOS晶体管的栅极膜的最大电场中的最大的值,则进一步满足
BWV2≤TWV。
7.一种图像摄取系统,所述图像摄取系统包括:
权利要求1所限定的图像感测设备;
被配置为在图像感测设备的图像感测平面上形成图像的光学系统;以及
信号处理单元,其被配置为处理从图像感测设备输出的信号以生成图像数据。
CN2008101450202A 2007-08-02 2008-08-01 图像感测设备和图像摄取系统 Active CN101360194B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007202234A JP4991436B2 (ja) 2007-08-02 2007-08-02 撮像装置及び撮像システム
JP2007202234 2007-08-02
JP2007-202234 2007-08-02

Publications (2)

Publication Number Publication Date
CN101360194A true CN101360194A (zh) 2009-02-04
CN101360194B CN101360194B (zh) 2011-12-14

Family

ID=40332520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101450202A Active CN101360194B (zh) 2007-08-02 2008-08-01 图像感测设备和图像摄取系统

Country Status (3)

Country Link
US (2) US8009213B2 (zh)
JP (1) JP4991436B2 (zh)
CN (1) CN101360194B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103297716A (zh) * 2012-02-24 2013-09-11 索尼公司 图像拾取单元和图像拾取显示系统
CN103686002B (zh) * 2012-09-26 2017-01-04 佳能株式会社 光电转换装置、光电转换装置的驱动方法和成像系统

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141631A (ja) * 2007-12-05 2009-06-25 Canon Inc 光電変換装置及び撮像装置
JP5156434B2 (ja) * 2008-02-29 2013-03-06 キヤノン株式会社 撮像装置および撮像システム
JP5089514B2 (ja) * 2008-07-11 2012-12-05 キヤノン株式会社 撮像装置、及び撮像システム
JP4617372B2 (ja) * 2008-08-29 2011-01-26 キヤノン株式会社 撮像装置及び撮像システム
US8913166B2 (en) 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
JP5538876B2 (ja) * 2009-12-25 2014-07-02 キヤノン株式会社 固体撮像装置
JP5864990B2 (ja) 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP5967915B2 (ja) 2011-12-09 2016-08-10 キヤノン株式会社 固体撮像装置の駆動方法
JP5967944B2 (ja) 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP6023437B2 (ja) 2012-02-29 2016-11-09 キヤノン株式会社 固体撮像装置及びカメラ
JP6174901B2 (ja) 2013-05-10 2017-08-02 キヤノン株式会社 固体撮像装置及びカメラ
JP6109125B2 (ja) 2014-08-20 2017-04-05 キヤノン株式会社 半導体装置、固体撮像装置、および撮像システム
CN108028897B (zh) * 2015-09-30 2021-04-16 株式会社尼康 拍摄元件和电子照相机
CN111818282B (zh) 2015-09-30 2023-07-18 株式会社尼康 摄像元件及摄像装置
JP6603558B2 (ja) 2015-11-25 2019-11-06 キヤノン株式会社 撮像素子および撮像装置
EP3174286B1 (en) 2015-11-25 2021-01-06 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
JP6738200B2 (ja) 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
US10319765B2 (en) 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
JP2023042081A (ja) 2021-09-14 2023-03-27 キヤノン株式会社 光電変換装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627847B1 (en) * 1993-05-28 2001-04-11 Canon Kabushiki Kaisha Photoelectric conversion device
US5465054A (en) * 1994-04-08 1995-11-07 Vivid Semiconductor, Inc. High voltage CMOS logic using low voltage CMOS process
US5491429A (en) * 1994-09-16 1996-02-13 At&T Global Information Solutions Company Apparatus for reducing current consumption in a CMOS inverter circuit
US5604449A (en) * 1996-01-29 1997-02-18 Vivid Semiconductor, Inc. Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes
JP3179350B2 (ja) 1996-09-09 2001-06-25 日本電気株式会社 レベルシフト回路
JPH10144879A (ja) * 1996-11-06 1998-05-29 Toshiba Corp ワード線ドライバ回路及び半導体記憶装置
KR100237898B1 (ko) * 1997-07-10 2000-01-15 김영환 고출력 전압 생성용 반도체 회로
KR20010004448A (ko) * 1999-06-29 2001-01-15 김영환 고전압 출력 인버터
WO2001003301A1 (en) * 1999-06-29 2001-01-11 Cochlear Limited High voltage protection circuit on standard cmos process
US6848024B1 (en) 2000-08-07 2005-01-25 Broadcom Corporation Programmably disabling one or more cache entries
DE60239447D1 (de) * 2001-01-09 2011-04-28 Broadcom Corp Submikrometer-eingangs/ausgangsschaltung mit hoher eingangsspannungsverträglichkeit
JP3724374B2 (ja) 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
JP2002280883A (ja) 2001-03-19 2002-09-27 Seiko Epson Corp パルス波形成形回路およびそれを用いたパルス発生回路ならびに電子機器
JP3868293B2 (ja) 2001-12-28 2007-01-17 松下電器産業株式会社 半導体集積回路
US20040075468A1 (en) * 2002-10-16 2004-04-22 Bryan Haskin Digital signal driver circuit
US6980032B1 (en) * 2003-10-27 2005-12-27 National Semiconductor Corporation Level translator
JP4514188B2 (ja) 2003-11-10 2010-07-28 キヤノン株式会社 光電変換装置及び撮像装置
JP4508619B2 (ja) 2003-12-03 2010-07-21 キヤノン株式会社 固体撮像装置の製造方法
JP3793202B2 (ja) 2004-02-02 2006-07-05 キヤノン株式会社 固体撮像装置
JP3890333B2 (ja) 2004-02-06 2007-03-07 キヤノン株式会社 固体撮像装置
JP4067054B2 (ja) 2004-02-13 2008-03-26 キヤノン株式会社 固体撮像装置および撮像システム
US7294818B2 (en) 2004-08-24 2007-11-13 Canon Kabushiki Kaisha Solid state image pickup device and image pickup system comprising it
JP2006073736A (ja) 2004-09-01 2006-03-16 Canon Inc 光電変換装置、固体撮像装置及び固体撮像システム
JP4916101B2 (ja) 2004-09-01 2012-04-11 キヤノン株式会社 光電変換装置、固体撮像装置及び固体撮像システム
JP2006140211A (ja) * 2004-11-10 2006-06-01 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその製造方法
JP2006197392A (ja) 2005-01-14 2006-07-27 Canon Inc 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP4416668B2 (ja) 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459064B2 (ja) 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459099B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4794877B2 (ja) 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
JP4459098B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4677258B2 (ja) 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP2007036934A (ja) 2005-07-29 2007-02-08 Sanyo Electric Co Ltd コンパレータ回路
JP4848739B2 (ja) * 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103297716A (zh) * 2012-02-24 2013-09-11 索尼公司 图像拾取单元和图像拾取显示系统
CN103297716B (zh) * 2012-02-24 2018-06-22 索尼半导体解决方案公司 图像拾取单元和图像拾取显示系统
CN103686002B (zh) * 2012-09-26 2017-01-04 佳能株式会社 光电转换装置、光电转换装置的驱动方法和成像系统

Also Published As

Publication number Publication date
US20090033781A1 (en) 2009-02-05
JP2009038668A (ja) 2009-02-19
US8427567B2 (en) 2013-04-23
JP4991436B2 (ja) 2012-08-01
US8009213B2 (en) 2011-08-30
US20110272558A1 (en) 2011-11-10
CN101360194B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
CN101360194B (zh) 图像感测设备和图像摄取系统
CN111435975B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US8085330B2 (en) Image pickup apparatus
KR100393750B1 (ko) 시프트레지스터 및 전자장치
US8716895B2 (en) Power supply device, operation method of power supply device, electronic apparatus, and operation method of electronic apparatus
TWI389452B (zh) 驅動電路,驅動方法,固體成像裝置及電子設備
CN102238344A (zh) 固态成像器件、其驱动方法和相机系统
CN101287062A (zh) 光电转换设备和图像捕获系统
CN102630342A (zh) 固态图像拾取装置
TW200400628A (en) Solid state imager and camera system
TW200524412A (en) Solid state imaging device and camera system using the same
US9241119B2 (en) Image pickup apparatus, method of driving image pickup apparatus, and image pickup system
US20080074519A1 (en) Row driver circuitry for imaging devices and related method of operation
JP2009284015A (ja) 固体撮像装置および固体撮像装置の駆動方法
US8520109B2 (en) Solid-state image pickup apparatus and image pickup system
US7030915B2 (en) Signal processing apparatus
JP2002247456A (ja) 走査回路とそれを用いた撮像装置
KR20120046580A (ko) 이미지 센싱장치
JP2007150751A (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant