CN101356787A - 多路复用差动传送系统 - Google Patents
多路复用差动传送系统 Download PDFInfo
- Publication number
- CN101356787A CN101356787A CNA2007800014483A CN200780001448A CN101356787A CN 101356787 A CN101356787 A CN 101356787A CN A2007800014483 A CNA2007800014483 A CN A2007800014483A CN 200780001448 A CN200780001448 A CN 200780001448A CN 101356787 A CN101356787 A CN 101356787A
- Authority
- CN
- China
- Prior art keywords
- signal
- output signal
- receiver
- differential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
- H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
在包括信号发送机、信号接收机和第一~第三信号线组成的信号传送路径的多路复用差动传送系统的信号发送机中,第一~第三差动驱动器,分别响应于位信息信号,发送第一~第三输出信号和其反相第一~第三输出信号,对所述第一输出信号和所述反相第三输出信号进行合成后发送到第一信号线,对所述第二输出信号与所述反相第一输出信号进行合成后发送到第二信号线,对所述第三输出信号和所述反相第三输出信号进行合成后输出到第一信号线。上述信号接收机的第一~第三差动驱动器分别检测连接在分别相邻的信号线之间的终端电阻中产生的终端电压的极性,并输出位信息信号。
Description
技术领域
本发明涉及经由3根信号线组成的信号传送路径来差动传送3位(bit)的位信息信号的多路复用差动传送系统。
背景技术
近几年,在以液晶电视或等离子电视为代表的平板显示器中,根据从VGA(Video Graphics Array)到XGA(eXtended Graphics Array)以及成为高画面质量的要求,传送图像信息的信号速度正往高速化发展。因此,作为高速数字数据传送的方法,采用低振幅的差动传送方法。
该传送方法是通过1根平衡电缆或形成在印刷电路基板上的2根信号线图案来传送相位相反的信号的传送方法。存在以下特征:针对低噪声、外来噪声的强耐性、低电压振幅、高速数据传送,作为高速传送的方法,尤其正在被引进到显示器的领域。
专利文献1:日本专利第3507687号公报
专利文献2:日本特开平4-230147号公报
差动传送方法与通常的单端(single end)传送方法相比具有上述高速传送中的很多优点。但是,由于在1个数据位传送中需要2根信号线,故为了实现多位传送,具有信号线的数量增多、即印刷电路基板上的信号线区域增大等问题。因此,成为今后实现更进一步的高速传送上的大课题。
关于该课题,例如在专利文献1所示的差动数据传送方法中,通过利用3根线并将1根线用作互补数据线,从而用3根线即可实现2个数据位传送(在现有的差动传送方法中需要4根),实现了数据信号线的削减,但不能取得3根线中流动的信号的平衡,与通常的差动传送相比,存在辐射噪声增大等问题。
再有,在专利文献2中虽然采用3根信号线来进行3位的位信息信号的差动传送,但由于3个差动驱动器的输出信号必须全部不同的限制,或者无法传送3位均为0及1的状态,只能传送从3位(8状态)中除去了3位均为0及1的状态后的6状态,因此在实际使用过程中存在大问题。
发明内容
为了解决上述问题,本发明的第一目的在于提供一种多路复用差动传送系统以及用于该多路复用差动传送系统中的信号发送机和信号接收机,其中可以抑制噪声的产生且实现更进一步的数据信号线的削减,从而以3根信号线即可实现3位的位信息信号的差动传送。
再有,本发明的第二目的在于提供一种多路复用差动传送系统以及用于该多路复用差动传送系统中的信号发送机和信号接收机,其中可以抑制噪声的产生且实现更进一步的数据信号线的削减,从而以3根信号线即可实现3位的位信息信号的差动传送,并且能传送3位的全部状态。
第一发明涉及的信号发送机,其用于包括信号发送机、信号接收机和由连接上述信号发送机与信号接收机之间的第一、第二及第三信号线组成的信号传送路径的多路复用差动传送系统中,其特征在于,
该信号发送机包括:
第一差动驱动器,其响应于第一位信息信号,发送第一输出信号、和作为上述第一输出信号的相位反相信号的反相第一输出信号;
第二差动驱动器,其响应于第二位信息信号,发送第二输出信号、和作为上述第二输出信号的相位反相信号的反相第二输出信号;
第三差动驱动器,其响应于第三位信息信号,发送第三输出信号、和作为上述第三输出信号的相位反相信号的反相第三输出信号;
对上述第一输出信号和上述反相第三输出信号进行合成后发送到第一信号线,对上述第二输出信号与上述反相第一输出信号进行合成后发送到第二信号线,对上述第三输出信号和上述反相第三输出信号进行合成后发送到第一信号线。
在上述信号发送机中,其特征在于,上述第一输出信号、上述反相第一输出信号、上述第二输出信号、上述反相第二输出信号、上述第三输出信号和上述反相第三输出信号具有相等的2值信号电压。
在上述信号发送机中,其特征在于,上述第一输出信号、上述反相第一输出信号、上述第二输出信号和上述反相第二输出信号具有相等的2值信号电压,且上述第三输出信号和上述反相第三输出信号具有不同的2值信号电压。
第二发明涉及的信号接收机,用于包括信号发送机、信号接收机和由连接上述信号发送机与信号接收机之间的第一、第二及第三信号线组成的信号传送路径的多路复用差动传送系统中,其特征在于,
该信号接收机包括:
第一差动接收器,其检测连接在上述第一信号线与上述第二信号线之间的第一终端电阻产生的终端电压的极性,并将该检测结果作为第一位信息信号输出;
第二差动接收器,其检测连接在所述第二信号线与所述第三信号线之间的第二终端电阻产生的终端电压的极性,并将该检测结果作为第二位信息信号输出;
第三差动接收器,其检测连接在上述第三信号线与上述第一信号线之间的第三终端电阻产生的终端电压的极性,并将该检测结果作为第三位信息信号输出。
在上述信号接收机中,其特征在于,上述信号接收机接收来自上述信号发送机的各输出信号。
在接收来自上述信号发送机的各输出信号的信号接收机中,其特征在于,还具备:
比较装置,其判断上述第三终端电阻中产生的第三终端电压的绝对值是否超过规定的阈值电压;和
控制装置,其在上述第三终端电压的绝对值未超过规定的阈值电压时,输出从上述第一、第二及第三差动接收器分别输出的第一、第二及第三位信息信号,另一方面在上述第三终端电压的绝对值超过规定的阈值电压时,将从上述第三差动接收器输出的第三位信息信号作为第一、第二及第三位信息信号输出,
上述第三输出信号的2值信号电压的绝对值设定得比上述第一输出信号的2值信号电压的绝对值的一半还大,而且上述阈值电压设定得比上述第一输出信号与上述第三输出信号的2值信号电压之差的绝对值还大。
在接收来自上述信号发送机的各输出信号的信号接收机中,其特征在于,还具备:
比较装置,其判断上述第二终端电阻中产生的第二终端电压的绝对值是否超过规定的阈值电压;和
控制装置,其在上述第二终端电压的绝对值未超过规定的阈值电压时,输出从上述第一、第二及第三差动接收器分别输出的第一、第二及第三位信息信号,另一方面在上述第二终端电压的绝对值超过规定的阈值电压时,将从上述第三差动接收器输出的第三位信息信号作为第一、第二及第三位信息信号输出,
上述第三输出信号的2值信号电压的绝对值设定得比上述第一输出信号的2值信号电压的绝对值的一半还大。
第三发明涉及的多路复用差动传送系统,其特征在于包括:上述信号发送机;和上述信号接收机。
(发明的效果)
根据本发明涉及的多路复用差动传送系统,能够用3根信号线进行3位的位信息信号的差动传送,在抑制了噪声增加的状态下且利用比现有技术少的信号线就能进行多位的差动传送。
附图说明
图1是表示本发明第一实施方式涉及的多路复用差动传送系统的构成的框图。
图2是表示图1的各差动驱动器11、12、13的输出信号S11a、S11b、S12a、S12b、S13a、S13b的信号波形、电流方向或信号电压的极性的定义、和所分配的位信息的关系的波形图。
图3是表示经由图1的信号传送路径30的信号线31、32、33传送的传送信号的信号电压Vs1、Vs2、Vs3的信号波形和所分配的位信息的关系的波形图。
图4是表示在图1的多路复用差动传送系统中传送的位信息和在信号传送路径30的各信号线31、32、33的各信号电压Vs1、Vs2、Vs3的关系的图。
图5是用于说明图1的信号线31、32、33的各信号电压Vs1、Vs2、Vs3且表示信号发送机10与各信号线31、32、33的等效电路的电路图。
图6是表示图1的多路复用差动传送系统中传送的位信息和信号接收机30的各终端电阻41、42、43的终端电压V1、V2、V3的极性的关系的图。
图7是表示由图1的信号接收机20的各差动接收器(receiver)21、22、23执行的位信息判定处理的流程图。
图8是表示本发明第二实施方式涉及的多路复用差动传送系统的构成的框图。
图9是表示图8的各差动驱动器11、12、13A的输出信号S11a、S11b、S12a、S12b、S13a、S13b的信号波形的信号波形图。
图10是表示经由图8的差动传送路径30的信号线31、32、33传送的传送信号的信号电压Vs1、Vs2、Vs3的信号波形与所分配的位信息的关系的波形图。
图11是表示在图8的多路复用差动传送系统中传送的位信息、在各信号线31、32、33中传送的传送信号的信号电压Vs1、Vs2、Vs3、和信号接收机30的各终端电阻41、42、43的终端电压V1、V2、V3的极性的关系的图。
图12是表示图8的多路复用差动传送系统中信号接收机20的各差动接收器21、22、23及比较器25执行的位信息判定处理的第一实施例的流程图。
图13是表示本发明第二实施方式的变形例涉及的多路复用差动传送系统的构成的框图。
图14是表示图13的多路复用差动传送系统中由信号接收机20的译码处理器50执行的位信息判定处理的第二实施例的流程图。
图15是表示在本发明第三实施方式涉及的多路复用差动传送系统(利用图8的构成,仅设定条件不同)中传送的位信息、在各信号线31、32、33中传送的传送信号的各信号电压Vs1、Vs2、Vs3、和信号接收机30的各终端电阻41、42、43的终端电压V1、V2、V3的极性的关系的图。
图16是表示在第三实施方式涉及的多路复用差动传送系统中信号接收机20的各差动接收器21、22、23及比较器25执行的位信息判定处理的第三实施例的流程图。
图17是表示在本发明第三实施方式的变形例涉及的多路复用差动传送系统(利用图1 3的构成,仅设定条件不同)中由信号接收机20的译码处理器50执行的位信息判定处理的第四实施例的流程图。
图中:10、10A-信号发送机,11、12、13、13A-差动驱动器,20、20A、20B-信号接收机,21、22、23-差动接收器,24-时钟再生电路,25-比较器,26、27-切换开关,28-绝对值运算器,30-信号传送路径,31、32、33-信号线,41、42、43-终端电阻,44-阈值电压源,50-译码处理器,50a-程序存储器。
具体实施方式
以下参照附图对本发明涉及的实施方式进行说明。其中,在以下的各实施方式中,对同样的构成要素赋予相同的符号标记。
(第1实施方式)
图1是表示本发明第一实施方式涉及的多路复用差动传送系统的构成的框图。在图1中,第一实施方式涉及的多路复用差动传送系统构成为:信号发送机10与信号接收机20经由信号传送路径30连接。信号发送机包括:(a)差动驱动器11,响应于具有高电平或低电平的位信息信号B1,输出第一输出信号S11a和作为其相位反相信号的反相第一输出信号S11b;(b)差动驱动器12,响应于具有高电平或低电平的位信息信号B2,输出第二输出信号S12a和作为其相位反相信号的反相第二输出信号S12b;(c)差动驱动器13,响应于具有高电平或低电平的位信息信号B3,输出第三输出信号S13a和作为其相位反相信号的反相第三输出信号S13b。每个输出信号的2值电压电平相等,均为±1[V],差动驱动器11、12、13以在时钟CLK的上升沿时刻发送各输出信号的方式动作。
信号传送路径30由信号线31、32、33构成。在此,对来自差动驱动器11的第一输出信号S11a和来自差动驱动器13的反相第三输出信号S13b进行合成后,送往信号线31。再有,对来自差动驱动器12的第二输出信号S12a和来自差动驱动器11的反相第一输出信号S11b进行合成后送往信号线32。进而,对来自差动驱动器13的第三输出信号S13a和来自差动驱动器12的反相第二输出信号S12b进行合成后送往信号线33。
信号接收机20构成为包括:分别作为位信息判定器(如参照图7后述的,由判断终端电压V1、V2、V3是否为负的比较器构成)的3个差动接收器21、22、23;时钟再生电路24;和3个终端电阻41、42、43。终端电阻41连接在信号线31与信号线32之间,由差动接收器21检测流经该终端电阻41的电流的方式或终端电阻41中产生的终端电压V1的极性。再有,终端电阻42连接在信号线32与信号线33之间,由差动接收器22检测流经该终端电阻42的电流的方式或终端电阻42中产生的终端电压V2的极性。进而,终端电阻43连接在信号线33与信号线31之间,由差动接收器23检测流经该终端电阻43的电流的方式或终端电阻43中产生的终端电压V3的极性。时钟再生电路24构成为包括上升沿检测电路和PLL电路,通过检测3根信号线31、32、33传送的传送信号的上升沿,从而对具有规定周期的时钟CLK进行再生后输出到各差动接收器21、22、23。各差动接收器21、22、23如后所述那样在所输入的时钟CLK的上升沿执行位信息的判定,分别输出位信息信号B1、B2、B3。
图2是表示图1的各差动驱动器11、12、13的输出信号S11a、S11b、S12a、S12b、S13a、S13b的信号波形、电流方向或信号电压的极性的定义、和所分配的位信息的关系的波形图;图3是表示经由图1的信号传送路径30的信号线31、32、33传送的传送信号的信号电压Vs1、Vs2、Vs3的信号波形和所分配的位信息的关系的波形图。各差动接收器21、22、23根据所输入的位信息信号,输出图2所示的输出信号,此时根据所输入的3位的位信息信号,经由信号传送路径30的信号线31、32、33传送的传送信号的信号电压Vs1、Vs2、Vs3如图3所示。
图4是表示在图1的多路复用差动传送系统中传送的位信息和在信号传送路径30的信号线31、32、33中传送的传送信号的信号电压Vs1、Vs2、Vs3的关系的图;图5是用于说明图1的信号线31、32、33的各信号电压Vs1、Vs2、Vs3且表示信号发送机10与各信号线31、32、33的等效电路的电路图。在此,参照图4及图5,对各信号线31、32、33的信号电压Vs1、Vs2、Vs3进行说明。
各信号线31、32、33中重叠有来自2个差动驱动器(11、12;12、13;13、11)的信号电压Vi1、Vi2。若将各差动驱动器11、12、13的内部电阻设为r,将信号接收机20的终端电阻41、42、43的阻抗设为Z(设差动接收器21、22、23的输入阻抗无穷大(理想值)),则各信号线31、32、33中产生的信号电压Vs用下式来表示。
(数式1)
在此,因为可以设r<<Z,故可以近似地以下式来表示。
(数式2)
图6是表示图1的多路复用差动传送系统中传送的位信息和信号接收机30的各终端电阻41、42、43的终端电压V1、V2、V3的极性的关系的图。
由图6可知,通过根据在与3根信号线31、32、33重叠时相邻的1对信号线间产生的电位差(终端电阻41、42、43的终端电压),判定该电流的方向或该终端电压的极性,从而在全部位为0或全部位为1的情况以外的6种状态下,能够对各差动驱动器11、12、13输出的位信息信号进行译码。再有,施加在信号传送路径30的各信号线31、32、33上的信号电压无论在传送何种位信息信号的情况下都为0,从各信号线31、32、33辐射的噪声互相抵消,因此能够与通常的差动传送方法同样地进行噪声少的传送。
图7是表示由图1的信号接收机20的各差动接收器21、22、23执行的位信息判定处理的流程图。
在图7中,首先在步骤S1中由各差动接收器21、22、23判定各终端电阻41、42、43中流动的电流方向是否为负或者各终端电阻41、42、43的终端电压Vi(i=1、2、3)是否为负。在为YES时进入步骤S2,将位信息Bi设为0,而在为NO时进入步骤S3,将位信息Bi设为1。然后,结束该位信息判定处理。
(第二实施方式)
图8是表示本发明第二实施方式涉及的多路复用差动传送系统的构成的框图。在图8中,第二实施方式涉及的多路复用差动传送系统构成为:信号发送机10A与信号接收机20A经由信号传送路径30连接。信号发送机10A与第一实施方式同样,包括3个差动驱动器11、12、13A,差动驱动器11、12、13A与信号线31、32、33的连接方法与第一实施方式同样,差动驱动器11与差动驱动器12的输出信号的2值电压电平相等,均为±1[V],但差动驱动器13A的输出信号的2值电压电平为±1.5[V],其绝对值设定得比差动驱动器11、12高。
信号接收机20A与第一实施方式涉及的信号接收机20相比,其特征在于,还包括:具有阈值电压源44的比较器25;通过来自比较器25的信号而联动地被切换控制的切换开关26、27;绝对值运算器28。在第二实施方式中,绝对值运算器28检测出终端电阻43的终端电压V3后,运算其绝对值|V3|,将表示其的电压信号输出到比较器25的正相输入端子。比较器25将终端电压V3的绝对值|V3|与来自阈值电压源44的阈值电压Vth进行比较,在|V3|>|Vth|时通过向切换开关26、27输出高电平的控制信号,由此将切换开关26、27切换到接点b一侧,而在|V3|≤|Vth|时通过向切换开关26、27输出低电平的控制信号,由此将切换开关26、27切换到接点a一侧。各差动接收器21、22、23如后所述在所输入的时钟CLK的上升沿执行位信息的判定,分别输出位信息信号B1、B2、B3。在此,在将切换开关26、27切换到接点a一侧时(在图11的步骤S11中为NO时执行步骤S21-S23的处理。),来自差动接收器21的位信息信号B1经由切换开关26的接点a一侧被输出,来自差动接收器22的位信息信号B2经由切换开关27的接点a一侧被输出,来自差动接收器23的位信息信号B3被直接输出。另一方面,在切换开关26、27被切换到接点b一侧时(在图11的步骤S11中为YES时执行步骤S12-S14的处理),将具有来自差动接收器23的位信息信号B3的判定结果(000或111)的位信息信号作为位信息信号B1、B2、B3输出。
若将差动驱动器11、12、13的各输出信号的2值信号电压的绝对值设为Vd1、Vd2、Vd3,则在第二实施方式涉及的设定条件(Vd3>Vd1(例如Vd1=Vd2=1.0[V];Vd3=1.5[V])时)下,作为对位信息信号000、11 1和其他全部位信息信号进行区别的方法,可以根据下面的条件来执行。
(1)|Vd1|=|Vd2|
(2)|Vd3|≠|Vd1|:Vd3=Vd1时,若发送位信息信号000、111,则各信号线间电位差为0,不能进行判定。
(3)|Vd3|≠|3Vd1|:Vd3=3Vd1时,若发送位信息信号010~101,则各信号线间电位差产生0,不能进行判定。
(4)|Vd3|>|Vd1|/2:阈值|Vth|为0以下,不能进行判定。
(5)|Vd1-Vd3|<|Vth|:阈值条件。由此,仅能够用比较器25及绝对值运算器28进行判断。
在该第一设定例中,设定为:阈值Vth满足0.5[V]<Vth<1.0[V],例如Vth=0.8[V]。
图9是表示图8的各差动驱动器11、12、13A的输出信号S11a、S11b、S12a、S12b、S13a、S13b的信号波形的信号波形图。再有,图10是表示经由图8的差动传送路径30的信号线31、32、33传送的传送信号的信号电压Vs1、Vs2、Vs3的信号波形与所分配的位信息的关系的波形图。进而,图11是表示在图8的多路复用差动传送系统中传送的位信息、在各信号线31、32、33中传送的传送信号的信号电压Vs1、Vs2、Vs3、和信号接收机30的各终端电阻41、42、43的终端电压V1、V2、V3的极性的关系的图。
如以上所说明的,仅将1个差动驱动器13的信号电压电平设为与其他差动驱动器11、12的信号电压电平为不同的值,通过具备形成全位补偿电路的电路元件25~28,从而能够对也包括全部位为0及全部位为1的情况的全部8种状态的位信息信号进行译码。再有,施加在信号传送路径30的各信号线31、32、33上的信号电压无论在传送何种位信息信号的情况下都为0,从各信号线31、32、33辐射的噪声互相抵消,因此能够与通常的差动传送方法同样地进行噪声少的传送。
图12是表示图8的多路复用差动传送系统中信号接收机20的各差动接收器21、22、23及比较器25执行的位信息判定处理的第一实施例的流程图。
在图12中,在步骤S11中,由比较器25判断终端电阻43的终端电阻V3的绝对值|V3|是否超过阈值Vth。其中,在本实施方式中,预先以上述阈值条件(|Vd1-Vd3|<|Vth|)来设定|V1-V3|<|Vth|。在步骤S11中为YES时进入步骤S12,而在为NO时进入步骤S21,由各差动接收器21、22、23判断各终端电阻41、42、43的终端电压Vi(i=1、2、3)的极性是否为负,在为YES时进入步骤S22,将位信息Bi设为0,而在为NO时进入步骤S23,将位信息Bi设为1。然后,结束该位信息判定处理。在步骤12中判断终端电阻43的终端电压V3是否为负,在为YES时进入步骤S13,将全部位信息信号B1、B2、B3设定为0,而在为NO时进入步骤S14,将全部位信息信号B1、B2、B3设定为1。然后,结束该位信息判定处理。
(第二实施方式的变形例)
图13是表示本发明第二实施方式的变形例涉及的多路复用差动传送系统的构成的框图。第二实施方式的变形例与图8的第二实施方式相比,如图1 3所示,其特征在于:代替信号接收机20A而具备信号接收机20B,在信号接收机20B中,代替切换开关26、27,而具备具有程序存储器50a并执行图14的位信息判定处理(预先存储于程序存储器50a中)的译码处理器50。其中,绝对值运算器28检测终端电阻42的终端电压V2,运算其绝对值|V2|=|V1+V3|,并将表示该运算结果的信号输出到比较器25的正相输入端子。
在第二实施方式涉及的变形例中,作为对位信息信号000及110和111及000进行区别的方法,可以根据以下的条件来执行。
(1)|Vd1|=|Vd2|
(2)|Vd3|≠|Vd1|:Vd3=Vd1时,若发送位信息000、111,则各信号线间电位差为0,不能进行判定。
(3)|Vd3|≠|3Vd1|:Vd3=3Vd1时,若发送位信息010~101,则各信号线间电位差产生0,不能进行判定。
(4)|Vd1-Vd3|<|Vth|:阈值条件。由此,仅能够用比较器25及绝对值运算器28进行判断。其中,绝对值运算器28对终端电压V2的绝对值|V2|进行运算后输出到比较器25。
在图13中,译码处理器50例如由CPU或DSP构成,与来自时钟再生电路24的时钟同步,根据来自差动接收器21、22、23及比较器25的各信号,执行存储于程序存储器50a内的图14的位信息判定处理,由此执行译码处理,产生并输出位信息信号B1、B2、B3。
图14是表示图13的多路复用差动传送系统中由信号接收机20的译码处理器50执行的位信息判定处理的第二实施例的流程图。在图14中,步骤S21~S23是差动接收器21、22、23执行的处理,步骤S24是译码处理器50单独执行的处理,步骤S11~S14是差动接收器23及比较器25执行的处理。
在图14中,首先由各差动接收器21、22、23判断各终端电阻41、42、43的终端电压Vi(i=1、2、3)的极性是否为负。在为YES时进入步骤S22,将位信息信号Bi设为0,而在为NO时进入步骤S23,将位信息信号Bi设为1,然后进入步骤S24。在步骤S24中判断位信息信号B1、B2、B3是否为000、001、110或111,在为YES时进入步骤S11,而在为NO时结束该位信息判定处理。在步骤S11中由比较器25判断终端电阻43的终端电阻V2的绝对值|V2|=|V1+V3|是否超过阈值Vth。其中,在本变形例中,预先以上述阈值条件(|Vd1-Vd3|<|Vth|)来设定|V1-V3|<|Vth|。在步骤S11中为YES时进入步骤S12,在为NO时结束该位信息判定处理。在步骤12中判断终端电阻43的终端电压V3是否为负,在为YES是进入步骤S13,将全部位信息信号B1、B2、B3设定为0,而在为NO时进入步骤S14,将全部位信息信号B1、B2、B3设定为1。
(第三实施方式)
图15是表示在本发明第三实施方式涉及的多路复用差动传送系统(利用图8的构成,仅设定条件不同)中传送的位信息、在各信号线31、32、33中传送的传送信号的各信号电压Vs1、Vs2、Vs3、和信号接收机30的各终端电阻41、42、43的终端电压V1、V2、V3的极性的关系的图。第三实施方式与第二实施方式相比,仅设定条件不同,其特征在于,设定为:Vd3>Vd1(例如Vd1=Vd2=1.0[V];Vd3=0.8[V]时)。另外,装置构成利用图8的多路复用差动传送系统。
图16是表示在第三实施方式涉及的多路复用差动传送系统中信号接收机20的各差动接收器21、22、23及比较器25执行的位信息判定处理的第三实施例的流程图。图16的位信息判定处理与图12的位信息判定处理相比,仅替换了步骤13的处理与步骤S14的处理。如上所述构成的第三实施方式具有与第二实施方式同样的作用效果。
(第三实施方式的变形例)
图17是表示在本发明第三实施方式涉及的多路复用差动传送系统(利用图13的构成,仅设定条件不同)中由信号接收机20的译码处理器50执行的位信息判定处理的第四实施例的流程图。在此,装置构成利用图13的多路复用差动传送系统。图17的位信息判定处理与图13的位信息判定处理相比,仅替换了步骤13的处理与步骤S14的处理。如上所述构成的第三实施方式的变形例具有与第二实施方式的变形例同样的作用效果。
(工业上的可利用性)
如上面所详细叙述的,根据本发明涉及的多路复用差动传送系统,能够用3根信号线进行3位的位信息信号的差动传送,在抑制了噪声增加的状态下且利用比现有技术少的信号线就能进行多位的差动传送。尤其是,本发明的多路复用差动传送系统,能够作为实现现有技术以上的高画面质量的显示器用的多位传送或需要小型化的设备中的高速传送方法来利用。
Claims (11)
1.一种信号发送机,其用于包括信号发送机、信号接收机和由连接所述信号发送机与信号接收机之间的第一、第二及第三信号线组成的信号传送路径的多路复用差动传送系统中,
该信号发送机包括:
第一差动驱动器,其响应于第一位信息信号,发送第一输出信号、和所述第一输出信号的相位反相信号的反相第一输出信号;
第二差动驱动器,其响应于第二位信息信号,发送第二输出信号、和所述第二输出信号的相位反相信号的反相第二输出信号;
第三差动驱动器,其响应于第三位信息信号,发送第三输出信号、和所述第三输出信号的相位反相信号的反相第三输出信号;
对所述第一输出信号和所述反相第三输出信号进行合成后发送到第一信号线,对所述第二输出信号与所述反相第一输出信号进行合成后发送到第二信号线,对所述第三输出信号和所述反相第三输出信号进行合成后发送到第一信号线。
2.根据权利要求1所述的信号发送机,其特征在于,
所述第一输出信号、所述反相第一输出信号、所述第二输出信号、所述反相第二输出信号、所述第三输出信号和所述反相第三输出信号具有相等的2值信号电压。
3.根据权利要求1所述的信号发送机,其特征在于,
所述第一输出信号、所述反相第一输出信号、所述第二输出信号和所述反相第二输出信号具有相等的2值信号电压,且所述第三输出信号和所述反相第三输出信号具有不同的2值信号电压。
4.一种信号接收机,其用于包括信号发送机、信号接收机和由连接所述信号发送机与信号接收机之间的第一、第二及第三信号线组成的信号传送路径的多路复用差动传送系统中,
该信号接收机包括:
第一差动接收器,其检测连接在所述第一信号线与所述第二信号线之间的第一终端电阻产生的终端电压的极性,并将该检测结果作为第一位信息信号输出;
第二差动接收器,其检测连接在所述第二信号线与所述第三信号线之间的第二终端电阻产生的终端电压的极性,并将该检测结果作为第二位信息信号输出;
第三差动接收器,其检测连接在所述第三信号线与所述第一信号线之间的第三终端电阻产生的终端电压的极性,并将该检测结果作为第三位信息信号输出。
5.根据权利要求4所述的信号接收机,其特征在于,
所述信号接收机接收来自权利要求2所述的信号发送机的各输出信号。
6.根据权利要求4所述的信号接收机,其特征在于,
该信号接收机接收来自权利要求3所述的信号发送机的各输出信号,
还具备:
比较装置,其判断所述第三终端电阻中产生的第三终端电压的绝对值是否超过规定的阈值电压;和
控制装置,其在所述第三终端电压的绝对值未超过规定的阈值电压时,输出从所述第一、第二及第三差动接收器分别输出的第一、第二及第三位信息信号,另一方面在所述第三终端电压的绝对值超过规定的阈值电压时,将从所述第三差动接收器输出的第三位信息信号作为第一、第二及第三位信息信号输出,
所述第三输出信号的2值信号电压的绝对值设定得比所述第一输出信号的2值信号电压的绝对值的一半还大,而且所述阈值电压设定得比所述第一输出信号与所述第三输出信号的2值信号电压之差的绝对值还大。
7.根据权利要求4所述的信号接收机,其特征在于,
该信号接收机接收来自权利要求3所述的信号发送机的各输出信号,
还具备:
比较装置,其判断所述第二终端电阻中产生的第二终端电压的绝对值是否超过规定的阈值电压;和
控制装置,其在所述第二终端电压的绝对值未超过规定的阈值电压时,输出从所述第一、第二及第三差动接收器分别输出的第一、第二及第三位信息信号,另一方面在所述第二终端电压的绝对值超过规定的阈值电压时,将从所述第三差动接收器输出的第三位信息信号作为第一、第二及第三位信息信号输出,
所述第三输出信号的2值信号电压的绝对值设定得比所述第一输出信号的2值信号电压的绝对值的一半还大。
8.一种多路复用差动传送系统,其包括:
权利要求1所述的信号发送机;和
权利要求4所述的信号接收机。
9.一种多路复用差动传送系统,其包括:
权利要求2所述的信号发送机;和
权利要求5所述的信号接收机。
10.一种多路复用差动传送系统,其包括:
权利要求3所述的信号发送机;和
权利要求6所述的信号接收机。
11.一种多路复用差动传送系统,其包括:
权利要求3所述的信号发送机;和
权利要求7所述的信号接收机。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123169 | 2006-04-27 | ||
JP123169/2006 | 2006-04-27 | ||
PCT/JP2007/058964 WO2007125963A1 (ja) | 2006-04-27 | 2007-04-25 | 多重差動伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101356787A true CN101356787A (zh) | 2009-01-28 |
CN101356787B CN101356787B (zh) | 2011-11-16 |
Family
ID=38655489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800014483A Expired - Fee Related CN101356787B (zh) | 2006-04-27 | 2007-04-25 | 多路复用差动传送系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7983347B2 (zh) |
EP (1) | EP2015533B1 (zh) |
JP (1) | JP4087895B2 (zh) |
CN (1) | CN101356787B (zh) |
WO (1) | WO2007125963A1 (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5180634B2 (ja) * | 2007-04-24 | 2013-04-10 | パナソニック株式会社 | 差動伝送線路 |
JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
GB2456517A (en) * | 2008-01-15 | 2009-07-22 | Andrzej Radecki | Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously |
KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
US9337997B2 (en) | 2013-03-07 | 2016-05-10 | Qualcomm Incorporated | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
US9071220B2 (en) * | 2013-03-07 | 2015-06-30 | Qualcomm Incorporated | Efficient N-factorial differential signaling termination network |
US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
US9276731B2 (en) * | 2013-08-08 | 2016-03-01 | Qualcomm Incorporated | N-phase signal transition alignment |
US10289600B2 (en) | 2013-08-08 | 2019-05-14 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9755818B2 (en) | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9215063B2 (en) * | 2013-10-09 | 2015-12-15 | Qualcomm Incorporated | Specifying a 3-phase or N-phase eye pattern |
US9710412B2 (en) * | 2014-05-15 | 2017-07-18 | Qualcomm Incorporated | N-factorial voltage mode driver |
US10419252B2 (en) | 2015-06-22 | 2019-09-17 | Qualcomm Incorporated | Low power physical layer driver topologies |
US9998154B2 (en) * | 2015-06-22 | 2018-06-12 | Qualcomm Incorporated | Low power physical layer driver topologies |
US9496879B1 (en) * | 2015-09-01 | 2016-11-15 | Qualcomm Incorporated | Multiphase clock data recovery for a 3-phase interface |
US9722822B1 (en) * | 2016-03-04 | 2017-08-01 | Inphi Corporation | Method and system using driver equalization in transmission line channels with power or ground terminations |
US9544864B1 (en) * | 2016-03-07 | 2017-01-10 | Panasonic Liquid Crystal Display Co., Ltd. | Data transmission system and receiving device |
US9819523B2 (en) * | 2016-03-09 | 2017-11-14 | Qualcomm Incorporated | Intelligent equalization for a three-transmitter multi-phase system |
US11408919B2 (en) * | 2018-12-31 | 2022-08-09 | Tektronix, Inc. | Device signal separation for full duplex serial communication link |
US11108604B2 (en) * | 2019-08-19 | 2021-08-31 | Qualcomm Incorporated | Driver architecture for multiphase and amplitude encoding transmitters |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US239374A (en) | 1881-03-29 | Regulating the generation of electric currents | ||
US5166956A (en) * | 1990-05-21 | 1992-11-24 | North American Philips Corporation | Data transmission system and apparatus providing multi-level differential signal transmission |
JP3360861B2 (ja) * | 1993-03-02 | 2003-01-07 | 株式会社ソニー木原研究所 | シリアルディジタルデータの伝送方法及び伝送装置 |
US6317465B1 (en) * | 1998-02-10 | 2001-11-13 | Matsushita Electric Industrial Co., Ltd. | Data transmission system |
JP3507687B2 (ja) | 1998-02-10 | 2004-03-15 | 松下電器産業株式会社 | データ伝送システム |
US6556628B1 (en) * | 1999-04-29 | 2003-04-29 | The University Of North Carolina At Chapel Hill | Methods and systems for transmitting and receiving differential signals over a plurality of conductors |
US6775328B1 (en) * | 1999-08-11 | 2004-08-10 | Rambus Inc. | High-speed communication system with a feedback synchronization loop |
US6714996B1 (en) | 1999-08-30 | 2004-03-30 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller system and method for resetting programmable controller system |
ATE304264T1 (de) | 2000-06-14 | 2005-09-15 | Rambus Inc | Verfahren und vorrichtung zur datenübertragung mit reduzierter störungskopplung |
JP4492920B2 (ja) * | 2003-05-27 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 差動信号伝送システム |
JP4026593B2 (ja) * | 2003-12-25 | 2007-12-26 | セイコーエプソン株式会社 | 受信装置 |
JP2005333508A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | 信号変換装置およびドライバ装置 |
WO2007125965A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
-
2007
- 2007-04-25 WO PCT/JP2007/058964 patent/WO2007125963A1/ja active Application Filing
- 2007-04-25 JP JP2007534947A patent/JP4087895B2/ja not_active Expired - Fee Related
- 2007-04-25 CN CN2007800014483A patent/CN101356787B/zh not_active Expired - Fee Related
- 2007-04-25 US US12/092,511 patent/US7983347B2/en not_active Expired - Fee Related
- 2007-04-25 EP EP07742399.4A patent/EP2015533B1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US20090122199A1 (en) | 2009-05-14 |
US7983347B2 (en) | 2011-07-19 |
EP2015533A4 (en) | 2011-04-20 |
JP4087895B2 (ja) | 2008-05-21 |
WO2007125963A1 (ja) | 2007-11-08 |
CN101356787B (zh) | 2011-11-16 |
EP2015533A1 (en) | 2009-01-14 |
EP2015533B1 (en) | 2014-10-29 |
JPWO2007125963A1 (ja) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101356787B (zh) | 多路复用差动传送系统 | |
CN101390354B (zh) | 多路复用差动传输系统 | |
US8026891B2 (en) | Flat panel display including transceiver circuit for digital interface | |
EP0788059A1 (en) | Driver circuit device | |
JP2011048378A (ja) | 平板ディスプレイ装置 | |
CN103871379A (zh) | 用于控制数据接口的装置及方法 | |
US9678919B2 (en) | Collision detection in EIA-485 bus systems | |
US6339622B1 (en) | Data transmission device | |
US20140339894A1 (en) | Pre-emphasis circuit | |
US7741880B2 (en) | Data receiver and data receiving method | |
CN112732608A (zh) | 电路装置、电子设备以及移动体 | |
US6392619B1 (en) | Data transfer device and liquid crystal display device | |
JP2009077099A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
US20200334188A1 (en) | Circuit device, determination method for circuit device, and electronic apparatus | |
WO2007125964A1 (ja) | 多重差動伝送システム | |
JP2009060489A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
JP2020160488A (ja) | 回路装置、回路装置の判定方法および電子機器 | |
JPH11282421A (ja) | 液晶表示装置 | |
JP2012514413A (ja) | Cogアプリケーションのためのインターフェースシステム | |
JP2009014437A (ja) | テスト回路 | |
TWI424716B (zh) | 用於一最小化傳輸差分訊號傳輸系統之一接收器中的訊號偵測方法及其相關裝置 | |
JP2010062949A (ja) | 受信機及び信号伝送システム | |
JP2008011559A (ja) | 多重差動伝送システム | |
JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
US20100033471A1 (en) | Display driving circuit and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20190425 |
|
CF01 | Termination of patent right due to non-payment of annual fee |