CN101335222A - 电子元件安装装置及制造电子器件的方法 - Google Patents

电子元件安装装置及制造电子器件的方法 Download PDF

Info

Publication number
CN101335222A
CN101335222A CNA2008101261380A CN200810126138A CN101335222A CN 101335222 A CN101335222 A CN 101335222A CN A2008101261380 A CNA2008101261380 A CN A2008101261380A CN 200810126138 A CN200810126138 A CN 200810126138A CN 101335222 A CN101335222 A CN 101335222A
Authority
CN
China
Prior art keywords
base plate
installation base
electronic component
electronic
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101261380A
Other languages
English (en)
Inventor
仓持俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101335222A publication Critical patent/CN101335222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H01L2224/75843—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种电子元件安装装置及制造电子器件的方法。电子元件安装装置包括：结合头，其用于保持所述电子元件并将所述电子元件压力结合到安装基板上；局部平台，其设置有支撑面，所述支撑面的面积几乎等于或稍微大于所述电子元件的安装面的面积，并且所述局部平台通过所述支撑面从所述安装基板的安装背面支撑压力结合力；长度测量机构，其用于测量所述结合头和所述安装基板之间的距离，从而计算所述安装基板上的预定安装位置处的假想平面；以及倾斜移动机构，其用于使所述结合头和所述局部平台倾斜和移动，从而使所述安装位置处的所述假想平面的法线与所述压力结合力的作用线重合，并且所述压力结合是沿着所述法线进行的。

Description

电子元件安装装置及制造电子器件的方法
技术领域
本发明涉及电子元件安装装置和制造电子器件的方法，更具体涉及用于将多个电子元件依次安装在安装基板上的电子元件安装装置和制造电子器件的方法，所述电子器件是通过使用所述电子元件安装装置将电子元件安装在安装基板上而构成的。
背景技术
可以把用于将半导体芯片以倒装芯片的形式连接到安装配线基板上的电子器件作为将电子元件安装在安装基板上的实例。上述电子器件通常具有这样的结构，即：安装基板和安装在该安装基板上的电子元件之间的空间部分填充有底部填料树脂。作为实际制造过程的实例，采用这样的方法，即：将多个电子元件以矩阵形式逐一连接到具有较大面积的安装基板上，并且最后分割成各个电子器件。
然而，近年来，安装基板的厚度越来越小，从而不可避免地在安装基板上产生翘曲。如下所述，这种翘曲会导致安装基板和电子元件的连接部分出现破损和断裂。为此，已经研究了各种对策。
图15A-15C示出本发明的申请人为了消除翘曲而以常规方式执行的安装电子元件的方法的实例。首先，通过批量吸附固定平台112减压吸附产生翘曲的安装基板102(见图15A)，从而将其校正成不产生翘曲的状态。在这种状态下，通过设置在批量吸附固定平台112中的加热器(未示出)将安装基板102加热至预定温度，并使保持在结合头(未示出)上的电子元件103压力结合到安装基板102上，从而进行倒装芯片连接(见图15B)。在将多个电子元件103以矩阵形式依次连接之后，解除利用批量吸附固定平台112进行的安装基板102的减压吸附操作，从而完成安装步骤。这时，在安装有电子元件103的电子器件110(见图15C)中产生使安装基板102恢复到原来的翘曲状态的作用(在下文中称为“翘曲恢复”)。
另一方面，把专利文献1(JP-A-2004-47670)中描述的电子元件安装装置200作为能够进行翘曲较小的倒装芯片连接的安装装置的常规实例(见图16)。电子元件安装装置200包括芯片吸附块201和平台223，该芯片吸附块包括加热装置202，该平台包括基板吸附装置227和基板冷却装置225，并且该电子元件安装装置具有这样的结构，即：加热装置202、基板吸附装置227和基板冷却装置225同时进行操作。为了进行这样的操作，将基板205吸附并保持在平台223上，对吸附并保持在芯片吸附块201上的倒装芯片203进行加热，并且通过柱塞204将该倒装芯片压在基板205上，同时，从平台223一侧强制冷却基板205。
然而，在如上所述成批地减压吸附安装基板的情况下，在解除减压吸附时基板会产生变形恢复，即翘曲恢复。因此，会导致倒装芯片连接部分出现破损和断裂，例如图15C中的裂纹111。
此外，作为通常的制造过程，在倒装芯片连接步骤和底部填料树脂填充步骤之间会移动并输送电子器件。在此期间，同样会产生温度降低和伴随产生的安装基板变形，因此，已经存在明显的问题，即：由此而导致连接部分出现破损和断裂。
此外，在根据常规技术通过加热整个安装基板来进行的安装电子元件的过程中，安装基板具有较高的温度。因此，在同时填充底部填料树脂的情况下，存在例如由于该底部填料树脂固化而导致的填充失效等问题。
发明内容
考虑到上述情况，本发明的目的在于提供一种电子元件安装装置以及一种使用该电子元件安装装置制造电子器件的方法，其中，在将多个电子元件依次安装在安装基板上的情况下，该电子元件安装装置能够在翘曲状态下安装电子元件，而无需通过吸附来校正该安装基板的翘曲，从而防止由于解除吸附时所产生的翘曲恢复而导致倒装芯片连接部分出现破损和断裂。
此外，本发明的目的在于提供一种电子元件安装装置以及一种使用该电子元件安装装置制造电子器件的方法，其中，该电子元件安装装置能够在加热电子元件并将其压力结合到安装基板上之后立即将树脂填充到空间部分中，从而取消了移动和输送安装基板的步骤，由此防止由上述移动和输送而导致安装基板的温度降低和变形、以及电子元件连接部分出现破损和断裂。
本发明通过下述技术手段来解决上述问题。
根据本发明的第一方面，提供一种电子元件安装装置，其用于将多个电子元件依次安装在安装基板上，并包括：
结合头，其用于保持所述电子元件并将所述电子元件压力结合到所述安装基板上；
局部平台，其设置有支撑面，所述支撑面的面积几乎等于或稍微大于所述电子元件的安装面的面积，并且所述局部平台通过所述支撑面从所述安装基板的安装背面支撑压力结合力；
长度测量机构，其用于测量所述结合头和所述安装基板之间的距离，以计算所述安装基板上的预定安装位置处的假想平面；以及
倾斜移动机构，其用于使所述结合头和所述局部平台倾斜和移动，以使所述安装位置处的所述假想平面的法线与所述压力结合力的作用线重合，
其中，所述压力结合是沿着所述法线进行的。
此外，根据本发明的第二方面，提供根据第一方面的电子元件安装装置，该电子元件安装装置还包括：
设置在所述结合头中的用于加热所述电子元件的加热器以及设置在所述局部平台中的用于加热所述安装基板的加热器中至少之一。
此外，根据本发明的第三方面，提供根据第一或第二方面的电子元件安装装置，该电子元件安装装置还包括：
树脂填充机构，其用于将树脂填充在所述安装基板和安装在所述安装基板上的所述电子元件之间的空间部分中。
此外，根据本发明的第四方面，提供根据第一至第三方面中任一方面的电子元件安装装置，其中，
所述电子元件安装装置布置在能够调节内部环境的温度的封闭空间中。
此外，根据本发明的第五方面，提供根据第四方面的电子元件安装装置，该电子元件安装装置还包括：
减压机构，其设置在所述封闭空间中并用于使所述封闭空间内部减压。
此外，根据本发明的第六方面，提供根据第五方面的电子元件安装装置，该电子元件安装装置还包括：
气体供给机构，其设置在所述封闭空间中并用于向所述封闭空间内部供给惰性气体。
此外，根据本发明的第七方面，提供一种制造电子器件的方法，该方法用于将多个电子元件依次安装在安装基板上，所述方法包括以下步骤：
测量结合头和安装基板之间的距离，以计算所述安装基板上的预定安装位置处的假想平面，所述结合头用于保持所述电子元件并将所述电子元件压力结合到所述安装基板上；
使所述结合头和局部平台倾斜和移动，以使所述安装位置处的所述假想平面的法线与压力结合力的作用线重合，其中所述局部平台用于从所述安装基板的安装背面支撑所述压力结合力；以及
沿着所述法线进行所述压力结合。
此外，根据本发明的第八方面，提供根据第七方面的制造电子器件的方法，其中，
进行所述压力结合的步骤是在如下两种状态中的至少一种状态下执行的：通过所述结合头加热所述电子元件的状态、以及通过所述局部平台加热所述安装基板的状态。
此外，根据本发明的第九方面，提供根据第七或第八方面的制造电子器件的方法，其中，
在将内部环境调节为具有预定温度的封闭空间中，在进行所述压力结合的步骤之后，执行将树脂填充在所述安装基板和安装在所述安装基板上的所述电子元件之间的空间部分中的步骤。
此外，根据本发明的第十方面，提供根据第九方面的制造电子器件的方法，其中，
将所述封闭空间的内部设置为减压状态。
根据本发明，可以省略设置在常规电子元件安装装置中的用于减压吸附或静电吸附该安装基板的机构。更具体来说，在安装基板产生翘曲而不需要通过吸附校正该翘曲的情况下，根据翘曲状态，同样可以使电子元件和安装基板沿着安装位置的中心处的假想平面的法线彼此压力结合。因此，可以防止由于解除对安装基板的吸附操作时所产生的翘曲恢复而导致倒装芯片连接部分出现破损和断裂。
此外，根据本发明，可以在加热电子元件并将其压力结合到安装基板上之后，立即通过树脂填充机构将树脂填充到空间部分中。这样，可以取消移动和输送安装基板的步骤。从而，可以防止由上述步骤之间的移动和输送导致的安装基板的温度降低和变形、以及电子元件连接部分的破损和断裂。
此外，根据本发明，可以设置封闭空间并且可以在该封闭空间中加热电子元件并将电子元件压力结合到安装基板上。特别是当将树脂填充在安装基板和电子元件之间的空间部分中时，可以通过温度调节机构代替局部平台中的加热器来加热封闭空间的整个内部。从而，不需要在每个填充位置进行单独的加热控制。因而，可以稳定地填充树脂。
此外，根据本发明，可以在使封闭空间的内部减压的状态下将树脂填充在安装基板和电子元件之间的空间部分中。因此，可以防止在所填充的树脂内包含空隙。从而，可以防止由空隙导致的例如连接部分的破损等损伤。因而，可以使电子器件的质量稳定。
另外，随着减压将惰性气体供给到封闭空间中，同时使电子元件和安装基板彼此压力结合。从而，可以防止安装基板或电子元件中焊料的表面被氧化。因而，可以进行可靠的连接。
附图说明
图1是示出根据本发明一个实施例的电子元件安装装置的实例的示意图。
图2A至2D是用于说明图1所示电子元件安装装置的动作的视图。
图3是示出使用图1所示电子元件安装装置制造电子器件的方法的过程的流程图。
图4是示出根据本发明第二实施例的电子元件安装装置的实例的示意图。
图5A和5B是用于说明图4所示电子元件安装装置的动作的视图。
图6是示出使用图4所示电子元件安装装置制造电子器件的方法的过程的流程图。
图7是示出根据本发明第三实施例的电子元件安装装置的实例的示意图。
图8是示出使用图7所示电子元件安装装置制造电子器件的方法的过程的流程图。
图9是示出根据本发明第四实施例的电子元件安装装置的实例的示意图。
图10是示出使用图9所示电子元件安装装置制造电子器件的方法的过程的流程图。
图11是示出根据本发明第五实施例的电子元件安装装置的实例的示意图。
图12是示出使用图11所示电子元件安装装置制造电子器件的方法的过程的流程图。
图13是示出根据本发明第六实施例的电子元件安装装置的实例的示意图。
图14是示出使用图13所示电子元件安装装置制造电子器件的方法的过程的流程图。
图15A至15C是用于说明根据常规实施例的制造电子器件的方法的实例的视图。
图16是示出根据常规实施例的电子元件安装装置的实例的示意图。
具体实施方式
下面，参考附图对根据本发明的实施例进行详细说明。图1是示出根据本发明一个实施例的电子元件安装装置的实例的示意图。图2A至2D是用于说明图1所示电子元件安装装置的动作的视图。图3是示出使用图1所示电子元件安装装置制造电子器件的方法的过程的流程图。图4是示出根据本发明第二实施例的电子元件安装装置的实例的示意图。图5A和5B是用于说明图4所示电子元件安装装置的动作的视图。图6是示出使用图4所示电子元件安装装置制造电子器件的方法的过程的流程图。图7是示出根据本发明第三实施例的电子元件安装装置的实例的示意图。图8是示出使用图7所示电子元件安装装置制造电子器件的方法的过程的流程图。图9是示出根据本发明第四实施例的电子元件安装装置的实例的示意图。图10是示出使用图9所示电子元件安装装置制造电子器件的方法的过程的流程图。图11是示出根据本发明第五实施例的电子元件安装装置的实例的示意图。图12是示出使用图11所示电子元件安装装置制造电子器件的方法的过程的流程图。图13是示出根据本发明第六实施例的电子元件安装装置的实例的示意图。图14是示出使用图13所示电子元件安装装置制造电子器件的方法的过程的流程图。参考各个附图的附图标记，附图标记14用作14a、14b……的总称(其它附图标记同此)。
电子元件安装装置1用于将多个电子元件3依次安装在安装基板2上。把这样的情况作为安装实例，即：将电子元件3(半导体芯片)以倒装芯片的方式以矩阵形式逐一连接到安装基板2(安装配线基板)上。作为实例，安装基板2具有150mm×200mm的面积以及大致0.1mm到0.2mm的厚度。此外，电子元件3具有12mm×12mm的面积以及大致0.05mm到0.15mm的厚度。
如图1所示，电子元件安装装置1包括结合头11、局部平台12、长度测量机构14和倾斜移动机构15。
结合头11包括能够保持电子元件3的元件保持部分11a。可以采用夹持机构和减压吸附机构作为上述保持机构。
局部平台12具有设置在安装基板2一侧的末端部分中的支撑面12a。当要将电子元件3压力结合到安装基板2上时(见图2D)，支撑面12a用于从安装基板2的安装背面2b局部支撑一个区域，该区域的面积几乎与压力结合力在作用位置刚好作用的面积相等。因此支撑面12a形成为其面积几乎等于或稍微大于电子元件3的安装面3a的面积。
下面描述具有本发明的特征结构的长度测量机构14和倾斜移动机构15。例如，在通过常用方法(即通过在安装基板2翘曲的状态下的竖直方向上的简单压力结合动作)将电子元件3压力结合到安装基板2上的情况下，如图2A所示，载荷只集中在电子元件3的端部，从而可能导致安装基板2的变形和断裂或连接失效。因此，如下所述，在本发明中，产生图2B至2D所示的动作以解决上述问题。
首先，结合头11设置有长度测量机构14，该长度测量机构用于测量结合头11和安装基板2之间的距离，并计算该安装基板上的预定安装位置4的中心4a处的假想平面5(见图2B)。作为实例，长度测量机构14由三个或四个激光式长度测量装置14a、14b……构成。也可以使用接触式长度测量装置。
此外，倾斜移动机构15以这样的方式使结合头11和局部平台12倾斜并移动，即：使安装位置4的中心4a处的假想平面5的法线6与压力结合力的作用线19重合(见图2C)。倾斜移动机构15由旋转机构16、竖直移动机构17和水平移动机构18构成。作为实例，旋转机构16包括两个旋转轴，这两个旋转轴彼此垂直并且可以使结合头11和局部平台12在x-z平面和y-z平面内旋转和倾斜。此外，竖直移动机构17产生使结合头11和局部平台12在竖直方向(z轴方向)上移动的动作，而水平移动机构18产生使结合头11和局部平台12在水平方向(y轴方向)上移动的动作。例如，可以采用使用伺服电动机18a和滚珠丝杆18b的组合的结构作为上述移动机构。也可以采用能够进行平面(x-y平面)移动以及直线(y轴)移动的结构。
在这种状态下，通过夹紧机构10(10a和10b)操作结合头11和局部平台12使这两者彼此靠近，以便使电子元件3和安装基板2彼此压力结合(见图2D)。夹紧机构1 0构造为如下机构，即：在压力结合力的作用线19上彼此独立或彼此关联地操作结合头11和局部平台12。
因而，在安装基板2产生翘曲的情况下，根据翘曲的状态，同样可以使电子元件3和安装基板2沿着安装位置4的中心4a处的假想平面5的法线6彼此压力结合。
在将电子元件3(半导体芯片)以倒装芯片的形式连接到安装基板2(安装配线基板)上的情况下，需要加热安装基板2和电子元件3中至少之一。为此，电子元件安装装置1具有这样的结构，即：包括设置在结合头11中的用于加热电子元件的加热器以及设置在局部平台12中的用于加热安装基板的加热器中至少之一。在本实例中，采用局部平台12包括加热器22的结构。例如，加热器22是电热丝式加热器。
如上所述，根据本发明的电子元件安装装置1，可以省略设置在常规装置中的用于减压吸附或静电吸附该安装基板的机构。更具体来说，在安装基板产生翘曲而不需要校正该翘曲的情况下，根据翘曲状态，同样可以使电子元件3和安装基板2沿着安装位置4的中心4a处的假想平面5的法线6彼此压力结合。因此，可以防止由解除安装基板的吸附时的翘曲恢复而导致倒装芯片连接部分的破损和断裂。
接下来，描述使用电子元件安装装置1执行的根据本发明的制造电子器件的方法的过程。图3是示出该过程的流程图。所示出的电子器件9处于尚未划分成小块的状态(见图2D)。
首先，如图3所示，在步骤S1中，通过电子元件安装装置1的固定机构(未示出)将安装基板2固定在预定位置。
随后，在步骤S2中，结合头11保持电子元件3。在这种情况下，通过利用例如位于结合头11的末端部分的元件保持部分11a减压吸附容纳在壳架(未示出)中的电子元件3来进行操作。
然后，在步骤S3中，通过长度测量机构14在多个位置测量结合头11和安装基板2之间的距离，从而计算安装基板2上的预定安装位置4的中心4a处的假想平面5(见图2B)。
此后，在步骤S4，使安装位置4的中心4a处的假想平面5的法线6与用于在下一步骤中使压力结合力作用的作用线19重合(见图2C)。通过利用倾斜移动机构15(即旋转机构16、竖直移动机构17和水平移动机构18)使结合头11和局部平台12倾斜和移动来进行上述操作。作为实例，旋转机构16构造为包括能够使结合头11和局部平台12在y-z平面内旋转的第一旋转机构16a以及能够使结合头11和局部平台12在x-z平面内旋转的第二旋转机构16b。
接下来，在步骤S5中，通过夹紧机构10操作结合头11和局部平台12以使这两者沿着法线6彼此靠近，从而使电子元件3和安装基板2彼此压力结合(见图2D)。在本实例中，在这样的状态下进行压力结合操作，即：安装基板2被设置在局部平台12中的用于加热安装基板的加热器22加热。作为实例，将加热温度设置在大致60℃到150℃，并将压力结合状态保持预定时间以进行加热和压力结合操作。当要将电子元件3压力结合到安装基板2上时，以这样的方式控制结合头11和局部平台12的位置和操作，即：结合头11使电子元件3挤压安装基板2的安装面2a的压力结合力由位于局部平台12的安装基板2一侧的末端部分的支撑面12a在安装基板2的安装背面2b一侧的相应位置支撑。
最后，在步骤S6中，解除结合头11对电子元件3的保持。从而，电子元件3完全安装在安装基板2上，处理继续进行随后的制造工序。
因此，根据本发明的制造电子器件的方法，在将多个电子元件依次安装在安装基板上的情况下，即使在形成作为薄片状印刷板的安装基板2时产生翘曲，也可以根据翘曲的状态，使电子元件3沿着安装位置4的中心4a处的假想平面5的法线6压力结合到安装基板2上。从而，可以防止以下常规问题，即：由于解除对安装基板的吸附操作时所产生的翘曲恢复而导致倒装芯片连接部分出现破损和断裂。因此，可以降低要制造的电子器件的次品率，从而保持高质量。
接下来，描述根据本发明的电子元件安装装置1的第二实施例。
如图4和图5所示，电子元件安装装置1包括树脂填充机构24，该树脂填充机构用于将底部填料树脂(在下文中称为“树脂”)25填充在安装基板2和安装在安装基板2上的电子元件3之间的空间部分8中。
树脂填充机构24包括涂布头26，该涂布头用于从外周部分将树脂25填充到空间部分8中，该空间部分是在加热电子元件3并将电子元件3压力结合到安装基板2上的状态下形成的。涂布头26是例如针头或注射器并具有这样的结构，即：如图5A所示，涂布头26的末端部分26a可以布置在安装基板2上的电子元件3外周的附近部分中。
此外，树脂填充机构24与设置在电子元件安装装置1中的升降机构(未示出)和平面滑动机构(未示出)连接，并且能够使涂布头26相对于在安装基板2上以矩阵形式布置的电子元件3移动到所需位置。
对于上述结构来说，可以将树脂25从涂布头26供给到安装基板2上的电子元件3外周的附近部分中。这时，如上所述，安装基板2和电子元件3之间的间隔非常小。为此，利用毛细作用将树脂25自然地填充在空间部分8中。也可以采用在树脂上施加压力并将树脂填充到空间部分中的方法以代替自然填充。在加热安装基板2和电子元件3中至少之一的状态下填充树脂。图5B示出树脂通过树脂填充机构24完全填充在空间部分8中的状态。
对于上述结构来说，在常规技术中，在进行倒装芯片连接的步骤和填充树脂的步骤之间移动和输送安装有电子元件的基板，从而导致安装基板的温度降低和变形、以及电子元件连接部分出现破损和断裂。另一方面，根据本发明的电子元件安装装置1，可以在加热电子元件3并将其压力结合到安装基板2上之后，立即通过树脂填充机构24将树脂填充到空间部分8中。这样，可以取消移动和输送安装基板的步骤。因此，可以防止由移动和输送导致的安装基板的温度降低和变形、以及电子元件连接部分的破损和断裂。
接下来，描述使用根据第二实施例的电子元件安装装置1执行的根据本发明的制造电子器件的方法的另一实例的过程。
图6中的步骤S1至S6与图3所示各步骤相同。作为随后的步骤S7，在解除结合头11对电子元件3的保持操作并将电子元件3完全安装在安装基板2上的状态下，通过树脂填充机构24将树脂25填充在安装基板2和电子元件3之间的空间部分8中。当要填充树脂25时，调节填充位置的氛围以具有例如大致60℃到150℃的温度。在树脂完全填充之后，处理继续进行随后的制造工序。
根据第二实施例的电子元件安装装置1可以通过设置在局部平台12中的用于加热安装基板的加热器22来加热安装基板2，此外，该电子元件安装装置设置有树脂填充机构24，从而能够在电子元件3被加热并压力结合到安装基板2上之后，立即通过树脂填充机构24将树脂填充到空间部分8中。从而，与常规技术不同，不需要将安装有电子元件的安装基板输送到另一个步骤，然后再次进行加热从而填充树脂。因此，可以防止由移动和输送导致的温度降低并且可以提高热效率。此外，还可以防止由移动和输送导致基板的移位和损伤。
接下来，描述根据本发明的电子元件安装装置1的第三实施例。
如图7所示，电子元件安装装置1包括能够调节内部环境的温度的封闭空间31，并具有电子元件安装装置设置在封闭空间31中的结构。例如，可以假定通过温度调节机构32来调节温度，该温度调节机构32使用具有恒温器的电热丝式加热器。此外，为了提高热效率，可取的是封闭空间31应当具有绝热结构。
对于上述结构来说，可以在封闭空间31中加热电子元件3并将电子元件压力结合到安装基板2上。因此，除利用设置在局部平台12中的加热器22加热安装基板2之外或者作为替代，利用温度调节机构32将封闭空间31的内部加热至预定温度，可以为电子元件3压力结合到安装基板2上提供所需的加热环境。
在图8的流程图中示出使用根据第三实施例的电子元件安装装置1执行的根据本发明的制造电子器件的方法的过程。在图8中，步骤S11是将封闭空间31的内部加热至预定温度的步骤。其它步骤与上述各步骤相同，从而省略说明。
此外，如图9所示，可以提出这样的结构作为根据本发明的电子元件安装装置1的第四实施例，即：在该结构中设置有包括温度调节机构32并能够调节内部环境的温度的封闭空间31，根据第二实施例的电子元件安装装置1布置在封闭空间31中。
从而，当要将树脂25填充到空间部分8中时，可以通过温度调节机构32代替局部平台12的加热器22来加热安装基板2。因此，可以获得这样的优点，即：可以促进树脂的固化，此外，不需要在每个填充位置(安装基板2和电子元件3)进行单独的加热控制。因而，可以使树脂的填充稳定，即：使要制造的电子器件9的质量稳定。
在图10的流程图中示出使用根据第四实施例的电子元件安装装置1执行的根据本发明的制造电子器件的方法的过程。在图10中，各个步骤与上述各步骤相同，从而省略说明。
此外，如图11所示，可以提出这样的结构作为根据本发明的电子元件安装装置1的第五实施例，即：在该结构中，根据第四实施例的电子元件安装装置1的封闭空间31包括用于使内部减压的减压机构34。
对于上述结构来说，可以使封闭空间31的内部处于减压状态，此外，可以将树脂25填充在安装基板2和电子元件3之间的空间部分8中。因此，可以防止要填充在空间部分8中的树脂25内包含空隙，并且可以防止由空隙导致的例如连接部分破损等损伤，从而使电子器件9的质量稳定。
在图12的流程图中示出使用根据第五实施例的电子元件安装装置1执行的根据本发明的制造电子器件的方法的过程。在图12中，步骤S21是使封闭空间31的内部减压的步骤。其它步骤与上述各步骤相同，从而省略说明。
此外，如图13所示，可以提出这样的结构作为根据本发明的电子元件安装装置1的第六实施例，即：在该结构中，根据第五实施例的电子元件安装装置1的封闭空间31包括用于向内部供给惰性气体的气体供给机构36。可以将氮气、氩气或氖气用作惰性气体。
对于上述结构来说，可以在使封闭空间31的内部减压并向其内部供给惰性气体的同时，将电子元件3压力结合到安装基板2上。因此，可以防止要进行倒装芯片连接的焊料(例如安装基板2的焊盘或电子元件3的焊球)的表面被氧化，并且可以保持该焊料的润湿性，从而进行可靠的连接。因而，可以使电子器件的质量稳定。
在图14的流程图中示出使用根据第六实施例的电子元件安装装置1执行的根据本发明的制造电子器件的方法的过程。在图14中，步骤S31是将惰性气体供给到封闭空间31中的步骤。其它步骤与上述各步骤相同，从而省略说明。
尽管以上对各个实例进行了说明，然而可以通过采用包括多个电子元件安装装置1或机构部分的结构作为上述各实例的变型，来提高每单位时间的安装数目(制造数目)。
如上所述，根据本发明的电子元件安装装置以及制造电子器件的方法，在将多个电子元件依次安装在安装基板上的情况下，即使在该安装基板上产生翘曲，也可以在使电子元件的安装面与发生翘曲的相应安装基板的安装面保持几乎平行的同时，安装电子元件并使电子元件与安装基板压力结合，而无需通过吸附校正安装基板的翘曲。因此，可以防止由于解除对安装基板的吸附操作时所产生的翘曲恢复而导致倒装芯片连接部分出现破损和断裂。
此外，通过具有树脂填充机构的结构，可以在加热电子元件并将其压力结合到安装基板上之后，立即通过树脂填充机构将树脂填充到空间部分中，从而取消移动和输送安装基板的步骤。因此，可以防止由移动和输送导致的安装基板的温度降低和变形、以及电子元件连接部分的破损和断裂。
另外，在根据常规技术通过加热整个安装基板来进行的安装电子元件的步骤中，安装基板具有较高的温度。因此，在同时填充底部填料树脂的情况下，存在由于该底部填料树脂的固化而导致填充失效的问题。另一方面，在本发明中，不是整体而是局部加热安装基板以将电子元件连接到该安装基板上。从而，可以同时进行填充底部填料树脂的步骤和安装电子元件的步骤，而不会产生问题。
因而，本发明可以降低要制造的电子器件的次品率，从而保持较高的质量。
虽然上文是以利用倒装芯片连接的电子器件为例进行说明，但是根据本发明的技术构思也完全可以应用于其它电子器件。

Claims (10)

1.一种电子元件安装装置，其用于将多个电子元件依次安装在安装基板上，并包括：
结合头，其用于保持所述电子元件并将所述电子元件压力结合到所述安装基板上；
局部平台，其设置有支撑面，所述支撑面的面积几乎等于或稍微大于所述电子元件的安装面的面积，并且所述局部平台通过所述支撑面从所述安装基板的安装背面支撑压力结合力；
长度测量机构，其用于测量所述结合头和所述安装基板之间的距离，以计算所述安装基板上的预定安装位置处的假想平面；以及
倾斜移动机构，其用于使所述结合头和所述局部平台倾斜和移动，以使所述安装位置处的所述假想平面的法线与所述压力结合力的作用线重合，
其中，所述压力结合是沿着所述法线进行的。
2.根据权利要求1所述的电子元件安装装置，还包括：
设置在所述结合头中的用于加热所述电子元件的加热器以及设置在所述局部平台中的用于加热所述安装基板的加热器中至少之一。
3.根据权利要求1所述的电子元件安装装置，还包括：
树脂填充机构，其用于将树脂填充在所述安装基板和安装在所述安装基板上的所述电子元件之间的空间部分中。
4.根据权利要求1所述的电子元件安装装置，其中，
所述电子元件安装装置布置在能够调节内部环境的温度的封闭空间中。
5.根据权利要求4所述的电子元件安装装置，还包括：
减压机构，其设置在所述封闭空间中并用于使所述封闭空间的内部减压。
6.根据权利要求5所述的电子元件安装装置，还包括：
气体供给机构，其设置在所述封闭空间中并用于向所述封闭空间内部供给惰性气体。
7.一种制造电子器件的方法，所述方法用于将多个电子元件依次安装在安装基板上，并包括以下步骤：
测量结合头和所述安装基板之间的距离，以计算所述安装基板上的预定安装位置处的假想平面，其中所述结合头用于保持所述电子元件并将所述电子元件压力结合到所述安装基板上；
使所述结合头和局部平台倾斜和移动，以使所述安装位置处的所述假想平面的法线与压力结合力的作用线重合，其中所述局部平台用于从所述安装基板的安装背面支撑所述压力结合力；以及
沿着所述法线进行所述压力结合。
8.根据权利要求7所述的制造电子器件的方法，其中，
进行所述压力结合的步骤是在如下两种状态中的至少一种状态下执行的：通过所述结合头加热所述电子元件的状态、以及通过所述局部平台加热所述安装基板的状态。
9.根据权利要求7所述的制造电子器件的方法，其中，
在将内部环境调节为具有预定温度的封闭空间中，在进行所述压力结合的步骤之后，执行将树脂填充在所述安装基板和安装在所述安装基板上的所述电子元件之间的空间部分中的步骤。
10.根据权利要求9所述的制造电子器件的方法，其中，
将所述封闭空间的内部设置为减压状态。
CNA2008101261380A 2007-06-27 2008-06-27 电子元件安装装置及制造电子器件的方法 Pending CN101335222A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007168502 2007-06-27
JP2007168502A JP4958655B2 (ja) 2007-06-27 2007-06-27 電子部品実装装置および電子装置の製造方法

Publications (1)

Publication Number Publication Date
CN101335222A true CN101335222A (zh) 2008-12-31

Family

ID=40159163

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101261380A Pending CN101335222A (zh) 2007-06-27 2008-06-27 电子元件安装装置及制造电子器件的方法

Country Status (4)

Country Link
US (1) US7712649B2 (zh)
JP (1) JP4958655B2 (zh)
KR (1) KR20080114531A (zh)
CN (1) CN101335222A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943520A (zh) * 2013-01-21 2014-07-23 贝思瑞士股份公司 具有可加热和可冷却抽吸构件的结合头
CN104112688A (zh) * 2013-04-19 2014-10-22 贝思瑞士股份公司 用于将电子或光学部件安装在基板上的方法和设备
CN111434202A (zh) * 2017-12-07 2020-07-17 雅马哈发动机株式会社 被安装物作业装置
CN117198896A (zh) * 2022-05-31 2023-12-08 长沙瑶华半导体科技有限公司 一种曲面法兰表面多点测高贴片方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8052029B1 (en) * 2010-09-01 2011-11-08 GM Global Technology Operations LLC Method of calibrating a friction stir spot welding system
US9314869B2 (en) * 2012-01-13 2016-04-19 Asm Technology Singapore Pte. Ltd. Method of recovering a bonding apparatus from a bonding failure
US8870051B2 (en) 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
JP5608829B1 (ja) * 2014-03-31 2014-10-15 アルファーデザイン株式会社 部品実装装置
CN104439777B (zh) * 2014-11-10 2016-03-30 深圳市鹏煜威科技有限公司 一种机脚夹持装置
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
WO2018146880A1 (ja) * 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法
US10571682B2 (en) 2017-08-10 2020-02-25 Infineon Technologies Ag Tilted chip assembly for optical devices
CN118046150B (zh) * 2024-04-11 2024-06-21 潍坊鸿洋机械科技有限公司 一种汽车排气管制作加工焊接装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3722062A (en) * 1971-11-04 1973-03-27 Warwick Electronics Inc Component insertion system
JPS5638892A (en) * 1979-09-06 1981-04-14 Matsushita Electric Ind Co Ltd Apparatus for mounting electronic part
US4600228A (en) * 1984-05-31 1986-07-15 Sperry Corporation Lockable compliant end effector apparatus
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
JPH02296400A (ja) * 1989-05-11 1990-12-06 Nippondenso Co Ltd 異形部品自動組付装置
US5029383A (en) * 1990-06-07 1991-07-09 Universal Instruments Corporation Articulating tip for pick and place head
US5262355A (en) * 1990-06-19 1993-11-16 Sumitomo Electric Industries, Ltd. Method for packaging a semiconductor device
US5185509A (en) * 1991-02-19 1993-02-09 Toddco General, Inc. Robotic arm tool mounting apparatus
US5127573A (en) * 1991-05-22 1992-07-07 Industrial Technology Research Institute Tape automated bonding apparatus with automatic leveling stage
TW278212B (zh) * 1992-05-06 1996-06-11 Sumitomo Electric Industries
JPH05326633A (ja) * 1992-05-15 1993-12-10 Sumitomo Electric Ind Ltd 半導体チップ実装方法および実装装置
JPH05326638A (ja) * 1992-05-15 1993-12-10 Sumitomo Electric Ind Ltd 半導体チップ実装方法および実装装置
CA2096551A1 (en) * 1992-05-22 1993-11-23 Masanori Nishiguchi Semiconductor device
JPH06210475A (ja) * 1993-01-14 1994-08-02 Fanuc Ltd レーザロボットのハイトセンサ装置
US5368217A (en) * 1993-08-25 1994-11-29 Microelectronics And Computer Technology Corporation High force compression flip chip bonding method and system
US5642056A (en) * 1993-12-22 1997-06-24 Tokyo Electron Limited Probe apparatus for correcting the probe card posture before testing
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH07302817A (ja) * 1994-05-06 1995-11-14 Matsushita Electric Ind Co Ltd 半導体素子の接続装置
US5590456A (en) * 1994-12-07 1997-01-07 Lucent Technologies Inc. Apparatus for precise alignment and placement of optoelectric components
US6041996A (en) * 1996-11-22 2000-03-28 Matsushita Electric Industrial Co., Ltd. Method of pressure bonding a bumped electronic part and an apparatus for pressure bonding a bumped electronic part
DE59708121D1 (de) * 1997-01-08 2002-10-10 Esec Trading Sa Einrichtung zum Formen von flüssigen Lotportionen beim Weichlöten von Halbleiterchips
US6006978A (en) * 1997-02-25 1999-12-28 Swanson; David W. Pressure head with pivot rod gimbal horn with zero adjust
US6010056A (en) * 1997-06-18 2000-01-04 Swanson; David W. Gimbal horn pressure head with shape of pivot rod bearing corresponding to shape of contact surface
DE59711263D1 (de) * 1997-10-30 2004-03-04 Esec Trading Sa Verfahren und Einrichtung für die Justierung des Bondkopfs einer Maschine für das Bonden von Halbleiterchips auf ein Trägermaterial
US6048750A (en) * 1997-11-24 2000-04-11 Micron Technology, Inc. Method for aligning and connecting semiconductor components to substrates
JP3400340B2 (ja) * 1998-02-20 2003-04-28 株式会社新川 フリップチップボンディング方法及び装置
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
JP2002050861A (ja) * 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 常温接合装置及び方法
JP4544755B2 (ja) * 2001-01-17 2010-09-15 パナソニック株式会社 ボンディングヘッド及び部品装着装置
JP3780214B2 (ja) * 2002-01-25 2006-05-31 キヤノン株式会社 Ｉｃの加圧圧着方法
JP2004047670A (ja) 2002-07-11 2004-02-12 Sony Corp フリップチップ実装方法及びフリップチップ実装装置
JP3795024B2 (ja) * 2003-03-04 2006-07-12 東レエンジニアリング株式会社 接合方法および装置
US6756687B1 (en) * 2003-03-05 2004-06-29 Altera Corporation Interfacial strengthening for electroless nickel immersion gold substrates
US6981312B2 (en) * 2003-03-31 2006-01-03 Intel Corporation System for handling microelectronic dies having a non-piercing die ejector
CH696615A5 (de) * 2003-09-22 2007-08-15 Esec Trading Sa Verfahren für die Justierung des Bondkopfs eines Die Bonders.
US7147735B2 (en) * 2004-07-22 2006-12-12 Intel Corporation Vibratable die attachment tool
TWI234804B (en) * 2004-08-03 2005-06-21 Chunghwa Picture Tubes Ltd Chip compressing mechanism and chip compressing process
JP4589160B2 (ja) * 2005-03-28 2010-12-01 芝浦メカトロニクス株式会社 電子部品の実装装置及び実装方法
US7355386B2 (en) * 2005-11-18 2008-04-08 Delta Design, Inc. Method of automatically carrying IC-chips, on a planar array of vacuum nozzles, to a variable target in a chip tester
US7368930B2 (en) * 2006-08-04 2008-05-06 Formfactor, Inc. Adjustment mechanism

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943520A (zh) * 2013-01-21 2014-07-23 贝思瑞士股份公司 具有可加热和可冷却抽吸构件的结合头
CN103943520B (zh) * 2013-01-21 2017-11-17 贝思瑞士股份公司 具有可加热和可冷却抽吸构件的结合头
CN104112688A (zh) * 2013-04-19 2014-10-22 贝思瑞士股份公司 用于将电子或光学部件安装在基板上的方法和设备
CN104112688B (zh) * 2013-04-19 2018-03-23 贝思瑞士股份公司 用于将电子或光学部件安装在基板上的方法和设备
CN111434202A (zh) * 2017-12-07 2020-07-17 雅马哈发动机株式会社 被安装物作业装置
CN111434202B (zh) * 2017-12-07 2021-06-22 雅马哈发动机株式会社 被安装物作业装置
CN117198896A (zh) * 2022-05-31 2023-12-08 长沙瑶华半导体科技有限公司 一种曲面法兰表面多点测高贴片方法

Also Published As

Publication number Publication date
KR20080114531A (ko) 2008-12-31
US20090001133A1 (en) 2009-01-01
JP4958655B2 (ja) 2012-06-20
JP2009010074A (ja) 2009-01-15
US7712649B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
CN101335222A (zh) 电子元件安装装置及制造电子器件的方法
CN104303277B (zh) 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法
CN100493325C (zh) 部件供给头装置和部件安装头装置
CN101288152B (zh) 接合装置
JP2009010074A5 (zh)
CN106971938A (zh) 基板加热装置及基板加热方法
JP6518461B2 (ja) 実装装置および実装方法
JP2010034423A (ja) 加圧加熱装置及び方法
KR101785092B1 (ko) 레이저를 이용한 반도체 본딩장치
CN104871300B (zh) 电子零件安装装置以及电子零件的制造方法
TW201107138A (en) Substrate-bonding device and method
WO2009082062A1 (en) Method of injecting molten solder into cavities of a template and apparatus for performing the same
JP2007141935A (ja) ディスペンス装置及び実装システム
CN101242737A (zh) 电气元件连接装置
JP5376299B2 (ja) 溶融金属の充填具及びこれを備えた溶融金属の充填装置
JP2008227189A (ja) はんだ接合方法および装置
CN101227802A (zh) 使用紫外线的图案电极接合结构以及接合图案电极的方法
KR20150055869A (ko) 곡면유리 몰딩 장치
KR102452411B1 (ko) 본딩 툴 냉각 장치 및 이것을 구비한 본딩 장치 및 본딩 툴 냉각 방법
CN105304463A (zh) 垂直式平板式加热器
ES2224501T3 (es) Procedimiento y dispositivo para el tratamiento de componentes dispuestos sobre un substrato, especialmente de chips de semiconductores.
JP2008071978A (ja) ボンディング装置およびボンディング方法
KR101150572B1 (ko) 솔더 범핑 장치 및 솔더 범핑 방법
JP2010267771A (ja) 電子部品実装装置及び電子部品実装方法
KR20090065843A (ko) 기판 고정 유닛 및 이를 포함하는 다이 본딩 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081231