CN101331479A - 循环快速傅里叶变换 - Google Patents

Abstract

一种在N频点FFT中使用的DIF FFT级，其中N是偶数。该DIF FFT级包括交换逻辑，该交换逻辑接收第一输入样本x(v)和第二输入样本x(v+N/2)，并选择性地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，或者另选地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，其中0≤v＜N/2。该DIF FFT级还包括：求和单元，用于对第一交换逻辑输出端口和第二交换逻辑输出端口所供应的值进行相加；求差单元，用于对第一交换逻辑输出端口和第二交换逻辑输出端口所供应的值进行相减；以及旋转因子逻辑，其将该求差单元所供应的值乘以旋转因子W_N ^{(v+s)mod(N/2)}，其中s是表示N个输入样本的循环移位量的整数。

Description

循环快速傅里叶变换

技术领域

本发明总体上涉及快速傅里叶变换(FFT)，更具体地涉及利用输入数据的循环移位来实现FFT或等价地利用每个输出数据的旋转来实现FFT。

背景技术

FFT在从低级电信信令到语音和图像处理的现代数字信号处理中有大量应用。在某些应用中，出于特定的目的，对变换数据组进行前移位或后旋转。

通过变换理论我们已知前移位和后旋转是等价操作。然而，在常规布置中，它们的实施彼此不同。前移位器由大小至少为变换大小的缓冲器和某种寻址逻辑构成。与此对照，后旋转器被实施为复数乘法器或例如使用坐标旋转数字计算机(CORDIC)算法的纯旋转器和某种旋转角度发生器(例如存储器中存储的表)。

结合FFT使用的前移位和/或后旋转的典型应用是利用正交频分复用(OFDM)来传送信息的通信系统。目前，OFDM被用在各种无线局域网(WLAN)标准(例如，IEEE 802.11a和WiMAX)和数字电视(DVB)中。OFDM还被认为是未来的通信标准，如超宽带(UWB)和对“3G”(第三代)蜂窝系统的增强。

前移位的一种用途是改善OFDM中的时间同步。图1中例示了带有循环前缀的单时域OFDM符号。在发射器端，数据被编码成复数，它们在时域中被逆傅里叶变换且附带上循环前缀。在接收器端，通过应用正向傅里叶变换来还原出数据。即使不是全部，大多数实施都依赖于针对时频变换的某种FFT算法。

接收器时间同步(即，找到放置FFT窗口的最佳位置)对于实现良好的接收器性能是至关重要的。绝不能将窗口放置为，使得多于一个符号(包括其循环前缀)被覆盖，因为这将导致符号间干扰(ISI)，即，两个独立的符号混合成一个符号。

窗口的最佳位置是将它放置得“尽可能晚”，而不包括来自下一符号的循环前缀的数据。然而，过于迅速(aggressive)的方法可能会导致ISI，所以必须有一些安全裕度。只要信道的脉冲响应足够短，尽早放置包括循环前缀部分的窗口就可以消除ISI的风险。

FFT窗口的早放置对应于变换输入数据的循环移位(见图1)。位于发射器中最右侧位置处的数据块此时出现在接收器FFT窗口的左侧。对于在信道估计器中使用频率插值的系统而言，移位越大，插值器就越复杂。为了保持信道评估简单，应当通过前移位或后旋转使输入数据在FFT窗口中对准。

OFDM中的前移位和/或后旋转的另一用途是当通信信道具有较大的延迟扩展时。这种信道经历了频域中的旋转，这能够通过所提出的FFT方案来消除。

前移位和/或后旋转的益处并不能毫无代价地获得。对于硬件实施而言，时域中的循环移位需要较大的缓冲器，以及相应的延迟和能耗。相应的后旋转需要作用于所有变换输出数据的高精度转动抵消器(de-rotator)，从而导致芯片面积以及能耗的增大。

现有解决方案存在以上介绍的问题。现有技术循环移位要么在时域实施要么在频域实施。尽管这两种方法导致了不同的实现，但是它们的相同之处在于，和单独的FFT相比，面积、延迟和能耗增大到了显著的程度。

对于时域解决方案而言，FFT的输入数据在变换之前被循环移位。为了进行这种移位，如果FFT不是使用流水线方法实施的，则待变换的所有数据必须都可用。因而，就需要大小为N个字的额外缓冲器。即使对FFT使用了流水线方法，取决于这种结构能够处理的循环移位的量，也可能必须提供缓冲器来存储多达N-1个字。

在频域方法中，移位对应于每个输出数据的旋转。在这种情况下不需要缓冲器，但是该技术仍存在需要高精度旋转器的相关问题。此外，从FFT输出的数据可能是以位反转的顺序产生的，这意味着针对每个连续输出样本的旋转角度将表现为或多或少的随机性。因而，可能导致需要大表来存储这些角度。

鉴于上述讨论，很明显，现有技术方法面临着面积、延迟和能耗的显著负担。因此，希望提供利用数据的前移位/后旋转来实现FFT的改善技术和装置。

发明内容

应当强调，本说明书中使用的“包括”一词用于指定所陈述特征、整数、步骤或部件的存在，但是这些词的使用并不排除存在或添加一个或更多个其他特征、整数、步骤、部件或它们的组合。

根据本发明的一个实施方式，上述和其他目的在用于N频点(bin)FFT中的频率抽取(DIF)FFT级中实现，其中N是偶数。DIF FFT级包括交换逻辑(swap logic)，该交换逻辑接收第一输入样本x(v)和第二输入样本x(v+N/2)，并选择性地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，或者另选地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，其中0≤v＜N/2。DIF FFT级还包括：用于对第一交换逻辑输出端口和第二交换逻辑输出端口供应的值进行相加的求和单元；用于对第一交换逻辑输出端口和第二交换逻辑输出端口供应的值进行相减的求差单元；以及将求差单元供应的值乘以旋转因子W_N ^{(v+s)mod(N/2)}的旋转因子逻辑，其中s是表示N个输入样本的循环移位量的整数。

另一方面，FFT处理器包括上述DIF FFT级和一种逻辑，该逻辑通过当(v+s)mod N＜N/2时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，而当(v+s)mod N≥N/2时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，来控制该交换逻辑。

在另选实施方式中，FFT处理器包括上述DIF FFT级和一种逻辑，该逻辑通过当(v+s)∧N/2＝0时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，而当(v+s)∧N/2≠0时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，来控制该交换逻辑，其中∧表示位逻辑AND运算。

附图说明

通过阅读以下结合附图的详细描述将理解本发明的这些目的和优点，附图中：

图1是带有循环前缀的单时域OFDM符号。

图2是用于根据两个大小为N/2的变换来确定大小为N的傅里叶变换的布置。

图3是具有4个蝶形级(butterfly stage)的N＝16的DIF FFT的示意图，每个蝶形级都有8个蝶形。

图4(a)例示了针对折叠FFT实施的基-2蝶形级的结构。

图4(b)例示了移位工作模式下的折叠FFT实施。

图4(c)例示了计算工作模式下的折叠FFT实施。

图5示意性地例示了包括N/2个蝶形操作的布置中的两个蝶形操作。

图6示意性地例示了在进行了对输入数据索引的循环左移位之后对图5的蝶形操作的影响。

图7示意性地例示了在进行了对输入数据索引的循环右移位之后对图5的蝶形操作的影响。

图8是根据本发明的观点的示例性基-2DIF FFT级的示意图。

具体实施方式

下面将参照附图来描述本发明的各个特征，附图中，使用相同的标号来表示相同的部分。

现将结合多个示例性实施方式更为详细地描述本发明的各个方面。为了有助于理解本发明，按照计算机系统或能够执行编程指令的其他硬件中的元件要执行的动作序列来描述本发明的很多方面。应当意识到，在每个实施方式中，各种动作可以由专用电路(例如，互连以实现专用功能的离散逻辑门)、由一个或更多个处理器所执行的程序指令，或者由二者的组合来执行。此外，本发明还可以被认为是整体实施在任意形式的计算机可读载体中，如固态存储器、磁盘、光盘或载波(如射频、音频或光频载波)，这些计算机可读载体包含了可以使处理器执行这里描述的技术的适当计算机指令组。因而，本发明的各个方面可以按照很多不同形式来实施，且所有这些形式都被理解为落在本发明的范围之内。对于本发明的各个方面中的每一个，任意这种形式的实施方式在此都可以称为“被配置成执行所述动作的逻辑”或者另选地称为“执行所述动作的逻辑”。

本发明的一个方面是在同一操作中实现移位/旋转和FFT，从而获得硬件、时间和能量的更有效利用。下面详细描述的该方法适用于可以使用移位FFT的所有技术领域，包括但不限于图像处理，无线局域网(WLAN)、超宽带(UWB)通信、回波消除等。该方法还适用于所有类型的FFT结构，而与流水线、基或并行化(parallelization)无关。

基-2FFT算法是利用分治(divide and conquer)方法从离散傅里叶变换得出的。该算法有两种基本版本：一种是通过时域抽取得到的，另一种是通过频域抽取得到的。为了便于理解本发明的各个方面，现在开始描述基-2频域抽取(DIF)FFT算法的推导。

首先，令x(n)为n＝0...N-1的样本序列，其中N是偶数，且优选是2的幂。然后，将序列x(n)的离散傅里叶变换(DFT)表示为X(k)，其中k＝0...N-1。使用旋转因子符号

W_N＝e^-J2π/N

来简化表达，从x(n)到X(k)的DFT可以写为：

${\mathrm{DFT}}_N\left\{x\left(n\right)\right\}=X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{kn}}.---\left(1\right)$

然后针对偶数和奇数频率k分别来分析公式(1)。对于偶数频率，该表达式为：

$X\left(2k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{2\mathrm{kn}}=\{W_N^{2k}=W_{N/2}^{\mathrm{kn}}\}=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_{N/2}^{\mathrm{kn}}.$

和原始公式(1)相比，和的旋转因子对于n＝0...N-1的轮数完成了两倍。因此，和被分为从0到N/2-1的两个半程和(halfrange sum)，

$X\left(2k\right)=\underset{n=0}{\overset{N/2-1}{\mathrm{\Σ}}}(x\left(n\right)+x(n+N/2))W_{N/2}^{\mathrm{kn}}$

通过在0≤n＜N/2的情况下定义u(n)＝x(n)+x(n+N/2)，该表达式比较容易理解。实际上，得出u(n)的大小为N/2的FFT为

$X\left(2k\right)=\underset{n=0}{\overset{N/2-1}{\mathrm{\Σ}}}u\left(n\right)W_{N/2}^{\mathrm{kn}}={\mathrm{DFT}}_{N/2}\left\{u\left(n\right)\right\}.$

现在将侧重点改为变换的奇数频率，并且应用相同的技术，给出：

$X(2k+1)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{(2k+1)n}=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{2\mathrm{kn}}{W}_N^n=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}\left(W_N^{n}x\left(n\right)\right)W_{N/2}^{\mathrm{kn}}.$

同样，与公式(1)相比，旋转因子在n从0到N-1变化时进行了两轮，并且与上述相似，和被分成从0到N/2-1的两个半程和，

$X(2k+1)=\underset{n=0}{\overset{N/2-1}{\mathrm{\Σ}}}(W_N^{n}x\left(n\right)+W_N^{n+N/2}x(n+N/2))W_{N/2}^{\mathrm{kn}},$

它等于

$X(2k+1)=\underset{n=0}{\overset{N/2-1}{\mathrm{\Σ}}}\left(W_N^n\right\{x\left(n\right)-x(n+N/2)\left\}\right)W_{N/2}^{\mathrm{kn}}.$

为n＝0至N/2-1引入新的辅助变量 $v\left(n\right)=W_N^n(x\left(n\right)-x(n+N/2)),$ 得出

$X(2k+1)=\underset{n=0}{\overset{N/2-1}{\mathrm{\Σ}}}v\left(n\right)W_{N/2}^{\mathrm{kn}}=\mathrm{DF}{T}_{N/2}\left\{v\left(n\right)\right\}.$

结论是，信号x(n)的大小为N的FFT被分割成计算序列u(n)和v(n)的两个大小为N/2的FFT，其中u和v是x的简单函数

DFT_N{x(n)}→DFT_N/2{u(n)}且DFT_N/2{v(n)}，其中

u(n)＝(x(n)+x(n+N/2))，

$v\left(n\right)=W_N^n(x\left(n\right)-x(n+N/2)).$

图2中例示了用于根据两个大小为N/2的FFT来确定大小为N的FFT的布置。该示意图中根据x来生成u和v的布置因为图中的加减结构(包围在虚线框201中)的形状而一般被称为“FFT蝶形”。

只要被分割成两个半大小变换的变换是相等的，就可以重复应用这种分治方法。每次重复总会导致一组N/2个新蝶形。这种组被称为蝶形级。为说明这一点，图3示出了具有4个蝶形级的N＝16的DIF FFT的示意图，每个蝶形级都有8个蝶形。注意输出怎样以位反转的顺序产生：假设输入顺序为0，1，2，3，...，13，14，15(以二进制表示为0000，0001，0010，0011，...，1101，1110，1111)，则输出以顺序0，8，4，12，...，11，7，15(以二进制表示为0000，1000，0100，1100，...，1011，0111，1111)出现。

还注意到，在每次将一个变换独立地分成两个半大小的变换时，N不必是2的幂。然而，如果完整的变换的大小不是2的幂，则在某些级N将是偶数，但N/2不是，于是使用上述技术不能进一步分割该变换。

现在来描述前移位和后旋转的效果。如前所述，时间离散信号x(n)(n＝0...N-1)的DFT被定义为：

$X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{kn}},$

其中k＝0...N-1，令x_s(n)是信号x(n)向左移位了s个循环步骤的结果，则

x_s(n)＝x((n+s)mod N).

现在，x_s(n)的傅里叶变换由下式定义：

$X_s\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_s\left(n\right)W_N^{\mathrm{kn}}=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left((n+s)\mathrm{mod}N\right)W_N^{\mathrm{kn}}$

$=\{l=n+s\}=\underset{l=s}{\overset{N-1}{\mathrm{\Σ}}}x\left(l\right)W_N^{k(l-s)}+\underset{l=0}{\overset{s-1}{\mathrm{\Σ}}}x\left(l\right)W_N^{k(l-s)}$

$=\underset{l=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(l\right)W_N^{k(l-s)}=W_N^{-\mathrm{ks}}\underset{l=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(l\right)W_N^{\mathrm{kl}}.$

代入n＝l，得到：

$X_s\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_s\left(n\right)W_N^{\mathrm{kn}}=W_N^{-\mathrm{ks}}\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{kn}}$

它是x(n)乘以旋转因子W_N ^-ks的变换。因而，时域中的移位对应于频率中的旋转。对于逆傅里叶变换，情况相反。

FFT的硬件实施可以基于其数据流向图(data-flowgraph)的直接映射，如图3所示。然而，这种结构将需要支持硬件，在大多数情况下，这些支持硬件太快，因为它需要对于每次变换所有的输入数据都并行可用。换句话说，为了利用根据数据流向图直接设计出的FFT，数据必须以比实际传输速度快N倍的步调到达。如果数据速率较慢，则硬件将面临明显的等待输入的空闲时间，造成该实施不必要的芯片面积消耗。

对于很多数字信号处理应用而言，数据是以一个样本接着一个样本的串行方式到达的。例如，对于数字化语音信号或来自于天线的采样无线基带信号，情况就是这样。并行FFT实施对于这种应用明显太快。为了避免这种失配，数据流向图可以按这样的方式折叠：对于要实施的每个蝶形级仅需要一个蝶形处理器。

图4(a)中例示了针对这种折叠FFT实施的基-2蝶形级400的结构。大小为N的FFT由串联的log₂(N)个这种级构成。基-2蝶形级400具有延迟线401和可选择的数据路径逻辑403。通过基-2蝶形级400的数据路径具有两种工作模式：移位模式(图4(b)中所示)和计算模式(图4(c)所示)。

在移位模式下，数据路径逻辑403被配置成从输入接收N/2个样本，并将它们馈入到延迟线401中。同时，数据路径逻辑403接收延迟线401的内容，并将其作为基-2蝶形级400的输出进行供应。因而，该模式下的基-2蝶形级400仅充当延迟线。

在计算模式下，数据路径逻辑403根据当前输入的样本和从延迟线移位输出的数据来计算蝶形操作。蝶形操作的一个输出被作为基-2蝶形级400的输出进行供应，而蝶形操作的另一输出被馈入到延迟线401的输入。

在本发明的一方面，对标准FFT处理器进行改动，使得它独立于作用于输入数据的循环移位量而计算出相同的结果。这种改动包括通过添加输入数据交换器以及向旋转因子索引添加偏移来改变蝶形处理器元件。包括某种简单控制逻辑以确定旋转因子偏移应该是多少以及应该何时交换输入数据。现在将对此进行更为详细的描述。

为了有助于理解本发明的各个方面，我们分析了针对N频点FFT的示例性单蝶形级。考虑N个输入样本x(0)，...x(N-1)的索引0...N-1以及执行FFT所需的相应N/2个蝶形，图5中示意性示出了其蝶形0和1(“BF₀”和“BF₁”)。从FFT算法的推导明显得出，每个蝶形BF_i都具有分离开N/2个输入样本的输入；即，BF_i以x(i)和x(i+N/2)作为其输入。利用这种布置，能够适当地计算FFT算法，因为BF_i的输出能够重写变量x(i)和x(i+N/2)。

在输入数据索引的循环左移位之后，情况如图6所示。如果希望如同没有发生循环左移位那样来计算FFT，则蝶形操作也必须移位。例如，之前接收与索引0和N/2相对应的输入的最左侧蝶形此时被馈入了与索引1和N/2+1相对应的输入。因此，该蝶形不是充当BF₀，而是变为充当BF₁。

类似地，之前接收与索引N/2-1和N-1相对应的输入的最右侧蝶形此时被馈入了与索引N/2和0相对应的输入。因此，该蝶形级的功能不是充当BF_N/2-1，而是变得与其输入很好地匹配。然而，可以观察到，因为样本x(0)从最左侧交换到了最右侧位置，所以这两个样本x(0)和x(N/2)的输入顺序与标准BF₀蝶形相比是相反的。为了表示输入的这种反转，蝶形被表示为BF₀’。

对于输入数据的循环右移位，情况如图7所描绘。可以看出，因为输入的变化，最左侧的蝶形可以表示为BF′_N/2-1，而其右边的邻居变成BF₀。剩余的蝶形相应地变化，最右侧的蝶形变成BF_N/2-2。

图8是根据本发明的方面的示例性基-2DIF FFT级800(此后，称为“级800”)的示意图。为了完成所需的循环FFT功能，级800在若干方面与常规蝶形级不同。首先，两个输入被供应到两个复用器801、803的相应一个。这使得能够根据蝶形级是处于常规BF_x位置(没有交换必要)还是处于BF_x’位置(必需进行交换以撤销输入的反转)来有条件地交换输入。

用于复用器801、803的控制逻辑(未示出)可以如下运行：假定两个输入x(v)和x(v+N/2)，其中0≤v＜N/2，如果(v+s)mod N≥N/2，或等价地(当N是2的幂时)，如果(v+s)∧N/2≠0，则复用器801、803会交换输入，其中s是移位数，而∧表示位逻辑AND操作。否则，不进行交换。s的符号可用于控制移位的方向，但是为方便起见，可以将s限制在0≤s＜N的范围内，因为一个方向(例如，左)上的s位的移位等于相反方向(例如，右)上N-s位的移位。

第一复用器801的输出被供应到求和单元805的第一输入，还被供应到求差单元807的第一输入。类似地，最后一个复用器803的输出被供应到求和单元805的第二输入，还被供应到求差单元807的第二输入。第二求差单元807的输出被供应到旋转因子逻辑809。

级800不同于常规蝶形级的另一方面在于旋转因子逻辑809中使用的旋转乘法系数偏移了因子s，从而其等于W_N ^{(v+s)mod(N-2)}。如果N是2的幂，则取模运算变得没有成本，因为它导致二进制数系统中的线回(wrap-around)。

级800供应了两个输出：第一个输出x′(v)由求和单元805供应。第二个输出x′(v+N/2)由旋转因子逻辑809供应。

多个级800可以按照图3所示的方式互连以形成完整的DIF FFT单元。另选的是，可以将级800并入到如图4(a)所示的设计中(用作数据路径逻辑403的一部分)以生成如上所述的流水线基-2FFT结构。

级800所示例的蝶形级使得能够建立这样的FFT处理器(这里称为“循环FFT处理器”)，该处理器直接计算前移位或等价的后旋转数据的变换而无需单独的前移位或后旋转电路。循环FFT处理器在很多应用中是有用的。这些应用包括但不限于：补偿OFDM接收器中的失位FFT窗口；以及抵消由延迟扩展较大的信道导致的旋转。

根据本发明的设计提供了优于常规技术的很多优点。例如，这些设计不会面临附加的面积、能量和时间增长，如果应用现有技术的前移位或后旋转方法来执行相同的操作则将会导致这种附加的面积、能量和时间增长。因为移位是在FFT处理器内部进行的，所以处理器的整体控制也被简化，且除了传达移位量的输入信号s以外，不需要添加附加的块或引线。对于系统设计者而言，附加的移位功能隐藏在FFT硬件中。

根据本发明的循环FFT在这样的情况下尤其有用：样本并不是以恰当的顺序x(0)，x(1)，x(2)，...x(N-1)到达的，而是循环移位了某个量s，因而以x(s)，x(s+1)，x(s+2)，...x(N-1)，x(0)，x(1)，...x(s-1)的顺序到达。例如，这可能在OFDM接收器中存在不恰当放置的FFT窗口时发生。而且，可能由于通过延迟扩展较大的信道的传播而造成输入样本的不希望的循环移位。此处教示的循环FFT可用于解决这些问题，因为它能够如同输入样本没有任何移位那样生成相同的FFT输出。从概念上来讲，它就好像在计算之前FFT处理器已经在相反的方向使输入循环移位了量s，尽管如图所示，不需要实际的移位来完成这点。这些实施方式将包括用于确定输入样本的循环移位量和控制FFT处理器来使用与输入样本的循环移位量相同但是方向相反的s值的逻辑。

已经参照特定实施方式描述了本发明，然而，对于本领域技术人员而言，很明显，可以按照不同于上述实施方式的特定形式来实施本发明。所述实施方式仅是说明性的且不应被认为是任意形式的限制。本发明的范围由所附权利要求而不是前面的描述给出，且此处旨在涵盖落在权利要求范围内的所有的变型和等价形式。

Claims (12)

1、一种在N频点FFT中使用的频率抽取(DIF)快速傅里叶变换(FFT)级，其中N是整数，该DIF FFT级包括：

交换逻辑，其接收第一输入样本x(v)和第二输入样本x(v+N/2)，并选择性地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，或者另选地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，其中0≤v＜N/2；

求和单元，用于对第一交换逻辑输出端口和第二交换逻辑输出端口所供应的值进行相加；

求差单元，用于对第一交换逻辑输出端口和第二交换逻辑输出端口所供应的值进行相减；以及

旋转因子逻辑，其将该求差单元所供应的值乘以旋转因子W_N ^{(v+s)mod(N/2)}，其中s是表示N个输入样本的循环移位量的整数。

2、一种快速傅里叶变换(FFT)处理器，该FFT处理器包括：

权利要求1所述的DIF FFT级；以及

逻辑，其通过当(v+s)modN＜N/2时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，而当(v+s)modN≥N/2时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，来控制该交换逻辑。

3、一种正交频分复用(OFDM)接收器，该OFDM接收器包括：

权利要求2所述的FFT处理器；以及

逻辑，其确定这些输入样本的循环移位量并控制该FFT处理器来使用与这些输入样本的旋转量相等但是方向相反的s值。

4、根据权利要求3所述的OFDM接收器，其中这些输入样本的循环移位是由不恰当放置的FFT窗口所造成的。

5、根据权利要求3所述的OFDM接收器，其中这些输入样本的循环移位是由这些输入样本通过具有较大延迟扩展的信道而传播所造成的。

6、一种快速傅里叶变换(FFT)处理器，该FFT处理器包括：

权利要求1所述的DIF FFT级；以及

逻辑，其通过当(v+s)∧N/2＝0时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，而当(v+s)∧N/2≠0时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，来控制该交换逻辑，其中∧表示位逻辑AND运算。

7、一种执行在N频点傅里叶变换中使用的频率抽取(DIF)快速傅里叶变换(FFT)的方法，其中N是偶数，该DIF FFT方法包括以下步骤：

接收第一输入样本x(v)和第二输入样本x(v+N/2)，并选择性地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，或者另选地在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，其中0≤v＜N/2；

对第一交换逻辑输出端口和第二交换逻辑输出端口所供应的值进行相加；

通过对第一交换逻辑输出端口和第二交换逻辑输出端口所供应的值进行相减而生成差值；以及

将该差值乘以旋转因子W_N ^{(v+s)mod(N/2)}，其中s是表示N个输入样本的循环移位量的整数。

8、根据权利要求7所述的方法，该方法包括以下步骤：

当(v+s)modN＜N/2时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，而当(v+s)modN≥N/2时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本。

9、根据权利要求8所述的方法，该方法包括以下步骤：

确定这些输入样本的循环移位量，并将s设置为与这些输入样本的旋转量相等但方向相反的值。

10、根据权利要求9所述的方法，其中这些输入样本的循环移位是由不恰当放置的FFT窗口所造成的。

11、根据权利要求9所述的方法，其中这些输入样本的循环移位是由这些输入样本通过具有较大延迟扩展的信道而传播所造成的。

12、根据权利要求7所述的方法，该方法包括以下步骤：

当(v+s)∧N/2＝0时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第一输入样本和第二输入样本，而当(v+s)∧N/2≠0时在相应的第一交换逻辑输出端口和第二交换逻辑输出端口供应第二输入样本和第一输入样本，其中∧表示位逻辑AND运算。

Images