CN102023963B - 高速多模式时频域变换方法 - Google Patents
高速多模式时频域变换方法 Download PDFInfo
- Publication number
- CN102023963B CN102023963B CN 201010585282 CN201010585282A CN102023963B CN 102023963 B CN102023963 B CN 102023963B CN 201010585282 CN201010585282 CN 201010585282 CN 201010585282 A CN201010585282 A CN 201010585282A CN 102023963 B CN102023963 B CN 102023963B
- Authority
- CN
- China
- Prior art keywords
- frequency domain
- data
- time
- butterfly computation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
本发明公开了一种高速多模式时频域变换方法,主要解决现有时频域DFT处理中多模式复用高速不稳定的问题。其实现步骤为:(1)初始化数据,选择时频域DFT长度;(2)输入数据通过乒乓操作对存取器进行连续处理;控制器控制数据的读取,对其进行蝶形运算操作,同时控制旋转因子进入蝶形运算,并根据时频域DFT长度选择基4或基3或基2中一种基模式;(3)根据流水线结构的要求进行六级蝶形运算后输出数据,该数据经过比特反转,顺序输出时频域变换结果。本发明有效地提高了高时钟频率下系统的稳定性,适用于对实时性要求高的通信系统。
Description
技术领域
本发明属于无线通信系统领域,涉及高速多模式时频域变换方法,可适用于时分同步长期演进TD-LTE系统,以及各类对实时性和传输速率要求较高的多载波通信系统。
背景技术
TD-LTE系统是第三代移动通信技术的长期演进,在未来的通信中具有十分重要的作用。目前,在时频域变换中普遍采用离散傅里叶变换DFT(Discrete Fourier Transform),它作为一种重要技术,在无线通信系统当中具有广泛的应用,尤其高速DFT处理器的设计是各类多载波通信系统实现的关键。随着无线通信系统对数字信号处理器件需求的不断发展,信号处理计算的实时性、高速性以及多模式的兼容性已成为对时频域DFT处理器的主要要求。
在已存在的各种时频域DFT方法中,提高时频域DFT的运算速度主要包括四种技术途径:采用流水线结构、内部计算使用高倍频时钟结构、并行运算结构和采用高基数结构。其中:
流水线结构,随着处理点数的增加,其所需器件硬件单元的面积也随之大量增加;
内部计算使用高倍频时钟结构,在电路实现时,如果计算点数很大又要求高的计算速度,则要求内部运算时钟很高,很高运算时钟易造成系统的不稳定;
并行运算,虽然能提高运算速度的稳定性,但会浪费很多的硬件资源,当时频域变换点数较大时,该算法并不可取;
高基数结构,可以提高速度,但是算法基数R的选择需要考虑运算量及电路的结构特点,并且影响数据传输的稳定持续进行。
B.S.Son等在“A high-speed FFT processor for OFDM systems”中提出了一种高速DFT处理器实现方法;K.L.Heo等在“New in-place strategy for amixed-radix FFT processor”中对混合基的DFT处理器提出了一种实现方法。但是上述时频域DFT处理方法都未涉及高速多模式时频域DFT处理方法的实现,将导致硬件资源的浪费,影响在物理层数据传输的稳定性。
发明内容
本发明的目的在于克服时频域DFT处理方法在高运算时钟频率下的不稳定问题,提出了一种高速多模式时频域变换方法,以提高在物理层数据传输的稳定性,满足新一代通信技术发展的需求。
实现本发明的技术方法,包括如下步骤:
(1)初始化输入数据,选择时频域DFT长度N,64≤N≤4096;
(2)对初始化后的输入数据用两个存取器进行乒乓操作,即当一个存取器用作数据的连续输入输出时,另一个存取器用于时频域DFT的蝶形运算;通过控制信号读取存取器的输出数据,同时乒乓操作交替进行,完成对初始化后输入数据的输入输出持续处理;
(3)对存取器的输出数据进行基4模式或基3模式或基2模式的蝶形运算;控制信号在地址产生器中读出蝶形运算的每一个数据对应的地址信息;
(4)将存储到存储器中的旋转因子W(r,k,i)按照步骤(3)的地址信息,查存储器旋转因子表读取对应的旋转因子,并输入给蝶形运算单元;
(5)根据流水线结构的要求,将步骤(3)~(4)操作六次;
(6)将蝶形运算输出的数据按照比特对称的原则在一个时频域DFT长度N内进行比特反转,顺序输出比特反转后的数据。
本发明由于采用了对输入数据进行乒乓操作的方法,用两个存取器实现输入数据和输出数据同步处理,有效地提高了传输速率;同时由于本发明在数据进行蝶形运算的时候实现多种基模式的复用,使时频域DFT处理器能够在多种模式之间进行任意切换选择,解决了传统方案中数据处理多模式兼容的不稳定问题;此外由于本发明采用流水线结构进行蝶形运算操作,使多模式复用的运算速度得到稳定提升。
附图说明
图1是本发明的实现流程框图;
图2是本发明的乒乓操作示意图;
图3是本发明的蝶形运算框图。
具体实施方式
下面将结合附图对本发明进行详细描述。
参照图1,本发明的具体实现步骤如下:
步骤1:对接收的数据信息进行预处理,即初始化输入数据,选择时频域DFT的长度N,64≤N≤4096。
步骤2:对输入输出数据进行连续处理,用两个存取器进行乒乓操作,即两个存取器轮流进行数据的输入输出和蝶形运算,当一个存取器用于数据的连续输入输出时,另一个存取器用于时频域DFT的蝶形运算。
参照图2,本发明步骤的乒乓操作的实现如下:
2a)写地址控制器在输入数据和使能信号的控制下向两个存取器分别送入写地址和数据,并分别向存取器1和存取器2送入写使能信号;
2b)两个写使能信号不能同时有效,一个写满再写另一个,交替进行;
2c)读地址控制器收到写地址控制器发出的存取器满信号后开始送出读地址和读使能信号,交替从两个存取器中读出数据,同时送出数据使能信号;
2d)输出控制模块在使能信号的控制下,交替从两个存取器接收端接收数据并输出,同时负责使能信号和数据的同步;
步骤3:对存取器的输出数据在一个蝶形运算单元内进行基4模式或基3模式或基2模式的蝶形运算。
参照图3,本发明进行基4模式或基3模式或基2模式的蝶形运算分别按如下公式运算:
A.基4模式的蝶形运算采用公式:
X(0,k,i)=x(0,k,i)+x(1,k,i)+x(2,k,i)+x(3,k,i)
其中,x(0,k,i),x(1,k,i),x(2,k,i),x(3,k,i)表示在进行时频域DFT前的输入数据;X(0,k,i),X(1,k,i),X(2,k,i),X(3,k,i)表示进行时频域DFT后的输出数据; l=0,1,L,r-1;i=0,1,L,n-1;,表示进行时频域DFT的旋转因子;n表示时频域DFT运算的级数;r表示蝶形运算的基;((x))N表示x模N;表示k/ri的整数部分;
B.基3模式的蝶形运算采用公式:
X(0,k,i)=x(0,k,i)+x(1,k,i)+x(2,k,i)
其中,x(0,k,i),x(1,k,i),x(2,k,i)表示在进行时频域DFT前的输入数据;X(0,k,i),X(1,k,i),X(2,k,i)表示进行时频域DFT后的输出数据;l=0,1,L,r-1;i=0,1,L,n-1;,表示进行时频域DFT的旋转因子;n表示时频域DFT运算的级数;r表示蝶形运算的基;表示模N;表示k/ri的整数部分;
C.基2模式的蝶形运算采用公式:
X(0,k,i)=x(0,k,i)+x(1,k,i)
其中,x(0,k,i),x(1,k,i),x(2,k,i),x(3,k,i)表示在进行时频域DFT前的输入数据;X(0,k,i),X(1,k,i),X(2,k,i),X(3,k,i)表示进行时频域DFT后的输出数据;k=0,1,L,(N/r)-1;l=0,1,L,r-1;i=0,1,L,n-1;,表示进行时频域DFT的旋转因子;n表示时频域DFT运算的级数;r表示蝶形运算的基;表示模N;表示k/ri的整数部分;
步骤4:控制信号在地址产生器中读出蝶形运算的每一个数据对应的地址信息,并按照地址信息查对应的存储器旋转因子表,读取旋转因子W(r,k,i),即从三个存储器旋转因子表分别查蝶形运算用到的三个旋转因子的实部和虚部,其中实部存储在一个[0,π/2]内正弦值的存储器中,而虚部存储在另一个[0,π/2]内余弦值的存储器中。
步骤5:根据流水线结构的要求,将步骤(3)~(4)操作六次,将上一级蝶形运算操作的数据直接输入到下一级相同的蝶形运算单元,且每一级蝶形运算的基模式不同,即每一次操作在控制信号的控制下依次读取的数据和地址信息都随上一级蝶形运算输出数据而变化。
所述流水线结构,是指每一级蝶形运算单元对应基4模式,基3模式和基2模式中的其中一种基模式,该基模式的选择由步骤(1)已经选定的时频域DFT的长度N来具体确定,即:
N=r1*r2*r3*r4*r5*r6,64≤N≤4096 (4)
其中,r1表示第一级蝶形运算的基;r2表示第二级蝶形运算的基;r3表示第三级蝶形运算的基;r4表示第四级蝶形运算的基;r5表示第五级蝶形运算的基;r6表示第六级蝶形运算的基;N表示时频域DFT的长度。例如:N=1536时,r1=4,r2=4,r3=4,r4=4,r5=3,r6=2,则在第一级蝶形运算单元完成基4模式的蝶形运算,第二级蝶形运算单元完成基4模式的蝶形运算,第三级蝶形运算单元完成基4模式的蝶形运算,第四级蝶形运算单元完成基4模式的蝶形运算,第五级蝶形运算单元完成基3模式的蝶形运算,第六级蝶形运算单元完成基2模式的蝶形运算,从而由流水线结构完成整个时频域DFT的长度N的蝶形运算。
步骤6:将蝶形运算输出的数据,按照比特对称的原则在一个时频域DFT长度N内进行比特反转,顺序输出比特反转后的数据。
上述步骤描述了本发明的优选实例,显然本领域技术人员通过参考本发明的优选实例和附图,可以对本发明做出各种修改和替换,这些修改和替换都应落入本发明的保护范围之内。
Claims (7)
1.一种高速多模式时频域变换方法,包括如下步骤:
(1)初始化输入数据,选择时频域DFT长度N,64≤N≤4096;
(2)对初始化后的输入数据用两个存取器,即输入输出存取器和蝶形运算存取器进行乒乓操作,即当输入输出存取器用作数据的连续输入输出时,蝶形运算存取器用于时频域DFT的蝶形运算;通过控制信号读取输入输出存取器的输出数据;同时乒乓操作交替进行,完成对初始化后输入数据的输入输出持续处理;
(3)对输入输出存取器的输出数据进行基4模式或基3模式或基2模式的蝶形运算;利用控制信号在地址产生器中读出蝶形运算的每一个数据对应的地址信息;
(4)按照步骤(3)的地址信息,查存储器的旋转因子表读取对应的旋转因子,并输入给蝶形运算存取器;
(5)根据流水线结构的要求,将步骤(3)~(4)操作六次;
(6)将蝶形运算存取器输出的数据按照比特对称的原则在一个时频域DFT长度N内进行比特反转,顺序输出比特反转后的数据。
2.根据权利要求1所述的方法,其中步骤(2)所述乒乓操作,按如下步骤进行:
2a)写地址控制器在输入数据和使能信号的控制下向两个存取器分别送入写地址和数据,并分别向所述两个存取器送入写使能信号;
2b)两个写使能信号不能同时有效,一个写满再写另一个,交替进行;
2c)读地址控制器收到写地址控制器发出的存取器满信号后开始送出读地址和读使能信号,交替从两个存取器中读出数据,同时送出数据使能信号;
2d)输出控制模块在使能信号的控制下,交替从两个存取器接收端接收数据并输出,同时负责使能信号和数据的同步。
6.根据权利要求1所述的方法,其中步骤(4)所述的查存储器旋转因子表,是从三个存储器旋转因子表分别查蝶形运算用到的三个旋转因子的实部和虚部,其中实部存储在一个[0,π/2]内正弦值的存储器中,而虚部存储在另一个[0,π/2]内余弦值的存储器中。
7.根据权利要求1所述的方法,其中步骤(5)所述的流水线结构,是将上一级蝶形运算操作的数据直接输入到下一级相同的蝶形运算单元,且每一级蝶形运算的基模式不同,即每一次操作在控制信号的控制下依次读取的数据和地址信息都随上一级蝶形运算输出数据而变化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010585282 CN102023963B (zh) | 2010-12-13 | 2010-12-13 | 高速多模式时频域变换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010585282 CN102023963B (zh) | 2010-12-13 | 2010-12-13 | 高速多模式时频域变换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102023963A CN102023963A (zh) | 2011-04-20 |
CN102023963B true CN102023963B (zh) | 2013-10-16 |
Family
ID=43865274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010585282 Expired - Fee Related CN102023963B (zh) | 2010-12-13 | 2010-12-13 | 高速多模式时频域变换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102023963B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10698973B2 (en) | 2016-07-26 | 2020-06-30 | Institute Of Automation, Chinese Academy Of Sciences | Method and apparatus for concurrent reading and calculation of mixed radix DFT/IDFT |
CN107622035B (zh) * | 2017-09-30 | 2020-07-17 | 中国人民解放军战略支援部队航天工程大学 | 一种基于模拟退火的多项式相位信号自适应时频变换方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1791077A (zh) * | 2005-12-29 | 2006-06-21 | 上海贝豪通讯电子有限公司 | 一种时域和频域联合信道估计的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8484272B2 (en) * | 2004-08-20 | 2013-07-09 | Qualcomm Incorporated | Unified pulse shaping for multi-carrier and single-carrier waveforms |
-
2010
- 2010-12-13 CN CN 201010585282 patent/CN102023963B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1791077A (zh) * | 2005-12-29 | 2006-06-21 | 上海贝豪通讯电子有限公司 | 一种时域和频域联合信道估计的方法 |
Non-Patent Citations (1)
Title |
---|
季彦呈等.一种基于OFDM的空时协作方案.《华南理工大学学报(自然科学版)》.2009,第37卷(第5期),12-16. * |
Also Published As
Publication number | Publication date |
---|---|
CN102023963A (zh) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103984677A (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
CN101082906A (zh) | 一种低存储器开销的固定基fft处理器及其方法 | |
CN103544111B (zh) | 一种基于实时性处理的混合基fft方法 | |
CN101331479B (zh) | 快速傅里叶变换级电路、处理器和方法及正交频分复用接收器 | |
CN102023963B (zh) | 高速多模式时频域变换方法 | |
CN107133194B (zh) | 基于混合基底的可配置fft/ifft协处理器 | |
JP4160564B2 (ja) | 処理速度の向上した高速フーリエ変換装置およびその処理方法 | |
CN105095152A (zh) | 一种可配置的128点fft装置 | |
JP2015503785A (ja) | Fft/dftの逆順ソーティングシステム、方法およびその演算システム | |
CN109144472A (zh) | 一种二元扩域椭圆曲线的标量乘法及其实现电路 | |
CN104268124A (zh) | 一种fft实现装置和方法 | |
CN103493039B (zh) | 数据处理方法、数据处理装置、接入设备和用户设备 | |
US20140089370A1 (en) | Parallel bit reversal devices and methods | |
Su et al. | Reconfigurable FFT design for low power OFDM communication systems | |
CN114201725B (zh) | 基于多模可重构fft的窄带通信信号处理方法 | |
CN101833540B (zh) | 信号处理方法和装置 | |
CN102929582B (zh) | 一种面向通用处理器的fft计算地址产生方法 | |
CN101764778A (zh) | 一种基带处理器和基带处理方法 | |
KR20070061357A (ko) | 고속 푸리에 변환 시스템의 메모리 주소 계산 방법 및 그를이용한 트위들 팩터 생성 장치 | |
CN106201999B (zh) | 混合基dft/idft并行读取及计算方法和装置 | |
CN101354701B (zh) | 一种实现基4fft/ifft计算的fft处理器 | |
CN101840393A (zh) | 混合基离散傅立叶变换的处理方法及装置 | |
CN107168928A (zh) | 无需重新排序的八点Winograd傅里叶变换器 | |
CN101436173B (zh) | 一种迭代算法的处理方法及装置 | |
CN102111365A (zh) | Lte系统dft/idft旋转因子控制方法、装置及dft/idft运算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131016 Termination date: 20181213 |