BRPI0619920A2

BRPI0619920A2 - estágio de transformada de fourier rápida de decimação em freqüência, processador de transformada de fourier rápida, receptor de multiplexador de divisão de freqüência ortogonal, e, método para efetuar uma transformada de fourier rápida de decimação em freqüência

Info

Publication number: BRPI0619920A2
Application number: BRPI0619920-8A
Authority: BR
Inventors: Leif Wilhelmsson; Jim Svensson; Anders Berkeman
Original assignee: Telefonaktibolaget Lm Ericsson Publ
Priority date: 2005-12-14
Filing date: 2006-12-12
Publication date: 2011-10-25
Also published as: KR20080078062A; WO2007068438A2; CN101331479A; US7685220B2; EP1960905A2; CN101331479B; JP2009519637A; TW200741487A; JP4903810B2; WO2007068438A3; US20070133389A1; KR101229648B1

Abstract

ESTáGIO DE TRANSFORMADA DE FOURIER RáPIDA DE DECIMAçãO EM FREQUêNCIA, PROCESSADOR DE TRANSFORMADA DE FOURIER RáPIDA, RECEPTOR DE MULTIPLEXADOR DE DIVISãO DE FREQUêNCIA ORTOGONAL, E, MéTODO PARA EFETUAR UMA TRANSFORMADA DE FOURIER RáPIDA DE DECIMAçãO EM FREQUêNCIA. Um estágio de FFT de DIF é usado em uma FFT de segmento N, onde N é um inteiro par. O estágio de FFT de DIF inclui lógica de troca que recebe uma primeira amostra de entrada, x(v), e uma segunda amostra de entrada, x(v + N/2), e de forma seletiva fornece ou a primeira e a segunda amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca ou alternativamente a segunda e a primeira amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca, onde 0 <sym> v < N/2. O estágio de FFT de DIF ainda inclui uma unidade de somatório para adicionar valores fornecidos pela primeira e segunda porta desaída da lógica de troca; uma unidade de diferenciação para subtrair valores fornecidos pela primeira e segunda porta de saída da lógica de troca; e lógica de fator de rotação que multiplica um valor fornecido através da unidade de diferenciação por um fator de rotação, W~ N~^ (V + s)mod/N/2)^, onde s é um inteiro representando uma quantidade de deslocamento circular de N amostras de entrada.

Description

"ESTÁGIO DE TRANSFORMADA DE FOURIER RÁPIDA DE DECIMAÇÃO EM FREQÜÊNCIA, PROCESSADOR DE TRANSFORMADA DE FOURIER RÁPIDA, RECEPTOR DE MULTIPLEXADOR DE DIVISÃO DE FREQÜÊNCIA ORTOGONAL, E, MÉTODO PARA EFETUAR UMA TRANSFORMADA DE FOURIER RÁPIDA DE DECIMAÇÃO EM FREQÜÊNCIA"

FUNDAMENTOS

A presente invenção se refere à Transformada de Fourier Rápida (FFT), e mais particularmente para executar uma FFT com um deslocamento cíclico dos dados de entrada, ou de forma equivalente, uma FFT com um rotação de cada dado de saída.

A FFT tem um número enorme ' de aplicações em processamento digital moderno, variando de sinalização de telecomunicação de nível baixo a processamento de voz e imagem. Em algumas aplicações, o conjunto de dados da transformada é pré-deslocado ou rodado a posterior para propósitos específicos.

Da teoria de transformada, é conhecido que pré-deslocamentos e rotações a posterior são operações equivalentes. Contudo, em arranjos convencionais suas implementações diferem uma da outra. Um pré- deslocador é composto de uma área de armazenamento temporário, pelo menos, o tamanho do tamanho da transformada, e alguma lógica de endereçamento. Ao contrário, a rotação a posterior é implementada como um multiplicador complexo ou como um girador puro, usando por exemplo o algoritmo de Computador Digital de Rotação de Coordenada (CORDIC), e algum gerador de angulo de rotação (e.g., uma tabela armazenada em uma memória).

Uma aplicação típica na qual pré-deslocamento e / ou rotação a posterior são usados em conjunto com uma FFT é em sistemas de comunicação que utiliza Multiplexador de Divisão de Freqüência Ortogonal (OFDM) para comunicar. Hoje em dia, OFDM é usado em vários padrões de rede de área local sem fio (WLAN) (e.g., IEEE 802.11a e WiMAX) e televisão digital (DVB). OFDM também está sendo considerado para padrões de comunicação futuros tais como banda ultra larga (UWB) e aprimoramentos para os sistemas celulares de " 3G " (terceira geração).

Um uso do pré-deslocamento está em melhorar a sincronização do tempo na OFDM. Um símbolo de OFDM no domínio do tempo único com um prefixo cíclico é ilustrado na FIG. 1. No transmissor, dados são codificados em números complexos, que são transformados por Fourier inversa e anexados com um prefixo cíclico no domínio do tempo. No lado do receptor, dados são recuperados aplicado a transformada de Fourier para frente. A maioria, se não todas, as implementações se baseiam em algum algoritmo de FFT para as transformações de tempo-freqüência.

Sincronização no tempo do receptor, isto é, achar a melhor localização para colocação da janela de FFT, é crucial para alcançar bom desempenho do receptor. Sob nenhuma circunstância a janela pode ser colocada tal que mais do que um símbolo (incluindo seu prefixo cíclico) seja coberto, já que isto conduziria a uma interferência (ISI) entre símbolos, isto é, a mistura de dois símbolos independentes em um.

A localização ótima da janela é colocá-la " o mais tarde que possível " sem incluir dados do prefixo cíclico do próximo símbolo. Uma abordagem de forma excessivamente agressiva pode, contudo, conduzir à ISI, então tem de haver alguma margem de segurança. Colocando a janela mais cedo, incluindo partes do prefixo cíclico elimina o risco de ISI, enquanto a resposta de impulso do canal for suficientemente curta.

Uma colocação mais cedo da janela de FFT corresponde a um deslocamento cíclico dos dados de entrada da transformada (ver FIG. 1). O pedaço de dados que estava na posição mais para a direita no transmissor agora aparece à esquerda na janela de FFT do receptor. Para um sistema que usa interpolação de freqüência na estimativa de canal, quanto maior o deslocamento, mais complicada é a interpolação. Para manter a estimativa de canal simples, dados de entrada devem ser alinhados na janela de FFT através de uma pré-deslocamento ou de uma rotação a posterior.

Um outro uso para o pré-deslocamento e / ou a rotação a posterior no OFDM é quando o canal de comunicação canal tem um grande atraso de espalhamento. Tais canais experimentam uma rotação no domínio da freqüência, que pode ser mitigado pelo esquema de FFT proposto.

Os benefícios de pré-deslocamento e / ou de rotação a posterior não vem sem um preço. Um deslocamento circular no domínio do tempo requer uma grande área de armazenamento temporário e uma correspondente latência e consumo de energia para uma implementação de hardware. A correspondente rotação a posterior requer uma operação de rotação de alta precisão em todos os dados de saída da transformada, resultando em um aumento na área do chip assim como no consumo de energia.

Soluções existentes têm apresentado problemas. O deslocamento circular do estado da técnica é implementado ou no domínio do tempo ou no domínio da freqüência. Embora os dois métodos resultam em realizações diferentes, que eles tem em comum é que área, latência, e consumo de energia aumentam para uma quantidade significativa comparada com a FFT sozinha.

Para uma solução no domínio do tempo, os dados de entrada para a FFT são deslocados de forma circular antes da transformação. De modo a efetuar este deslocamento, todo os dados a serem transformados precisam estar disponíveis se a FFT não é implementada usando uma abordagem direcionada. Assim sendo, uma área extra de armazenamento temporário do tamanho de N palavras é necessária. Mesmo se a se uma abordagem direcionada é usada para a FFT, pode ser necessário fornecer a área de armazenamento temporário para armazenar tanto quanto N-I palavras, dependendo da quantidade de deslocamento circular que o arranjo é capaz de tratar.

No método do domínio de freqüência, o deslocamento corresponde a uma rotação de cada dado de saída. Nenhuma área de armazenamento temporário é necessária neste caso, mas a técnica ainda tem o associado problema de requerer um girador de alta resolução. Em adição, os dados de saída da FFT pode ser gerados em uma ordem reversa de bit, significando que o angulo de rotação para cada consecutiva amostra de saída irá aparecer ser mais ou menos aleatório. Assim sendo, pode resultar uma grande tabela para armazenar os ângulos.

Em vista da discussão anterior, é aparente que métodos do estado da técnica sofrem de um excesso significativo de área, latência, e consumo de energia. Por conseguinte, é desejável fornecer técnicas e aparelhos melhorados para realizar uma FFT com um pré-deslocamento / rotação a posterior dos dados.

SUMÁRIO

Deve ser enfatizado que os termos " compreende " e " compreendendo ", quando usados nesta especificação, são considerados para especificar a presença de características, inteiros, passos ou componentes colocados; mas o uso desses termos não exclui a presença ou adição de uma ou mais outras características, inteiros, passos, componentes ou grupos deles.

De acordo com um aspecto da presente invenção, o anterior e outros objetos são alcançados em um estágio de FFT de Decimação em Freqüência (DIF) que é usado em uma FFT de segmento N, onde N é um inteiro par. O estágio de FFT de DIF inclui lógica de troca que recebe uma primeira amostra de entrada, x(v), e uma segunda amostra de entrada, x(v + N /2), e de forma seletiva fornece ou a primeira e segunda amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca ou alternativamente a segunda e primeira amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca, onde 0 < v < N/2. O estágio de FFT de DIF ainda inclui uma unidade de somatório para adicionar os valores fornecidos pela primeira e segunda porta de saída da lógica de troca; uma unidade de diferenciação para subtrair os valores fornecidos pela primeira e segunda porta de saída da lógica de troca; e lógica de fator de rotação que multiplica um valor fornecido através da unidade de diferenciação por um fator de rotação, Wn(v + s)mod(N/2), onde s é um inteiro representando uma quantidade de deslocamento circular de N amostras de entrada.

Em um outro aspecto, um processador de FFT compreende o estágio de FFT de DIF acima mencionado e lógica que controla a lógica de troca fazendo com que a primeira e segunda amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s)mod N < N / 2, e fazendo com que a segunda e primeira amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) mod N > N/2.

Em modalidades alternativas, um processador de FFT compreendes o estágio de FFT de DIF acima mencionado e lógica que controla a lógica de troca fazendo com que a primeira e segunda amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) A N/2 = O, e fazendo com que a segunda e primeira amostras de entradas sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) A N /2 ≠ 0, onde A denotes uma operação de lógica AND por bit.

DESCRIÇÃO BREVE DOS DESENHOS

Os objetos e vantagens da invenção serão entendidos lendo a seguinte descrição detalhada em conjunto com os desenhos nos quais:

FIG. 1 é um símbolo único de OFDM no domínio do tempo com um prefixo cíclico. FIG. 2 é um arranjo para determinar uma transformada de Fourier de tamanho N a partir de duas transformadas de tamanho N/2.

FIG. 3 é uma representação esquemática de uma FFT de DIF de N= 16 com quatro estágios DIF FFT com quatro estágios borboleta de oito borboletas cada.

FIG. 4 (a) uma arquitetura para um estágio borboleta de radial- 2 para a implementação de FFT dobrada.

FIG. 4 (b) ilustra a implementação de FFT dobrada durante uma operação de modo de deslocamento.

FIG. 4 (c) ilustra a implementação de FFT dobrada durante uma operação de modo de computação.

FIG. 5, de forma esquemática, ilustra duas operações borboleta em um arranjo compreendendo N/2 operações borboleta.

FIG. 6, de forma esquemática, ilustra o efeito nas operações borboleta da FIG. 5 após um deslocamento à esquerda circular dos índices dos dados de entrada ter sido efetuado.

FIG. 7, de forma esquemática, ilustra o efeito nas operações borboleta da FIG. 5 após um deslocamento à direita circular dos índices dos dados de entrada ter sido efetuado.

FIG. 8 é um diagrama esquemático de um estágio de FFT de DIF de radial-2 exemplar de acordo com aspectos da invenção.

DESCRIÇÃO DETALHADA

As várias características da invenção agora serão descritas com referência as figuras, na qual partes iguais são identificadas com os mesmos caracteres de referência.

Os vários aspectos da invenção agora serão descritos em maiores detalhes em conjunto com um número de modalidades exemplares. Para facilitar um entendimento da invenção, muitos aspectos da invenção são descritos em termos de seqüências de ações a serem efetuadas por elementos de um sistema de computador ou outro hardware capaz de executar instruções programadas. Será reconhecido que em cada uma das modalidades, as várias ações poderiam ser efetuadas por circuitos especializados (e.g., portas lógicas discretas interconectadas para efetuar uma função especializada), através de instruções de programa sendo executas por um ou mais processadores, ou por uma combinação de ambos. Mais ainda, a invenção pode adicionalmente ser considerada incorporada totalmente dentro de qualquer forma de transportador legível de computador, tal como memória em estado sólido, disco magnético, disco óptico, ou onda portadora (tal como ondas portadoras de freqüência de rádio, de freqüência de áudio ou de freqüência óptica) contendo um conjunto apropriado de instruções de computador que fariam com que um processador realize as técnicas descritas aqui. Assim sendo, os vários aspectos da invenção podem ser incorporados em muitas formas diferentes, e todas tais formas são contempladas estarem dentro do escopo da invenção. Para cada um dos vários aspectos da invenção, qualquer tal forma das modalidades pode ser referida aqui como " lógica configurada para " efetuar a ação descrita, ou alternativamente como " lógica que " efetua a ação descrita.

Um aspecto da invenção é o desempenho do deslocamento / rotação e a FFT na mesma operação, resultando em mais eficiente uso do hardware, tempo, e energia. Esta abordagem, que é descrita em detalhe abaixo, é aplicável para todas as áreas da tecnologia na qual FFTs deslocadas podem ser usadas, incluindo mas não limitada ao processamento de imagem, rede de área local sem fio (WLAN), comunicações de banda ultra larga (UWB), cancelamento, e o similar. A abordagem é também aplicável para todo tipo de arquiteturas de FFT, independente do direcionamento, radial, ou paralelismo.

O algoritmo de FFT de radial-2 é derivado da transformada de Fourier discreta por meio de uma abordagem de dividir e conquistar. Há duas versões fundamentais do algoritmo, uma derivada por cálculo decimal no domínio do tempo, e a outra por cálculo decimal no domínio da freqüência. De modo a facilitar um entendimento dos vários aspectos da invenção, a discussão agora começa com uma derivação do algoritmo de FFT de radial-2 Decimação em Freqüência (DIF) de radial-2.

Primeiro, deixemos x(n) ser uma seqüência de amostras para η = 0...N - 1, onde N é um número par, e preferencialmente uma potência de 2. A Transformada de Fourier Discreta (DFT) da seqüência x(n) é então denotada X(k), onde k = 0...N - 1. Usando a notação de fator de rotação

<formula>formula see original document page 9</formula>

para simplificar as expressões, a DFT de x(n) to X(k) podem ser escritas

<formula>formula see original document page 9</formula>

Equação (1) é então analisado de forma independente para freqüências pares e ímpares k. Para freqüências pares, a expressão é

<formula>formula see original document page 9</formula>

O fator de rotação do somatório completa duas vezes o número de voltas para η = 0... N- 1 comparado com a equação (1) original. Por conseguinte, o somatório é dividido em duas somas de meia distância, de 0 à N/2 - 1,

<formula>formula see original document page 9</formula>

Esta expressão é mais fácil de ler definindo u(n) = x(n) + x(n + N/2) para 0 ≤ η < N/2. De fato, volta a ser uma FFT de tamanho N/2 de u(n)

<formula>formula see original document page 9</formula>

Agora, mudando o foco para freqüências ímpares da transformada e aplicando a mesma técnica dá <formula>formula see original document page 10</formula>

Aqui também, o fator de rotação faz duas vezes o número de voltas quando η varia de 0 à N - 1 comparado à Equação (1), e assim similar ao acima, o somatório é dividido em duas somas de meia distância, de 0 à N/2 -1,

<formula>formula see original document page 10</formula>

que fica

<formula>formula see original document page 10</formula>

Introduzindo uma nova variável de ajuda v(n) = WNn, (x(n) - x(n + N/2)) para η = 0 à N/2 - 1 resulta em

X(2k + I) = ^'= DFTvj2 {v(n)}.

Para concluir, uma FFT de tamanho N do sinal x(n) é dividida no cálculo das duas FFTs de tamanho N/2 das seqüências u(n) e v(n), onde u e ν são funções simples de χ

DFTjtf(XCn))-* DFTiift {«(«)} and DFTNÍ!{v(n)}, where

»(») β (x(n) + x(n + N/2)), (x(«) - x{n + N / 2)).

Um arranjo para determinar uma FFT de tamanho N de duas FFTs de tamanho N/2 é ilustrado na FIG. 2. A geração de u e ν de χ no esquemático é comumente denotado de " FFT borboleta " por causa da forma da estrutura de adição e subtração (incluso dentro da caixa de linha pontilhada 201) na figura.

A aplicação da abordagem de dividir e conquistar, pode ser repetida enquanto a transformada a ser dividida em duas transformadas de meio tamanho, é par. Cada repetição sempre resulta em um grupo de N/2 novas borboletas. Tal um grupo é denominado um estágio borboleta. Para ilustrar isto, FIG. 3 mostra uma representação esquemática de uma FFT de DFT de N = 16 com quatro estágio borboletas de oito borboletas cada. Note como as saídas são geradas em uma ordem reversa de bit: Dada a ordem de entrada 0,1,2,3,...,13, 14,15 (que, em notação binário é 0000, 0001, 0010, 0011,...,1101, 1110, 1111), as saídas aparecem na ordem 0,8,4, 12,..., 11,7,15 (que em notação binária é 0000, 1000,0100, 1100,..., 1011,0111, 1111).

Ainda é notado que, em cada divisão individual de uma transformada em duas transformadas de meio tamanho, não há necessidade para N ser uma potência de dois. Contudo, se o tamanho da transformada completa não é uma potência de dois, então em algum estágio N será par, mas N/2 não será, e então aquela transformada não pode ser mais dividida usando a técnica descrita acima.

O efeito de pré-deslocamento e a rotação a posterior, agora serão descritos. Como antes, a DFT do sinal discreto no tempo x(n), η = 0... N - 1, é definido para ser

<formula>formula see original document page 11</formula>

onde k = 0... N - 1. Deixe xs(n) ser o sinal x(n) deslocado de s passos cíclicos para a esquerda.

Então,

x, (n) = x ((n+s) mod N).

Agora, a transformada de Fourier de xs(n) é por definição

<formula>formula see original document page 11</formula> que é a transformada de x(n) multiplicada por um fator de rotação WN"ks. Assim sendo, um deslocamento no domínio do tempo corresponde a uma rotação no domínio do tempo. Para uma transformada de Fourier inversa, a situação é a oposta.

A implementação de hardware de uma FFT pode ser baseada em um mapeamento direto de seus gráficos de fluxo de dados, tal como aquele representado na FIG. 3. Contudo, tal uma estrutura vai requerer hardware de suporte que é, na maioria dos casos, bastante rápida porque requer que todos os dados de entrada estejam disponíveis em paralelo para cada transformação. Colocada de uma outra maneira, para utilizar uma FFT designada diretamente de um gráfico de fluxo de dados, os dados teriam de chegar em um ritmo N vezes mais rápido do que a velocidade de transformação efetiva. Se a taxa de dados for mais lenta, o hardware vai experimentar um tempo inativo significativo esperando para entrar, fazendo a implementação, desnecessariamente, consumir área de chip.

Para muitas aplicações de processamento de sinal digital, dados chegam em uma maneira em série, uma amostra após a outra. Este é o caso, por exemplo, para um sinal de voz digitalizado ou um sinal de banda base de rádio amostrado de uma antena. Uma implementação de FFT paralela é claramente bastante rápida para tais aplicações. Para evitar esse desencontro, os gráficos de fluxo de dados podem ser dobrados em uma maneira que requeira somente um processador borboleta por estágio borboleta a ser implementado.

A arquitetura para um estágio borboleta de radial-2 400 para tal uma implementação de FFT dobrada é representada na FIG. 4(a). Uma FFT de tamanho N é composto de log2(N) tais estágios conectados em série. O radial-2 estágio borboleta 400 tem uma linha de retardo 401 e lógica de caminho de dados que podem ser selecionados 403. O caminho dos dados através do estágio borboleta de radial-2 400 tem dois modos de operação: o modo de deslocamento (ilustrado na FIG. 4(b)) e o modo de computação (ilustrado na FIG. 4(c)).

No modo de deslocamento, a lógica de caminho de dados 403 é configurada para receber N/2 amostras da entrada e alimentá-las na linha de retardo 401. Em paralelo, a lógica de caminho de dados 403 recebe os conteúdos da linha de retardo 401, e os fornece como a saída do estágio borboleta de radial-2 400. Assim sendo, o estágio borboleta de radial-2 400 neste modo opera somente como uma linha de retardo.

No modo de computação, a lógica de caminho de dados 403 calcula uma borboleta operação a partir de uma amostra de entrada corrente e uns dados deslocados da linha de retardo. Uma saída da operação borboleta é fornecida como a saída do estágio borboleta de radial-2 400, enquanto a outra saída da operação borboleta é alimentada para a entrada da linha de retardo 401.

Em um aspecto da invenção, um processador de padrão de FFT é modificado tal que ele computa o mesmo resultado independente da quantidade de deslocamento circular que é aplicado aos dados de entrada. A modificação inclui mudar o elemento de processador borboleta adicionando um trocador de dados de entrada e uma compensação para o índice de fator de rotação. Alguma lógica de controle simples é incluída para determinar qual deve ser a compensação do fator de rotação e quando os dados de entrada dados devem ser trocados. Isto é agora descrito em maiores detalhes.

Para facilitar um entendimento dos vários aspectos da invenção, um único estágio borboleta exemplar para uma FFT de segmento N é analisado. Considere os índices 0... N-I para as N amostras de entrada x(0)... x(N - 1), e as correspondentes N/2 borboletas necessárias para efetuar a FFT, das quais borboletas 0 e 1 (" BF0 " e " BF1 ") são, de forma esquemática, mostradas na FIG. 5. Como é aparente da derivação do algoritmo de FFT, cada borboleta BF, pega entradas que são espaçadas por N/2 amostras de entrada; isto é, BF, tem x(i) e x(i + N/2) como suas entradas. Usando este arranjo, o algoritmo de FFT pode ser computado no local porque as saídas para BF, podem sobrescrever as variáveis x(i) e x(i+N/2).

Após um deslocamento circular para a esquerda dos índices de dados de entrada, a situação é como representada na FIG. 6. Se é desejado que a FFT seja computada embora o deslocamento circular para a esquerda não tenha ocorrido, então as operações de borboleta tem de ser deslocadas também. Por exemplo, a borboleta mais para a esquerda, que previamente recebeu entradas correspondendo aos índices 0 e N/2, é agora alimentado com entradas correspondendo aos índices 1 e N/2 + 1. Conseqüentemente, em vez de funcionar como BF0, esta borboleta é mudada para funcionar como BF1.

De forma similar, uma borboleta mais para a direita, que previamente recebeu as entradas correspondendo aos índices N/2-1 e N-1, é agora alimentado com entradas correspondendo aos índices N/2 e 0. Conseqüentemente, em vez de funcionar como BFN/2.i, o funcionamento deste estágio borboleta deve ser mudado da mesma forma, para coincidir suas entradas. Deve ser observado, contudo, que porque a amostra x(0) foi deslocada da posição mais à esquerda para a mais à direita, a ordem de entrada das duas amostras x(0) e x(N/2) é reversa comparada com uma borboleta de BFO. Para indicar esta reversão de entradas, a borboleta é denotada BF0'.

Para um deslocamento circular para a direita dos dados de entrada, a situação é como representada na FIG. 7. Pode ser visto que, por causa das mudanças nas entradas, a borboleta mais à esquerda pode ser denotada BF'N/2-i> e seu vizinho à direita se torna BF0. As borboletas remanescentes mudam conseqüentemente, com a borboleta mais à direita sendo BFN/2.2·

FIG. 8 é um diagrama esquemático de um estágio de FFT de DIF de radial-2 800 (doravante, " estágio 800 ") de acordo com aspectos da invenção. De modo a realizar a função de FFT circular desejada, o estágio 800 difere de um estágio borboleta convencional em vários aspectos. Primeiro, as duas entradas são fornecidas para respectivos uns de dois multiplexadores 801, 803. Isto habilita as entradas para serem, de forma condicional, trocadas, dependendo se o estágio borboleta está em uma posição BFx convencional (nenhuma troca necessária), ou em uma posição BFx' posição (troca necessária para desfazer a reversão das entradas).

Lógica de controle (não mostrada) para os multiplexadores 801, 803 pode operar de acordo com o seguinte: Dado duas entradas, x(v) e x(v + N/2), onde 0 ≤ v < N/2, os multiplexadores 801, 803 devem rotacionar as entradas se (v + s) mod N ≥ N/2, ou de forma equivalente (quando N é uma potência de 2) se (v + s) Λ N / 2 ≠ 0, onde s é o número de deslocamentos, e A denota a operação de lógica AND por bit. Por outro lado, troca não ocorre. O sinal de s podem ser usados para controlar a direção de deslocamento, mas por conveniência s pode ser limitado ao intervalo 0 ≤ s < N porque um deslocamento de s bits em uma direção (e.g., esquerda) é equivalente a um deslocamento of N - s bits na direção oposta (e.g., direita).

A saída do primeiro multiplexador 801 é fornecida para uma primeira entrada de uma unidade de somatório 805 e também para a primeira entrada de uma unidade de diferenciação 807. De forma similar, a saída do último multiplexador 803 é fornecida para uma segunda entrada da unidade de somatório 805 e também para uma segunda entrada da unidade de diferenciação 807. A saída da segunda unidade de diferenciação 807 é fornecida à lógica de fator de rotação 809.

Um outro aspecto do estágio 800 que difere de um estágio borboleta convencional é que um coeficiente de multiplicação de rotação usado dentro da lógica de fator de rotação 809 é compensado por um fator s, tal que este é igual to WN(v + s) mod(N/2). A operação do módulo vem sem custo se N é uma potência de dois porque resulta em um empacotamento em um sistema de numero binário.

Duas saídas são fornecidas pelo estágio 800: Uma primeira dessas saídas, x'(v), é fornecido pela unidade de somatório 805. A segunda dessas entradas, x'(v + N/2), é fornecida pela lógica de fator de rotação 809.

Um número de estágios 800 pode ser interconectado em uma maneira tal como ilustrado na FIG. 3 para formar uma unidade completa de FFT de DIF. De forma alternativa, um estágio 800 pode ser incorporado em um projeto tal como aquele ilustrado na FIG. 4(a) (para uso como parte da lógica de caminho de dados 403) para criar uma arquitetura de FFT de radial- 2 direcionada como descrita acima.

O estágio borboleta como exemplificado pelo estágio 800 habilita um processador de FFT (aqui referido como " processador de FFT circular ") a ser construído que diretamente computa uma transformada de dados pré-deslocados, ou de forma equivalente, rodados a posterior, sem requerer circuitos de pré-deslocamento ou rotação a posterior separados. O processador de FFT circular é útil em muitas aplicações. Tais aplicações incluem, mas não são limitados a: compensar para uma janela de FFT mal colocada em um receptor de OFDM; e contabilizar a rotação causada pelos canais tendo um grande espalhamento de retardo.

Projetos de acordo com a invenção fornecem um número de vantagens sobre técnicas convencionais. Por exemplo, tais projetos não sofrem da área, da energia, e do aumento de tempo adicional que resultam se uma abordagem de pré-deslocamento ou rotação a posterior do estado da técnica é aplicada para efetuar a mesma operação. Controle total do processador é também simplificado porque o deslocamento é efetuado dentro do processador de FFT, e nenhum bloco ou filtro adicional tem de ser adicionado, exceto para o sinal de entrada s que conduz para a quantidade de deslocamento, para um projetista de sistema designer, a funcionalidade adicional deslocamento é embutida dentro do hardware da FFT. FFTs circulares de acordo com a invenção são especialmente úteis em situações nas quais as amostras não chegam na FFT em uma ordem apropriada x(0), x(1), x(2),..., x(N - 1), mas em vez disso são deslocada de forma circular de alguma quantidade, s, e assim em vez disso chegam na ordem x(s), x(s + 1), x(s + 2),..., x(N - 1), x(0), x(1),..., x(s - 1). Isto pode, por exemplo, acontecer quando há uma janela de FFt colocada de forma imprópria em um receptor de OFDM. Também, um deslocamento circular desejado de amostras de entrada pode ser causado por propagação através de um canal tendo um grande espalhamento de retardo. A FFT circular como pensada aqui pode ser usada para solucionar esses problemas porque possibilita a mesma saída da FFT output ser gerada, embora não tenha havido qualquer deslocamento das amostras de entrada. Conceitualmente, é como se o Processador de FFT tenha, de forma circular, deslocado a entrada de uma quantidade, s, na direção oposta antes de fazer os cálculos embora, como tem sido mostrado, nenhum deslocamento efetivo é necessário para realizar isso. Tais modalidades incluiriam lógica que determinam uma quantidade de deslocamento circular das amostras de entrada e controlam o processador de FFT para usar um valor de s que é equivalente à quantidade de deslocamento circular das amostras de entrada mas em uma direção oposta.

A invenção tem sido descrita com referência as modalidades particulares. Contudo, será prontamente aparente para aqueles com qualificação na técnica que é possível incorporar a invenção em forma específica outra do que aquela da modalidade descrita acima. As modalidades descritas são meramente ilustrativas e não devem ser consideradas restritivas em qualquer maneira. O escopo da invenção é dado pelas reivindicações anexas, mais propriamente do que a descrição anterior, e todas as variações e equivalentes que caem dentro do intervalo de reivindicações são pretendidas para serem adotadas aqui.

Claims

1. Estágio de Transformada de Fourier Rápida (FFT) de Decimação em Freqüência (DIF) para usar em uma transformada de Fourier de segmento N, onde N é um inteiro, o estágio de FFT de DIF caracterizado pelo fato de compreender: lógica de troca que recebe a primeira amostra de entrada, x(v), e uma segunda amostra de entrada, x(v + N/2), e de forma seletiva fornece ou a primeira e segunda amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca ou alternativamente a segunda e primeira amostras de entrada nas respectivas primeira e segunda; portas de saída da lógica de troca, onde O < ν < N/2; uma unidade de somatório para adicionar valores fornecidos através da primeira e da segunda portas de saída da lógica de troca; a unidade de diferenciação para subtrair valores fornecidos através da primeira e da segunda porta de saída da lógica de troca; e lógica de fator de rotação que multiplica um valor fornecido através da unidade de diferenciação por um fator de rotação, Wn(v + s)mod(n/2), onde s é um inteiro representando uma quantidade de deslocamento circular de N amostras de entrada.

2. Processador de Transformada de Fourier Rápida (FFT) caracterizado pelo fato de compreender: o estágio de FFT de DIF da reivindicação 1; e lógica que controla a lógica de troca fazendo com que a primeira e segunda amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) mod N < N / -2, e fazendo com que a segunda e primeira amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) mod N < N / 2.

3. Receptor de Multiplexador de Divisão de Freqüência Ortogonal (OFDM) caracterizado pelo fato de compreender: o processador de FFT da reivindicação 2; e lógica que determina uma quantidade de deslocamento circular das amostras de entrada e controla o processador de FFT para usar um valor de s que é equivalente à quantidade de rotação das amostras de entrada mas em uma direção oposta.

4. Receptor de OFDM da reivindicação 3, caracterizado pelo fato de que o deslocamento circular das amostras de entrada é causado por uma janela de FFT colocada de forma imprópria.

5. Receptor de OFDM da reivindicação 3, caracterizado pelo fato de que o deslocamento circular das amostras de entrada é causado pela propagação das amostras de entrada através de um canal tendo um grande espalhamento de retardo.

6. Processador de Transformada de Fourier Rápida (FFT) caracterizado pelo fato de compreender: o estágio de FFT de DIF da reivindicação 1; e lógica que controla lógica de troca fazendo com que a primeira e segunda amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v+ s) Λ N /2 = O, e fazendo com que a segunda e primeira amostras de entradas sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) A N/2 ≠ O, onde A denota uma operação de lógica AND por bit.

7. Método para efetuar uma Transformada de Fourier Rápida (FFT) de Decimação em Freqüência (DIF) para usar em uma transformada de Fourier de segmento N, onde N é um inteiro par, caracterizado pelo fato de compreender: receber a primeira amostra de entrada, x(v), e uma segunda amostra de entrada. x(v + N/2), e de forma seletiva fornecer ou a primeira e segunda amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca ou alternativamente a segunda e primeira amostras de entrada nas respectivas primeira e segunda portas de saída da lógica de troca, onde 0 < ν < N/2; adicionar valores fornecidos através da primeira e da segunda portas de saída da lógica de troca; gerar um valor de diferença subtraindo valores fornecidos através da primeira e da segunda portas de saída da lógica de troca; e multiplicar o valor de diferença por um fator de rotação, WN(v+s)mod(N/2), onde s é um inteiro representando uma quantidade of deslocamento circular de N amostras de entrada.

8. Método de acordo com a reivindicação 7, caracterizado pelo fato de compreender: fazer com que a primeira e segunda amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) mod N < N /2, e fazer com que a segunda e primeira amostras de entradas sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) mod N > N/2.

9. Método de acordo com a reivindicação 8, caracterizado pelo fato de compreender: determinar uma quantidade de deslocamento circular das amostras de entrada e configurar s para um valor que é equivalente à quantidade de rotação das amostras de entrada mas em uma direção oposta.

10. Método de acordo com a reivindicação 9, caracterizado pelo fato de que o deslocamento circular das amostras de entrada é causado por um janela de FFT colocada de forma imprópria.

11. Método de acordo com a reivindicação 9, caracterizado pelo fato de que o deslocamento circular das amostras de entrada é causado pela propagação das amostras de entrada através de um canal tendo um grande espalhamento de retardo.

12. Método de acordo com a reivindicação 7, caracterizado pelo fato de compreender: fazer com que a primeira e segunda amostras de entrada sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) Λ N / 2 = 0, e fazer com que a segunda e primeira amostras de entradas sejam fornecidas nas respectivas primeira e segunda portas de saída da lógica de troca se (v + s) Λ N /2 Φ 0, onde A denota uma operação de lógica AND por bit.