CN101331454B - 用于清除信号量保留的方法及设备 - Google Patents
用于清除信号量保留的方法及设备 Download PDFInfo
- Publication number
- CN101331454B CN101331454B CN2006800469893A CN200680046989A CN101331454B CN 101331454 B CN101331454 B CN 101331454B CN 2006800469893 A CN2006800469893 A CN 2006800469893A CN 200680046989 A CN200680046989 A CN 200680046989A CN 101331454 B CN101331454 B CN 101331454B
- Authority
- CN
- China
- Prior art keywords
- memory area
- processing components
- semaphore
- write
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
- Bus Control (AREA)
Abstract
信号量(116)操作管理对由多个处理元件共享的存储器(114)的排他性存取。由存储器控制器监视用于由处理元件(102a)、(102b)进行的排他性存取的信号量保留状态。为清除废弃的保留状态,传输命令信号以进行对存储器的写入操作且同时禁止对所述存储器的内容的更新。响应于接收到所述命令信号将控制器(104)处的保留状态从保留状态变为非保留状态。
Description
技术领域
本发明涉及具有共享存储器的处理系统,且更特定来说涉及用于清除信号量保留的方法及设备。
背景技术
仅需敲击几下键盘即可执行复杂处理任务的计算机使电子工业发生了革命性改变。这些复杂任务涉及使用总线以迅速及有效的方式彼此通信的惊人数目的复杂组件。总线是计算机中的组件之间的通道或路径。
传统上,驻留在计算机中的许多总线均已实施为共享总线。共享总线可为任何数目的组件提供经由共用路径或通道来通信的装置。近几年间,共享总线技术已在很大程度上被点-对-点交换连接法所替代。点-对-点交换连接法可在总线上正在彼此通信的两个组件之间提供直接连接。可使用多个直接链接来允许几个组件同时通信。可使用总线仲裁器来管理经由所述总线的通信。
实施总线架构的计算机可包含连接到存储器的若干处理组件。所述存储器可由系统设计者或在操作期间动态地划分为多个区域。每一处理组件均可具有其自身的专用存储器区域。另一方面,“共享存储器区域”是可通过多次处理来存取的存储器区域。可使用信号量来管理对所述共享存储器区域的存取。“信号量”是驻留在共享存储器位置中指示共享资源的可存取性的硬件或软件旗标。需要存取共享存储器区域的处理组件可读取所述信号量来确定所述共享存储器区域的可存取性。如果所述信号量指示共享存储器区域可用,则所述处理组件可设定所述信号量以指示共享存储器区域是锁定的,并继续存取存储器。
当处理组件读取信号量时,存储器为处理组件创建对共享存储器区域的“保留”。一旦处理组件设定信号量来锁定共享存储器区域,即清除所述保留。然而,如果处理器在尚未设定信号量之前即被中断,则必须清除所述保留。需要一种用于清除信号量保留的有效装置。
发明内容
本发明揭示一种清除信号量保留以排他性地存取共享存储器的方法。所述方法包含:向与共享存储器相关联的信号量存储器区域传输写入请求;及响应于所述写入请求禁止对信号量存储器区域的内容的更新。
本发明揭示一种处理系统。所述处理系统包含:多个处理组件;存储器,其包括可由所述处理组件共享的共享存储器区域及指示共享存储器部分的排他性写入存取可用性的信号量存储器区域;及控制器,其维持信号量保留状态,其中响应于对来自所述处理组件中的一者的信号量存储器区域的写入请求清除所述控制器的保留状态且不将数据写入到信号量存储器区域。
本发明揭示另一种处理系统。所述处理系统包含:多个处理组件;存储器,其包括可由所述多个处理组件共享的共享存储器区域及指示共享存储器部分的排他性写入可用性的信号量存储器区域;及控制器,其维持信号量保留状态,其中所述处理组件中的每一者均经配置以向信号量存储器区域传输清除信号量保留状态且不写入到信号量存储器区域的写入请求。
此揭示的技术提供的优点在于:信号量保留可被清除而不占用额外的存储器且避免了存储器存取步骤。根据以下的详细说明,本发明的额外优点对所属技术领域的技术人员将变得显而易见,在以下说明中仅以图解说明预期用于执行本发明的最佳模式的方式而只显示及描述了本发明的优选实施例。应认识到,本发明能够具有其它及不同的实施例,且能够对其几个细节做出各种明显方面的修改且不背离本发明。因此,应将各附图及本说明本质上视为说明性而非限定性。
附图说明
本文以实例的方式而非以限定的方式在附图的各图式中图解说明本发明,且在附图中相同的参考编号指代相同的元件,且在附图中:
图1是图解说明处理系统的实例的功能性方块图。
图2是所述处理系统的元件的更详细的局部方块图。
图3是图解说明处理系统的操作的流程图。
具体实施方式
图1是图解说明处理系统的实例的功能性方块图。所述处理系统可以是计算机或驻留在计算机中,且能够处理、检索及存储信息。所述处理系统可以是独立的系统或嵌入在装置中,例如:有线或无线电话、个人数字助理(PDA)、膝上型、桌上型计算机(PC)、传呼机、调制解调器、游戏控制台、数码相机、视频会议设备、广播设备或任何其它需要数据处理能力的合适装置。存储器100通过存储器控制器104及系统总线互连及总线仲裁器106耦合到一个或一个以上处理组件102a及102b。每一处理组件均可以是任何类型的总线掌控组件,其中包含(举例来说):微处理器、数字信号处理器(DSP)、桥接器、可编程逻辑、离散门或晶体管逻辑、或任何其它信息处理组件。虽然为简化说明仅显示两个处理组件,但可采用大量处理组件。
存储器可由系统设计者或在操作期间动态地划分为多个区域。存储器区域可专用于每一处理组件,而存储器的其它区域可由多个处理组件共享以供存取。术语“存储器区域”是指任何存储器装置、存储器装置的任何部分、存储器映射区域等等。共享的共用存储器资源可以是任何类型的总线从属组件,其中包含(举例来说):寄存器、存储器、桥接器或任何其它能够检索及存储信息的组件。
为了以有效的方式管理存储器存取,通常将总线仲裁器耦合到总线。例如,寻求对共享存储器区域的存取的处理组件102a可通过总线向总线仲裁器广播读取或写入请求。然后,总线仲裁器可向请求处理组件102a授予对共享存储器区域的存取以执行所述读取或写入操作。如果来自一个或一个以上处理组件的多个读取及/或写入请求在总线仲裁器争辩,则总线仲裁器可确定将要执行所述读取及/或写入操作的顺序并根据总线仲裁方案动态地配置总线互连。所述总线仲裁方案可视特定的应用及总体设计限制条件而变化。对存储器的存取可基于优先权标准与公平分配考虑之间的平衡。
处理器可通过在地址总线上设置地址来广播读取请求。可以类似的方式做出写入请求,其中额外的数据设置在数据总线上。所述地址总线及数据总线可以是单独的总线或单个分时总线。可采用边带信令将适当的控制信号提供给存储器控制器104。或者,可在单独的总线上或单个分时总线上将所述控制信号与所述地址及数据多路复用。所述控制信号还可包含(举例来说):读取/写入选通脉冲、排他性或非排他性操作、有效负载大小信号及(在写入操作的情形下)写入字节启用。可使用“写入字节启用”来指示将使用总线上的哪些字节通道来广播用于写入操作的数据。举例来说,32位数据总线上的2字节有效负载广播可使用4个字节通道中的2个字节通道。可使用所述写入字节启用来向存储器控制器指示将使用数据总线上2个字节通道中的哪一个来广播所述有效负载。
处理应用通常要求在未经中断的一序列操作期间对写入到共享存储器区域的排他性存取。处理系统必须向要求这一排他性存取的处理器提供适当的存储器存取管理。图2是存储器100及存储器控制器104的更详细方块图。通过“信号量”操作来管控共享存储器的排他性可存取性。将存储器100划分为多个区域。存储器区域110及112分别专用于处理器102a及102b。存储器区域114是由多个处理器共享的存储器区域。如果此区域适于适定的系统使用,则可进一步将其划分为多个部分,其中每一部分均由多个处理器系统的特定处理器共享。区域116专用于信号量存储装置。
存储器控制器104包含排他性状态机监视器119及120。监视器119是与处理器102a相关联的排他性监视器,其用于监视及控制所述处理器对共享存储器114的排他性存取操作。监视器120是与102b相关联的排他性监视器。
如先前在本发明的发明背景部分中所解释,信号量是驻留在信号量存储器区域116中且指示共享存储器资源114的可存取性或不可存取性的旗标。寻求对共享存储器区域的排他性存取的处理组件可经由相关联的存储器控制器监视器读取信号量存储器区域,以确定共享存储器区域或存储器区域部分的可存取性。如果所述信号量指示共享存储器区域可供用于存取,则所述存储器控制器可在信号量区域中设定旗标来指示共享存储器区域是“锁定的”,并继续存取所述存储器以由相关联的处理器写入到共享存储器区域114中。在信号量的锁定状态期间,没有其它处理组件能够存取共享存储器。一旦完成处理操作,所述旗标即由处理器控制器移除且所述信号量返回到指示可存取性的未锁定状态。
通常调用信号量保留方案来管理对共享存储器的排他性存取。作为获得对共享存储器的排他性写入存取的先决条件,必须在请求处理器的相关联存储器控制器监视器中为所述请求处理器建立保留。所述控制器在信号量读取操作发生时设定保留状态。举例来说,指令代码序列可需要由处理器102a进行排他性存取以写入到共享存储器区域114中的位置。为执行处理器所要求的写入排他性请求,必须首先读取信号量来确定区域114是否可由102a存取。信号量读取操作起始控制器来为监视器119中的处理器102a设定保留状态。
在没有锁定共享存储器区域的情况下,处理器102a可立即获得存取或等到随后在代码序列中获得存取。处理器102b也可在没有锁定信号量的情况下在监视器120中建立保留状态。如果两个处理器同时具有保留状态,则使得其请求将赢得对存储器控制器的仲裁的第一处理器将获得对共享存储器区域的排他性存取。
一旦存取区域114,信号量旗标即被设定且处理器102a获得排他性存取。响应于写入排他性命令,监视器119激活控制器以清除监视器119中所存储的保留状态,以及对监视器120中可能已存储的相同地址的任何保留。当拥有锁定的处理器写入指示信号量不再是锁定的信号量位置时,释放所述信号量的锁定状态。
在建立保留之后,处理器102a对代码序列的处理可异常中止,或所述代码序列可能会在共享存储器区域的写入操作发生之前已被取代。如果共享存储器尚未由所述处理器中的任一者存取,则保留将未被清除。由于存储器控制器监视器不能区分保留与先前的代码序列还是与随后的代码序列相关联,协议要求在可获得新保留来用于后续排他性写入存取之前清除废弃的保留。因此,如果一保留不会发生排他性写入操作,则必须采取措施清除所述保留。
在处理系统的至少一个实施例中,可通过向信号量存储器区域116广播写入请求而同时禁止处理器写入到信号量存储器区域116来清除信号量保留。这可通过多种方式来实现。举例来说,可使用写入字节启用以在由处理器做出的写入到信号量存储器区域116的请求期间停用数据总线上的所有字节通道。因此,处理器的保留已清除,但信号量存储器区域116尚未更新,且由此保持未锁定来由另一处理器使用。
信号量清除操作图解说明于流程图图3中。在步骤S20处,处理器102a起始对代码序列的处理。在步骤S22处确定处理器是否需要对共享存储器地址的排他性写入操作。如果不需要,则继续进行处理直到完成所述代码序列处理。如果在步骤S22中确定需要排他性写入,则处理器在步骤S24处向信号量地址发布读取命令。此命令在与处理器102a相关联的存储器控制器监视器119中设定保留。
在步骤S26处,读取信号量地址并确定对共享存储器区域的排他性存取是否可用。如果不能,则在步骤S28处清除保留且处理流程返回到步骤S20来继续处理代码串。如果信号量不指示锁定状态,则在步骤S28处确定与保留相关联的代码序列是否已异常中止。如果所述代码序列仍将被处理,则处理器102a发布排他性写入命令。存储器控制器104在认识到在监视器119中所设定的处理器102a的保留状态时,在步骤S30处向处理器提供对共享存储器区域114的存取。所述存储器控制器将锁定旗标写入到信号量存储器并清除任何现有的信号量保留。处理器102a通过对共享存储器区域的排他性存取来继续执行代码序列。在步骤S32处,处理器已完成其操作序列并放弃排他性存取。存储器控制器104清除信号量旗标来指示共享存储器可供存取。在步骤S20处可处理新的代码序列。
如果在步骤S28处确定代码序列已异常中止,则必须从存储器控制器中清除保留。在步骤S34处,处理器发布排他性写入命令。处理器设定写入字节启用来启用数据总线上的所有字节通道。响应于所述写入命令,存储器控制器清除监视器119中的保留状态,且由于不存在启用的字节通道而不写入到信号量存储器区域。可在步骤S20处处理新的代码序列。
结合本文所揭示实施例描述的各种说明性逻辑块、模块、电路、元件及/或组件均可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件、或其经设计以执行本文所述功能的任何组合来实施或执行。通用处理器可以是微处理器,或者,所述处理器也可以是任何常规的处理器、控制器、微控制器或状态机。处理器也可实施为计算组件的组合,例如DSP与微处理器的组合、多个微处理器的组合、一个或一个以上微处理器与DSP核心的联合、或任何其它这种配置。
结合本文所揭示实施例描述的方法或算法可直接包含在硬件、由处理器执行的软件模块或这两者的组合中。软件模块可驻留在:RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬磁盘、可装卸磁盘、CD-ROM或所属技术领域中已知的任何其它形式的存储媒体中。可将存储媒体耦合到处理器以使所述处理器可从所述存储媒体读取信息及将信息写入到所述存储媒体。另一选择为,所述存储媒体可与所述处理器成一体。
提供上文对所揭示实施例的说明以使所属技术领域的技术人员能够做出或使用本发明。所属技术领域的技术人员将很容易得知对这些实施例的各种修改,且本文所界定的一般原理也可适用于其它实施例而不背离本发明的精神或范围。因此,并不打算将本发明限定为本文所示实施例,而是将赋予其与权利要求书相一致的全部范围,其中除非明确指明,否则,以单数形式提及一元件并不是表示“一个且仅一个”,而是指“一个或一个以上”。所属技术领域的技术人员已知或以后将得知的此整个揭示内容所述各实施例的元件的所有结构及功能等效物均明确地以引用方式并入本文中并将涵盖于权利要求书内。此外,无论是否已在权利要求书中明确引用此揭示内容,本文所揭示的内容均不打算奉献给公众。权利要求书要素均不依据35 U.S.C.§112第六段的规定加以解释,除非使用短语“用于…的装置”明确描述所述要素,或在方法权利要求中使用短语“用于…的步骤”来描述所述要素。
Claims (16)
1.一种清除信号量保留以排他性地存取共享存储器的方法,所述方法包括:
在存储器控制器监视器中为处理器设定信号量保留状态,其中所述共享存储器与信号量存储器区域相关联;
传输所述处理器发布的排他性写入命令至所述信号量存储器区域;
防止所述排他性写入命令更新所述信号量存储器区域;及
响应于所述排他性写入命令,清除所述信号量保留状态。
2.如权利要求1所述的方法,其中防止所述写入命令更新所述信号量存储器区域包括向控制器传输控制信号,所述控制信号防止所述写入命令更新所述信号量存储器区域。
3.如权利要求2所述的方法,其中所述控制信号包括写入字节启用。
4.如权利要求3所述的方法,其中提供数据总线以经由多个字节通道向所述共享存储器传输数据,且其中通过设定所述写入字节启用以停用所述数据总线上的所有字节通道来禁止一个或一个以上处理组件更新所述信号量存储器区域的内容。
5.如权利要求4所述的方法,其中所述信号量保留状态与来自多个处理组件的一个特定处理组件相关联,且从所述特定处理组件传输所述写入命令。
6.如权利要求5所述的方法,其中所述控制器包括多个处理组件中的每一者的信号量保留状态,且所述写入命令仅影响传输过所述写入命令的所述处理组件的所述控制器的所述保留状态的变化。
7.一种处理系统,其包括:
多个处理组件;
存储器,其包括可由所述多个处理组件共享的共享存储器区域及指示所述共享存储器区域的排他性写入存取可用性的信号量存储器区域;及
控制器,其维持信号量保留状态,其中响应于来自所述多个处理组件中的一者的对所述信号量存储器区域进行更新的写入请求,清除所述控制器的保留状态而不将数据写入到所述信号量存储器区域。
8.如权利要求7所述的处理系统,其中所述多个处理组件中的所述一者通过向所述控制器传输具有写入请求的控制信号来防止所述写入请求更新所述信号量存储器区域。
9.如权利要求8所述的处理系统,其中所述控制信号包括写入字节启用。
10.如权利要求9所述的处理系统,其进一步包括位于所述多个处理组件与所述控制器之间的数据总线,所述数据总线具有多个字节通道,且其中所述处理组件中的所述一者通过设定所述写入字节启用以停用所述数据总线上的字节通道来防止在对所述信号量存储器区域的写入请求期间将数据写入到所述信号量存储器区域。
11.如权利要求8所述的处理系统,其中所述控制器含有多个处理组件中的每一者的保留状态,且所述写入请求仅影响传输过所述写入请求的所述处理组件的所述控制器的所述保留状态的变化。
12.一种处理系统,其包括:
多个处理组件;
存储器,其包括可由所述多个处理组件共享的共享存储器区域及指示所述共享存储器区域的排他性写入存取可用性的信号量存储器区域;及
控制器,其维持信号量保留状态;
其中所述处理组件中的每一者均经配置以传输写入请求以更新所述信号量存储器区域,所述写入请求用于清除信号量保留状态而不写入到所述信号量存储器区域。
13.如权利要求12所述的处理系统,其中所述处理组件中的每一者均经配置以通过向所述控制器传输带有所述写入请求的控制信号以防止更新所述信号量存储器区域。
14.如权利要求13所述的处理系统,其中所述控制信号包括写入字节启用。
15.如权利要求14所述的处理系统,其进一步包括位于所述多个处理组件与所述控制器之间的数据总线,所述数据总线具有多个字节通道,且其中所述处理组件中的所述一者通过设定所述写入字节启用以停用所述数据总线上的字节通道来防止在对所述信号量存储器区域的写入请求期间将数据写入到所述信号量存储器区域。
16.如权利要求13所述的处理系统,其中所述控制器含有所述处理组件中的每一者的保留状态,且所述写入请求仅影响传输过所述写入请求的所述处理组件的所述控制器的所述保留状态的变化。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/254,391 US7421529B2 (en) | 2005-10-20 | 2005-10-20 | Method and apparatus to clear semaphore reservation for exclusive access to shared memory |
US11/254,391 | 2005-10-20 | ||
PCT/US2006/060136 WO2007048136A2 (en) | 2005-10-20 | 2006-10-20 | Method and apparatus to clear semaphore reservation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101331454A CN101331454A (zh) | 2008-12-24 |
CN101331454B true CN101331454B (zh) | 2013-11-13 |
Family
ID=37944853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800469893A Active CN101331454B (zh) | 2005-10-20 | 2006-10-20 | 用于清除信号量保留的方法及设备 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7421529B2 (zh) |
EP (1) | EP1938190B1 (zh) |
JP (5) | JP5449776B2 (zh) |
KR (1) | KR100957425B1 (zh) |
CN (1) | CN101331454B (zh) |
CA (1) | CA2626643A1 (zh) |
IL (1) | IL190976A0 (zh) |
RU (1) | RU2380743C1 (zh) |
WO (1) | WO2007048136A2 (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070136725A1 (en) * | 2005-12-12 | 2007-06-14 | International Business Machines Corporation | System and method for optimized preemption and reservation of software locks |
JP4874165B2 (ja) * | 2006-07-07 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法 |
US7831801B1 (en) * | 2006-08-30 | 2010-11-09 | Xilinx, Inc. | Direct memory access-based multi-processor array |
IL180020A (en) * | 2006-12-12 | 2013-03-24 | Waterfall Security Solutions Ltd | Encryption -and decryption-enabled interfaces |
IL180748A (en) | 2007-01-16 | 2013-03-24 | Waterfall Security Solutions Ltd | Secure archive |
US8695000B1 (en) | 2007-03-16 | 2014-04-08 | The Mathworks, Inc. | Data transfer protection in a multi-tasking modeling environment having a protection mechanism selected by user via user interface |
IL187492A0 (en) * | 2007-09-06 | 2008-02-09 | Human Interface Security Ltd | Information protection device |
US8214603B2 (en) * | 2008-02-01 | 2012-07-03 | International Business Machines Corporation | Method and apparatus for handling multiple memory requests within a multiprocessor system |
US20090198916A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Lakshminarayana B | Method and Apparatus for Supporting Low-Overhead Memory Locks Within a Multiprocessor System |
US20090198695A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Lakshminarayana B | Method and Apparatus for Supporting Distributed Computing Within a Multiprocessor System |
US10235215B2 (en) * | 2008-02-01 | 2019-03-19 | International Business Machines Corporation | Memory lock mechanism for a multiprocessor system |
IL194943A0 (en) * | 2008-10-27 | 2009-09-22 | Human Interface Security Ltd | Verification of data transmitted by computer |
JP2010140290A (ja) * | 2008-12-12 | 2010-06-24 | Panasonic Corp | マルチプロセッサシステム及びその排他制御の調停方法 |
US9552206B2 (en) * | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
US20130111168A1 (en) * | 2011-10-27 | 2013-05-02 | Freescale Semiconductor, Inc. | Systems and methods for semaphore-based protection of shared system resources |
US9081630B2 (en) * | 2012-12-12 | 2015-07-14 | Wind River Systems, Inc. | Hardware-implemented semaphore for resource access based on presence of a memory buffer in a memory pool |
US9431077B2 (en) * | 2013-03-13 | 2016-08-30 | Qualcomm Incorporated | Dual host embedded shared device controller |
US9292442B2 (en) * | 2013-04-11 | 2016-03-22 | Qualcomm Incorporated | Methods and apparatus for improving performance of semaphore management sequences across a coherent bus |
WO2015061687A1 (en) * | 2013-10-25 | 2015-04-30 | Advanced Micro Devices, Inc. | Processor and methods for immediate handling and flag handling |
IL235175A (en) | 2014-10-19 | 2017-08-31 | Frenkel Lior | Secure desktop remote control |
WO2016195688A1 (en) * | 2015-06-04 | 2016-12-08 | Siemens Aktiengesellschaft | Method and system for clustering engineering data in a multidisciplinary engineering system |
IL250010B (en) | 2016-02-14 | 2020-04-30 | Waterfall Security Solutions Ltd | Secure connection with protected facilities |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4456965A (en) * | 1980-10-14 | 1984-06-26 | Texas Instruments Incorporated | Data processing system having multiple buses |
US4594657A (en) * | 1983-04-22 | 1986-06-10 | Motorola, Inc. | Semaphore for memory shared by two asynchronous microcomputers |
US4841435A (en) * | 1986-10-29 | 1989-06-20 | Saxpy Computer Corporation | Data alignment system for random and block transfers of embedded subarrays of an array onto a system bus |
US5408629A (en) * | 1992-08-13 | 1995-04-18 | Unisys Corporation | Apparatus and method for controlling exclusive access to portions of addressable memory in a multiprocessor system |
JP2500101B2 (ja) * | 1992-12-18 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 共用変数の値を更新する方法 |
CN1268704A (zh) * | 1999-03-29 | 2000-10-04 | 国际商业机器公司 | 一种用于高速缓存相干对称多处理器系统内的分区存储器保护的装置和方法 |
JP2005109664A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | デジタルテレビ受信機 |
JP5210620B2 (ja) * | 2007-12-19 | 2013-06-12 | 独立行政法人科学技術振興機構 | ペプチドアプタマーライブラリーの作製方法および用途 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6290739A (ja) * | 1985-10-16 | 1987-04-25 | Fujitsu Ltd | メモリアクセス制御方式 |
JPH04225433A (ja) * | 1990-12-27 | 1992-08-14 | Fujitsu Ltd | キャンセル機能付セマフォ同期方式 |
JPH04361340A (ja) * | 1991-06-07 | 1992-12-14 | Fujitsu Ltd | メモリ排他制御方式 |
JP2702317B2 (ja) * | 1991-07-05 | 1998-01-21 | 富士通株式会社 | 共用メモリの排他制御処理装置 |
US5440752A (en) * | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
AU4229293A (en) * | 1992-05-13 | 1993-12-13 | Southwestern Bell Technology Resources, Inc. | Open architecture interface storage controller |
JPH06149765A (ja) * | 1992-11-12 | 1994-05-31 | Fujitsu Ltd | 共有メモリ排他制御自動解除方式 |
JP2541771B2 (ja) * | 1993-01-29 | 1996-10-09 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 原子的メモリ参照方法及びシステム |
JP3373253B2 (ja) * | 1993-07-07 | 2003-02-04 | 富士通株式会社 | 情報処理装置 |
JPH07182186A (ja) * | 1993-12-22 | 1995-07-21 | Toshiba Corp | セマフォの有効利用方法 |
US5548780A (en) * | 1994-07-21 | 1996-08-20 | Apple Computer, Inc. | Method for semaphore communication between incompatible bus locking architectures |
JPH08137807A (ja) * | 1994-11-10 | 1996-05-31 | Canon Inc | 情報処理システム及びその方法 |
JPH08185381A (ja) * | 1994-12-28 | 1996-07-16 | Canon Inc | 情報処理方法及び装置 |
JPH08335539A (ja) * | 1995-06-06 | 1996-12-17 | Sony Corp | 生産管理装置および生産管理方法 |
JPH09330241A (ja) * | 1996-06-07 | 1997-12-22 | Tokai Univ | デッドロック防止排他制御方式 |
JPH10177560A (ja) * | 1996-12-17 | 1998-06-30 | Ricoh Co Ltd | 記憶装置 |
US6898709B1 (en) * | 1999-07-02 | 2005-05-24 | Time Certain Llc | Personal computer system and methods for proving dates in digital data files |
US7409557B2 (en) * | 1999-07-02 | 2008-08-05 | Time Certain, Llc | System and method for distributing trusted time |
US20050160272A1 (en) * | 1999-10-28 | 2005-07-21 | Timecertain, Llc | System and method for providing trusted time in content of digital data files |
US6745274B1 (en) * | 2000-04-25 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Apparatus and method for synchronizing multiple accesses to common resources |
US6513089B1 (en) * | 2000-05-18 | 2003-01-28 | International Business Machines Corporation | Dual burst latency timers for overlapped read and write data transfers |
WO2001099344A2 (en) * | 2000-06-14 | 2001-12-27 | Williams Communications, Llc | Route selection within a network with peering connections |
JP2002007315A (ja) * | 2000-06-19 | 2002-01-11 | Canon Inc | バススイッチ用バスプロトコル |
US6587905B1 (en) * | 2000-06-29 | 2003-07-01 | International Business Machines Corporation | Dynamic data bus allocation |
GB2370131C (en) * | 2000-12-12 | 2006-09-06 | Advanced Risc Mach Ltd | Exclusive access control to a processing resource |
JP3996355B2 (ja) * | 2001-03-22 | 2007-10-24 | 株式会社日立製作所 | マルチプロセッサシステム |
JP2004280191A (ja) * | 2003-03-12 | 2004-10-07 | Matsushita Electric Ind Co Ltd | データ転送制御方法および装置 |
US7360035B2 (en) * | 2004-09-01 | 2008-04-15 | International Business Machines Corporation | Atomic read/write support in a multi-module memory configuration |
-
2005
- 2005-10-20 US US11/254,391 patent/US7421529B2/en active Active
-
2006
- 2006-10-20 WO PCT/US2006/060136 patent/WO2007048136A2/en active Application Filing
- 2006-10-20 CN CN2006800469893A patent/CN101331454B/zh active Active
- 2006-10-20 KR KR1020087012025A patent/KR100957425B1/ko not_active IP Right Cessation
- 2006-10-20 JP JP2008536652A patent/JP5449776B2/ja not_active Expired - Fee Related
- 2006-10-20 RU RU2008119844/09A patent/RU2380743C1/ru not_active IP Right Cessation
- 2006-10-20 CA CA002626643A patent/CA2626643A1/en not_active Abandoned
- 2006-10-20 EP EP06846131.8A patent/EP1938190B1/en not_active Not-in-force
-
2008
- 2008-04-17 IL IL190976A patent/IL190976A0/en unknown
-
2011
- 2011-10-17 JP JP2011227849A patent/JP2012069128A/ja active Pending
-
2012
- 2012-08-03 JP JP2012173238A patent/JP2013012208A/ja not_active Withdrawn
-
2014
- 2014-03-26 JP JP2014064434A patent/JP5847868B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-02 JP JP2015040646A patent/JP5890049B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4456965A (en) * | 1980-10-14 | 1984-06-26 | Texas Instruments Incorporated | Data processing system having multiple buses |
US4594657A (en) * | 1983-04-22 | 1986-06-10 | Motorola, Inc. | Semaphore for memory shared by two asynchronous microcomputers |
US4841435A (en) * | 1986-10-29 | 1989-06-20 | Saxpy Computer Corporation | Data alignment system for random and block transfers of embedded subarrays of an array onto a system bus |
US5408629A (en) * | 1992-08-13 | 1995-04-18 | Unisys Corporation | Apparatus and method for controlling exclusive access to portions of addressable memory in a multiprocessor system |
JP2500101B2 (ja) * | 1992-12-18 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 共用変数の値を更新する方法 |
CN1268704A (zh) * | 1999-03-29 | 2000-10-04 | 国际商业机器公司 | 一种用于高速缓存相干对称多处理器系统内的分区存储器保护的装置和方法 |
JP2005109664A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | デジタルテレビ受信機 |
JP5210620B2 (ja) * | 2007-12-19 | 2013-06-12 | 独立行政法人科学技術振興機構 | ペプチドアプタマーライブラリーの作製方法および用途 |
Also Published As
Publication number | Publication date |
---|---|
KR20080059651A (ko) | 2008-06-30 |
JP5890049B2 (ja) | 2016-03-22 |
WO2007048136A2 (en) | 2007-04-26 |
US20070094430A1 (en) | 2007-04-26 |
WO2007048136A3 (en) | 2007-06-28 |
JP2014149849A (ja) | 2014-08-21 |
RU2008119844A (ru) | 2009-11-27 |
JP5449776B2 (ja) | 2014-03-19 |
EP1938190B1 (en) | 2015-11-18 |
CN101331454A (zh) | 2008-12-24 |
JP5847868B2 (ja) | 2016-01-27 |
KR100957425B1 (ko) | 2010-05-11 |
US7421529B2 (en) | 2008-09-02 |
CA2626643A1 (en) | 2007-04-26 |
IL190976A0 (en) | 2009-08-03 |
WO2007048136B1 (en) | 2007-08-09 |
JP2015144000A (ja) | 2015-08-06 |
JP2009512945A (ja) | 2009-03-26 |
JP2013012208A (ja) | 2013-01-17 |
EP1938190A2 (en) | 2008-07-02 |
JP2012069128A (ja) | 2012-04-05 |
RU2380743C1 (ru) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101331454B (zh) | 用于清除信号量保留的方法及设备 | |
KR101010801B1 (ko) | 액세스 허용을 결정하는 방법 및 장치 | |
CN1639666A (zh) | 具有外围设备访问保护的数据处理系统及其方法 | |
CN102436431B (zh) | 总线系统和其死锁避免电路 | |
CN101164051A (zh) | 总线访问仲裁方案 | |
CN1759557A (zh) | 具有外围设备访问保护的数据处理系统及其方法 | |
JPH09231123A (ja) | データ完全性を維持するためのスピン・バッファおよび方法 | |
JP4587756B2 (ja) | 半導体集積回路装置 | |
US6446149B1 (en) | Self-modifying synchronization memory address space and protocol for communication between multiple busmasters of a computer system | |
US6513090B1 (en) | Bidirectional data transfer during buffer flushing operations | |
CN101777030B (zh) | 数据传输系统的验证装置和方法 | |
JP2010009454A (ja) | 情報処理装置 | |
KR20060038377A (ko) | 버스 시스템, 전자 시스템 및 액세스 제어 방법 | |
US6484243B1 (en) | Shared memory tracing apparatus | |
JP2004062910A (ja) | マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法 | |
US20100030938A1 (en) | Controller and method for direct memory access | |
US5951662A (en) | Single latch semaphore register device for multi-processor systems | |
US20060168413A1 (en) | Method for regulating access to data in at least one data storage device in a system consisting of several individual systems | |
CN104054063A (zh) | 锁定芯片组的系统管理中断(smi)使能寄存器 | |
US20080294824A1 (en) | Device information management systems and methods | |
JPH0553999A (ja) | Cpu間割込み制御装置 | |
JPS60101666A (ja) | 共有資源管理装置 | |
JPH0554000A (ja) | Cpu間割込み制御装置 | |
JPS6119059B2 (zh) | ||
JPH08272685A (ja) | コンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |