JPH04361340A - メモリ排他制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共有メモリと複数のプ
ロセッサからなるデータ処理システムのメモリ排他制御
方式に関する。複数のプロセッサで共有メモリとして機
能する主記憶装置の中のデータを更新する場合、あるプ
ロセッサがデータを更新しようとしている最中に、他の
プロセッサによる同じデータへのアクセスを許すと、デ
ータの一貫性が失われてしまうため、これらのメモリ領
域はセマフォ領域を管理することで排他的に使用できる
ようにしている。

【０００２】セマフォ領域を獲得する際には、ロック線
（排他制御線）をアサートしてシステムバスを占有した
状態でセマフォ領域を読出し、読出したセマフォビット
が０であれば、空き状態にあることからセマフォビット
を１にセットし、システムバスの占有を解除する。この
ようにセマフォ領域を獲得できれば、この後、獲得した
メモリの排他領域をアクセスすることができる。排他領
域のアクセスが終了した場合には、セマフォビットをク
リアする。

【０００３】しかし、セマフォビットのセット或いはク
リアに際し、バスエラーが検出された場合、１にセット
されたセマフォビットはバスエラーが発生したときのプ
ロセッサによって獲得されたものか、それ以前に他のプ
ロセッサによって獲得されていたものかの判別がつかず
、エラー発生に対する診断処理や回復処理が適切にでき
ず、この点の改善が望まれる。

【０００４】

【従来の技術】図５は従来のメモリ排他制御が行われる
データ処理システムの一例を示したもので、複数のプロ
セッサ３ａ〜３ｇをシステムバス２を介して共有メモリ
１に接続している。システムバス２はロック線（排他制
御線）とデータ転送線を備え、ロック線をアサートする
ことで特定のプロセッサがシステムバス２を占有できる
。

【０００５】複数のプロセッサ３ａ〜３ｇからのアクセ
スを受ける共有メモリ１は、複数のプロセッサのアクセ
ス競合によりデータの一貫性が失われることを防止する
ため、セマフォ領域５を使用した排他制御を行っている
。セマフォ領域５には例えばメモリ領域６ａ，６ｂ毎に
セマフォビットが設けられており、セマフォビットのセ
ット、リセットに基づいて排他制御を行う。例えばプロ
セッサ３ａがメモリ領域６ａをアクセスする際には、メ
モリ領域６ａに対応したセマフォ領域５の中のセマフォ
ビットを１にセットし、その後にメモリ領域６ａをアク
セスする。この状態で他のプロセッサ３ｂが同じ領域６
ａをアクセスしようとしてセマフォ領域５を参照すると
、メモリ領域６ａに対応したセマフォビットはプロセッ
サ３ａにより既に１にセットされて獲得されているため
、プロセッサ３ｂによるアクセスは禁止され、プロセッ
サ３ａによるセマフォビットのリセットを待つことにな
る。

【０００６】図６は従来の排他制御でセマフォ領域の獲
得に失敗した時の処理フローであり、次のようになる。 （１）メモリ領域（排他記憶領域）のアクセス命令を解
読する。 （２）ロック線をアサートしてシステムバスを占有する
。 （３）セマフォ領域をアクセスする。

【０００７】（４）アクセスしたセマフォ領域のセマフ
ォビットをメモリから読出す。 （５）セマフォビットをプロセッサ側に転送する。 （６）セマフォビットが１にセットされていれば比較失
敗と判断し、システムバスのロックを解除し、命令リト
ライ処理に進む。 図７は従来の排他制御でセマフォ領域の獲得に成功した
時の処理フローであり、次のようになる。

【０００８】（１）メモリ領域のアクセス命令を解読す
る。 （２）ロック線をアサートしてシステムバスを占有する
。 （３）セマフォ領域をアクセスする。 （４）アクセスしたセマフォ領域のセマフォビットをメ
モリから読出す。 （５）セマフォビットをプロセッサ側に転送する。

【０００９】（６）セマフォビットが０にセットされて
いれば比較成功と判断する。 （７）セマフォビットの０から１への変更をメモリ側に
指示する。 （８）セマフォビットに１にセットする書込みを行う。 （９）プロセッサ側に完了通知を送る。 （１０）ロック線によるシステムバスの占有を解除する
。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のセマフォ領域を使用したメモリ排他制御方式
にあっては、図８に示すように、図７の（１）〜（８）
と同様にセマフォ領域の獲得に成功し、（９）でプロセ
ッサ側に完了通知を行った際にパリティエラー等のバス
エラーが発生すると、セマフォ領域の書込が完了したか
否かがプロセッサ側で不明なため、バスエラー状態から
の回復が困難になる問題があった。

【００１１】即ち、バスエラーが発生した場合、従来方
式では、セマフォ領域の書込が完了したか否かプロセッ
サ側で不明なため、セマフォ領域の管理を放棄するか或
いは図８の（７）からのリトライ処理を行っている。し
かし、セマフォ領域の獲得に成功していた場合にセマフ
ォ領域の管理を放棄してしまうことは全体的な処理性能
の低下を招く。

【００１２】また、図８の（７）からのリトライ処理は
、セマフォ領域を参照せずにセマフォ領域への書込みを
指示する専用のハードウェアを必要とする上に、バスエ
ラー発生時にセマフォ領域の書込みが完了したか否か不
明のためシステムバスのロックを維持したままリトライ
処理を行わざるを得ず、バスロックが長くなることでシ
ステム全体の性能に与える影響が大きい。

【００１３】本発明は、このような従来の問題点に鑑み
てなされたもので、セマフォ獲得のためのバスロック時
にバスエラーが発生しても、他のプロセッサのアクセス
を何ら制限することなくエラー処理を行ってバスエラー
から迅速に回復できるメモリ排他制御方式を提供するこ
とを目的とする。

【００１４】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、複数のデータ処理装置３ａ〜
３ｎと共有メモリ１をデータ転送線及び排他制御線（ロ
ック線）を備えたシステムバス２を介して接続し、共有
メモリ１の排他領域６をアクセスする際に排他制御線に
よりシステムバス２をロックした状態でセマフォ領域５
を読出してセマフォを獲得するための書込みを行い、こ
の書込み後にシステムバス２のロックを解除するメモリ
排他制御方式を対象とする。

【００１５】このようなメモリ排他制御方式として本発
明にあっては、共有メモリ１内に、セマフォ領域５への
書込みが成功か不成功かを示す状態記憶手段４をプロセ
ッサ３ａ〜３ｎ毎に設け、バスエラー発生時のエラー処
理において状態記憶手段４を参照してセマフォ領域５へ
の書込みの成功と不成功を判別できるようにしたことを
特徴とする。

【００１６】またバスエラー発生時にはシステムバス２
のロックを解除してプロセッサ内部パラメータのメモリ
側への退避処理を行った後に状態記憶手段４を参照し、
セマフォ領域５の獲得成功を判別した際には直ちに処理
を終了し、セマフォ領域５の獲得不成功を判別した際に
は、セマフォ領域５の読出しからのリトライ処理を行う
ことを特徴とする。

【００１７】

【作用】このような構成を備えた本発明のメモリ排他制
御方式によれば、セマフォ獲得時の書込みによる成功と
不成功を記録するためのプロセッサ毎のステータス情報
を共有メモリの状態記憶手段に設けているため、バスエ
ラー処理に先立って行われるプロセッサの内部パラメー
タの退避処理の書込みを行ってもセマフォ獲得の成功、
不成功を示すステータス情報は影響を受けず、そのまま
保持される。

【００１８】続くバスエラー処理ではステータス情報を
参照してセマフォ獲得の成功、不成功をチェックし、書
込みが成功していた場合は、直ちに処理を終了して排他
領域へのアクセスを可能とする。書込みが不成功であっ
た場合はセマフォビットの読出しからやり直すリトライ
処理となる。

【００１９】

【実施例】図２は本発明のメモリ排他制御方式が適用さ
れるデータ処理システムの実施例構成図である。図２に
おいて、１は主記憶装置を用いた共有メモリ、２はシス
テムバス、３ａ，３ｂ，・・・３ｇはデータ処理装置と
してのプロセッサである。システムバス２はロック線（
排他制御線）とデータ転送線を備え、プロセッサ３ａ〜
３ｇのいずれかで共有メモリ１をアクセスする際にロッ
ク線をアサートすることでシステムバス２を専有するこ
とができる。

【００２０】共有メモリ１には排他記憶領域としてのメ
モリ領域６ａ，６ｂが設けられ、メモリ領域６ａ，６ｂ
を特定のプロセッサが排他領域としてアクセスすること
を管理するためセマフォ領域５を設けている。即ち、例
えばプロセッサ３ａが共有メモリ１のメモリ領域６ａを
アクセスする際には、まずセマフォ領域５を参照してメ
モリ領域６ａに対応したセマフォビットが０のリセット
状態にあれば、メモリ領域６ａは排他領域となっていな
いことからセマフォビットを１にセットする書込みを行
うことでプロセッサ３ａがメモリ領域６ａを排他領域と
して獲得する所謂セマフォ領域の獲得を行う。

【００２１】一方、セマフォ領域５から読み出したセマ
フォビットが他のプロセッサのアクセスで排他領域とな
っていることを示すビット１にセットされている際には
、セマフォ領域の獲得に失敗したものと判断し、リトラ
イ処理に入ってセマフォビットが０にリセットされるの
を待ってセマフォ領域の獲得を行うようになる。このよ
うなプロセッサ３ａ〜３ｇによる共有メモリ１のセマフ
ォ領域５の獲得に際しては、まずシステムバスのロック
線をアサートしてバスを専有した状態で行い、セマフォ
領域５が獲得できればシステムバス２のロックを解除す
るようになる。

【００２２】更に共有メモリ１には新たに状態記憶手段
４が＃ａ〜＃ｇに示すようにプロセッサ３ａ〜３ｇ毎に
設けられる。この状態記憶手段４にはプロセッサ３ａ〜
３ｇの中のいずれかのプロセッサが共有メモリ１のセマ
フォ領域５の獲得に成功した際にセマフォ領域の獲得成
功を示すステータス情報を書き込むようになる。状態記
憶手段４に書き込んだプロセッサ３ａ〜３ｇ毎のセマフ
ォ領域の獲得成功を示すステータス情報はセマフォ領域
５の獲得、即ちセマフォビットの１への書込みが済んで
共有メモリ１側からプロセッサ側に完了通知を行った際
にバスエラーが発生し、このバスエラーに対するエラー
処理の際に活用される。

【００２３】即ち、従来方式ではセマフォビットの書込
完了通知をプロセッサ側に送る際にバスエラーが起きる
と、プロセッサ側でセマフォビットの書込みが完了した
のか否か分からなくなってしまい、エラー処理に不都合
を来す。これに対し本発明にあっては、セマフォ領域５
に対するセマフォビットの書込みが行われると同時に状
態記憶手段４のセマフォ獲得を行ったプロセッサの領域
に書込完了を示すステータス情報が書き込まれているた
め、バスエラーに対するエラー処理でプロセッサ側の内
部パラメータを共有メモリ１側に退避した後に状態記憶
手段４を参照することでセマフォ領域の書込完了の有無
を知ることができ、セマフォ領域の書込完了の有無が分
かれば書込成功及び書込不成功のそれぞれに応じた適切
なエラー処理を行うことができる。

【００２４】図３は図２の実施例においてセマフォ獲得
が成功した場合の処理フローを示す。この処理フローは
次の（１）〜（１１）のようになる。尚、以下の説明は
プロセッサ３ａがメモリ領域６ａをアクセスする場合を
例にとるものとする。 （１）プロセッサ３ａが共有メモリ１のメモリ領域６ａ
のアクセス命令を解読する。

【００２５】（２）プロセッサ３ａはシステムバス２の
ロック線をアサートしてバスを専有する（ロック設定）
。 （３）専有したシステムバス２を使用してセマフォ領域
５をアクセスする。 （４）アクセスしたセマフォ領域５のメモリ領域６ａに
対応するセマフォビットを読み出す。

【００２６】（５）読み出したセマフォビットをプロセ
ッサ３ａに転送する。 （６）プロセッサ３ａにおいて、セマフォビットが０に
リセットされていることから比較成功と判断する。 （７）プロセッサ３ａはシステムバス２を介して共有メ
モリ１側にセマフォビットの変更を指示する。

【００２７】（８）共有メモリ１側において、セマフォ
領域５のメモリ領域６ａに対応するセマフォビットを１
にセットする書込みを行う。 （９）共有メモリ１内の状態記憶手段４におけるプロセ
ッサ３ａに対応した領域＃ａにセマフォビット１の書込
完了を示すステータス情報を書き込む。

【００２８】（１０）共有メモリ１側からプロセッサ３
ａに完了通知を送る。 （１１）プロセッサ３ａはロック線のアサートを解除し
、システムバス２の専有を外すロック解除を行う。 以上の（１）〜（１１）の処理によりプロセッサ３ａは
共有メモリ１のメモリ領域６ａを排他記憶領域として獲
得し、他のプロセッサ３ｂ〜３ｇによるメモリ領域６ａ
へのアクセスを禁止し、プロセッサ３ａのみがメモリ領
域６ａをアクセスすることができる。

【００２９】図４は図３の（１０）に示すメモリ側から
プロセッサ側に対する完了通知の際にバスエラーが発生
したときの処理フローを示す。図４において、（１０）
の完了通知までの処理は図３の（１）〜（１０）と同じ
である。図４においては（１０）のメモリ側からの完了
通知をプロセッサ側に送った際にバスエラーが発生しバ
スエラーが発生した後の処理は次の（１１）〜（２０）
のようになる。

【００３０】（１１）プロセッサ３ａはメモリ側からセ
マフォ獲得の完了通知を受けている際にパリティエラー
等のバスエラーの発生を知ると、ロック線によるシステ
ムバス２の専有を解除するロック解除を行う。 （１２）続いてプロセッサ３ａはバスエラー処理に先立
ってプロセッサ内部パラメータの退避処理を行う。

【００３１】（１３）退避処理の対象となるプロセッサ
の内部パラメータとしてのコンテキスト退避データを共
有メモリ１側に転送する。 （１４）プロセッサ３ａから送られてきたコンテキスト
退避データを共有メモリ１の所定領域に書き込む。 （１５）退避書込みの完了をプロセッサ３ａに通知する
。

【００３２】（１６）バスエラー発生時の状態を検査す
る診断処理を行う。 （１７）プロセッサ３ａは共有メモリ１の状態記憶手段
４の領域＃ａのステータスをアクセスする。 （１８）状態記憶手段４の領域＃ａのステータス情報を
読み出す。 （１９）＃ａ領域から読み出したステータス情報をプロ
セッサ３ａに送る。

【００３３】（２０）読み出したステータス情報からセ
マフォビットのセット完了の有無、即ちセマフォ獲得の
成功の有無を判別する。セマフォビットのセット完了、
即ちセマフォ獲得が成功していれば直ちに処理を終了す
る。一方、セマフォビットのセットが完了していなけれ
ば、即ちセマフォ獲得が不成功であったならば命令リト
ライ処理に入る。この命令リトライ処理は図６に示した
セマフォ獲得失敗時のシステムバス２のロック解除後の
命令リトライ処理と全く同じであり、図３の（１）から
の処理を繰り返すことになる。

【００３４】一方、プロセッサ３ａがメモリ領域６ａの
セマフォを獲得した後にメモリ領域６ａのアクセスを終
了してセマフォビットを０にリセットする際にも、同様
にロック線によるシステムバス２の専有状態でセマフォ
ビットの０への書き替えが行われ、このとき状態記憶手
段４の領域＃ａのステータス情報はセマフォビットのリ
セットを示す状態に戻される。

【００３５】尚、上記の実施例にあってはシステムバス
２をロックしてプロセッサがセマフォを獲得する際の結
果を状態記憶手段４にステータス情報として保持してい
るが、ロック時以外についてもプロセッサのアクセスに
よる結果をステータス情報として状態記憶手段４に保持
するようにすれば、アクセス結果のプロセッサ側に対す
る完了通知の際にバスエラーが起きてもエラー処理にお
いてアクセス結果がどのようになっているか状態記憶手
段４の参照で知ることができ。より適切なエラー処理を
行って通常処理に迅速に回復することができる。

【００３６】

【発明の効果】以上説明してきたように本発明によれば
、システムバスをロックして共有メモリのセマフォ獲得
の書込みを行った際に書込完了を示すステータス情報を
別途記憶し、その後にプロセッサ側に完了通知を送るよ
うにしたため、完了通知の際にバスエラーが起きてもメ
モリ側に書込完了のステータスが残っており、このステ
ータス情報を参照することで確実且つ迅速なエラー処理
を行うことができる。

【００３７】また、エラー処理の際にはシステムバスの
ロックが解除されていることから、エラー処理により他
のプロセッサのアクセスに制限を加えることもない。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明の実施例構成図

【図３】本発明のセマフォ獲得に成功し正常に完了を通
知できた時の処理フロー図

【図４】本発明のセマフォ獲得に成功したが完了通知時
にバスエラーを起した時の処理フロー図

【図５】従来方
式を備えたデータ処理システムの構成図

【図６】従来方
式でセマフォ獲得に失敗した時の処理フロー図

【図７】従来方式でセマフォ獲得に成功した時の処理フ
ロー図

【図８】従来方式でセマフォ獲得に成功したが完了通知
時にバスエラーを起した時の処理フロー図

【符号の説明】

１：共有メモリ ２：システムバス ３ａ〜３ｎ：データ処理装置（プロセッサ）４：状態記
憶手段 ５：セマフォ領域 ６：排他記憶領域 ６ａ，６ｂ：メモリ領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数のデータ処理装置（３ａ〜３ｎ）と共
   有メモリ（１）をデータ転送線及び排他制御線を備えた
   システムバス（２）を介して接続し、共有メモリ（１）
   の排他記憶領域（６）をアクセスする際に前記排他制御
   線によりシステムバス（２）をロックした状態でセマフ
   ォ領域（５）を読み出してセマフォを獲得するための書
   込みを行い、該書込み後にシステムバス（２）のロック
   を解除するメモリ排他制御方式に於いて、前記共有メモ
   リ内に、セマフォ領域（５）への書込みが成功か不成功
   かを示す状態記憶手段（４）を前記プロセッサ（３ａ〜
   ３ｎ）毎に設け、バスエラー発生時のエラー処理におい
   て前記状態記憶手段（４）を参照してセマフォ領域（５
   ）への書込みの成功と不成功を判別できるようにしたこ
   とを特徴とするメモリ排他制御方式。
2. 【請求項２】請求項１記載記載のメモリ排他制御方式に
   於いて、バスエラー発生時にはシステムバス（２）のロ
   ックを解除してプロセッサ内部パラメータのメモリ側へ
   の退避処理を行った後に状態記憶手段（４）を参照し、
   セマフォ領域（５）の獲得成功を判別した際には処理を
   終了し、セマフォ領域（５）の獲得不成功を判別した際
   には、セマフォ領域（５）の読出しからのリトライ処理
   を行うことを特徴とするメモリ排他制御方式。