CN101330036A - 浅沟槽隔离结构及其制造方法 - Google Patents

浅沟槽隔离结构及其制造方法 Download PDF

Info

Publication number
CN101330036A
CN101330036A CNA2007100423449A CN200710042344A CN101330036A CN 101330036 A CN101330036 A CN 101330036A CN A2007100423449 A CNA2007100423449 A CN A2007100423449A CN 200710042344 A CN200710042344 A CN 200710042344A CN 101330036 A CN101330036 A CN 101330036A
Authority
CN
China
Prior art keywords
dielectric layer
chemical vapor
vapor deposition
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100423449A
Other languages
English (en)
Other versions
CN100576491C (zh
Inventor
刘永
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710042344A priority Critical patent/CN100576491C/zh
Publication of CN101330036A publication Critical patent/CN101330036A/zh
Application granted granted Critical
Publication of CN100576491C publication Critical patent/CN100576491C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开的一种浅沟槽隔离结构的制造方法，包括：提供一半导体衬底；在所述半导体衬底表面形成垫氧化层和垫氮化层；刻蚀所述垫氧化层、垫氮化层和半导体衬底形成沟槽；在所述沟槽和衬底表面沉积第一介质层；执行第一热退火步骤；在所述第一介质层表面沉积第二介质层；执行第二热退火步骤；研磨所述第一介质层和第二介质层至所述垫氮化层；移除所述垫氮化层和垫氧化层。本发明的STI隔离结构及其制造方法能够实现高深宽比STI隔离沟槽的无空隙和无缺陷填充。

Description

浅沟槽隔离结构及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离(STI)结构及其制造方法。
背景技术
随着半导体技术的飞速发展，半导体器件特征尺寸显著减小，对芯片制造工艺也相应地提出了更高的要求。其中一个具有挑战性的课题就是绝缘介质在各个薄膜层之间或沟槽中均匀无孔地填充以提供充分有效的隔离保护。在制造工艺进入深亚微米技术节点之后，0.13μm以下的元件例如MOS器件有源区之间的隔离已大多采用浅沟槽隔离(shallowtrench isolation，STI)结构。STI隔离结构的形成首先需要在衬底中刻蚀出沟槽，再利用化学气相淀积(CVD)在浅沟槽中填入介电质，例如氧化硅，再利用化学机械研磨(CMP)的方法使晶片表面平坦化。
在90nm技术节点，由于STI隔离沟槽通常具有较高的深宽比，为了实现均匀无孔隙(void)的填充，通常采用高密度等离子化学气相淀积(High-Density-Plasma CVD，HDP-CVD)工艺在沟槽中填充氧化硅。HDP-CVD工艺是在一个反应腔室中通过高频和射频偏压同步地进行淀积和刻蚀的工艺。具体来说，在HDP-CVD工艺中，淀积过程通常是由硅烷SiH4和氧气O2的反应来实现，而刻蚀过程通常是由Ar或He与O2离子轰击的溅射(Sputtering)反应来完成，参见《高密度等离子体化学气相淀积工艺简介》，作者陈英杰--半导体国际和美国专利US 5,872,058公开的技术方案中所记载的。
但是，在器件特征尺寸进入90纳米工艺节点之后，目前甚至达到65纳米以下，器件有源区更加密集，要求STI隔离沟槽具有非常高的深宽比(例如4∶1或更高)。进一步增强沟槽的填充能力，实现无孔隙和无损伤填充，仍然是HDP-CVD工艺面临的巨大挑战。
发明内容
因此，本发明的目的在于提供一种STI隔离结构及其制造方法，能够实现高深宽比STI隔离沟槽的无空隙和无缺陷填充。
为达到上述目的，本发明提供的浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底；
在所述半导体衬底表面形成垫氧化层和垫氮化层；
刻蚀所述垫氧化层、垫氮化层和半导体衬底形成沟槽；
以第一高密度等离子化学气相淀积工艺在所述沟槽和衬底表面沉积第一介质层；
执行第一热退火步骤；
以第二高密度等离子化学气相淀积工艺在所述第一介质层表面沉积第二介质层；
执行第二热退火步骤；
研磨所述第一介质层和第二介质层至所述垫氮化层；
移除所述垫氮化层和垫氧化层。
优选地，所述方法还包括刻蚀所述垫氮化层的步骤，以增大对应沟槽位置的垫氮化层开口。
所述方法还包括在沟槽内壁和底部表面形成衬氧化层的步骤。
所述第一高密度等离子化学气相淀积工艺的淀积/溅射比为5至7。
所述第一介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
所述第二高密度等离子化学气相淀积工艺的淀积/溅射比为2至4。
所述第二介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
所述第一热退火在氮气气氛中进行。
所述第一热退火的温度为900～1150℃，时间为50～150min。
所述第二热退火为快速热退火。
所述第二热退火的温度为900～1200℃，时间为5～20sec。
所述垫氧化层利用热氧化或原位蒸气产生工艺形成。
所述工艺温度为900～1000℃。
所述垫氧化层的厚度为80～120
Figure A20071004234400071
。
所述垫氮化层利用等离子增强化学气相淀积工艺、在700～800℃的温度下形成。
所述垫氮化层的厚度为1000～2000
Figure A20071004234400072
。
所述衬氧化层利用热氧化或原位蒸气产生工艺形成。
所述工艺温度为900～1100℃。
所述衬氧化层的厚度为50～200
Figure A20071004234400073
。
相应地，本发明还提供了一种浅沟槽隔离结构，包括沟槽和衬氧化层，所述沟槽中填充的绝缘物质包括以第一高密度等离子化学气相淀积工艺沉积的第一介质层和以第二高密度等离子化学气相淀积工艺沉积的第二介质层。
所述第一高密度等离子化学气相淀积工艺的淀积/溅射比为5至7。所述第一介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
所述第二高密度等离子化学气相淀积工艺的淀积/溅射比为2至4。所述第二介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
所述衬氧化层的厚度为50～200
Figure A20071004234400074
。
与现有技术相比，本发明具有以下优点：
本发明利用两步高密度等离子化学气相淀积(HDP-CVD)工艺在沟槽中填充绝缘物质例如氧化硅，且第一步HDP-CVD工艺的淀积/溅射比大于第二步HDP-CVD工艺的淀积/溅射比，能够有效避免第一步HDP-CVD工艺后出现夹断现象，并使第二步HDP-CVD工艺的填充效果得到进一步改善。此外，本发明的方法在第一步HDP-CVD工艺之后对沉积的氧化硅在氮气气氛中进行热退火，热退火过程中，一方面通过氧化硅自身产生的流动性能够排出沉积过程中可能产生的孔隙，另一方面能够增加氧化硅的致密度和均匀度；在第二步HDP-CVD工艺之后对沉积的氧化硅进行快速热退火，不但能够提高第二步HDP-CVD工艺沉积的氧化硅的致密度和均匀度，而且能够进一步提高沟槽中氧化硅整体的致密和均匀程度，从而实现对高深宽比STI隔离沟槽的无空隙和无缺陷填充，大大提高了浅沟槽隔离结构的绝缘性能。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图3为说明HDP-CVD工艺的器件剖面示意图；
图4至图15为说明本发明STI隔离结构及其制造方法的器件剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明是关于半导体集成电路制造技术领域，特别是关于在半导体器件中形成浅沟槽隔离结构的方法和浅沟槽隔离结构。这里需要说明的是，本说明书提供了不同的实施例来说明本发明的各个特征，但这些实施例仅是利用特别的组成和结构以方便说明，并非对本方面的限定。
HDP-CVD工艺是同时使用淀积用反应气体，例如硅烷(SiH4)和氧气(O2)，与溅射用反应气体，例如氩气(Ar)、氦气(He)和氢气(H2)等以同时进行淀积(deposition)和溅射(sputtering)反应。图1至图3为说明HDP-CVD工艺的器件剖面示意图。淀积工艺10在沟槽11中沉积氧化硅12，溅射工艺20对沉积的氧化硅12起到刻蚀作用。为了得到良好的沟槽填充效果，需要调整HDP-CVD的淀积溅射比，使得沟槽氧化硅层的填充量达到最大，同时不会产生削角或孔洞现象。HDP-CVD工艺的淀积溅射比(D/S)定义为：
D/S＝总的淀积速率/溅射速率＝(净淀积速率+溅射速率)/溅射速率。
在调整HDP-CVD工艺时，反应室内的氩气(Ar)、氦气(He)和氢气(H2)的含量影响溅射率，硅烷(SiH4)和氧气(O2)的含量影响淀积率。通过调整HDP-CVD工艺中的H2、O2和SiH4等气体的含量，获得期望的淀积溅射比(D/S)。
本发明的方法通过两步HDP-CVD工艺在沟槽中沉积氧化硅，且第一步HDP-CVD工艺的淀积/溅射比大于第二步HDP-CVD工艺的淀积/溅射比，图4至图15为说明本发明STI隔离结构及其制造方法的器件剖面示意图。首先如图4所示，在半导体衬底100表面形成垫氧化硅层(pad oxide)110和垫氮化硅层(pad nitride)120。衬底100包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
垫氧化硅层110可以采用热氧化法，例如炉管(furnace)氧化，或原为蒸气产生(ISSG)法形成，氧化的温度控制在900～1000℃之间，生长的厚度为80～120
Figure A20071004234400101
。垫氮化硅层120利用热生长或化学气相淀积等方法形成，优选为等离子增强化学气相淀积(PECVD)工艺。反应室温度控制在700～800℃，淀积的厚度为1000～2000。沉积的氮化硅层120具有较高的致密程度，可作为后续化学机械研磨(CMP)的研磨停止层。
接下来如图5所示，在氮化硅层120表面利用旋涂(spin on)法涂布光刻胶，并通过曝光、显影等光刻工艺形成光刻胶图形130。该图形130定义隔离沟槽的位置。然后，如图6所示，以光刻胶图形130为掩膜刻蚀垫氧化硅层110和垫氮化硅层120，将光刻胶图形130转移至垫氮化硅层120和垫氧化硅层110中。在刻蚀过程中，刻蚀气体为包括含氟(F)气体、氯气Cl2、氧气O2、氦气He等的混合气体，以及惰性气体(例如氢气Ar、氖气Ne)。流量为40-80sccm，刻蚀反应室的等离子源输出功率为200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。
在接下来的工艺步骤中，如图7所示，利用有机溶剂(例如CLK-888)湿法去除光刻胶图形130，或利用氧气等离子灰化(ashing)工艺去除光刻胶图形130。然后以氮化硅层120为掩膜，采用反应离子刻蚀或等离子刻蚀工艺刻蚀半导体衬底100，形成隔离沟槽。在刻蚀过程中，刻蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是衬底)偏压功率来实现。刻蚀气体包括氩气Ar以及四氟甲烷CF4、六氟乙烷C2F6和三氟甲烷CHF3等含氟气体。在反应室内同时通入上述气体，其中氩气Ar起到稀释刻蚀气体的作用，其流量为100sccm～300sccm。起刻蚀作用的气体中，四氟甲烷CF4的流量为50sccm～100sccm；六氟乙烷C2F6的流量为100sccm～400sccm；三氟甲烷CHF3的流量为10sccm～100sccm。反应室内将所述气体电离为等离子体的射频功率源的输出功率为50W～1000W；射频偏置功率源的输出功率为50W～250W。反应室内的压力设置为50mTorr～200mTorr，衬底温度控制在20℃和90℃之间。上述等离子刻蚀的过程是一种各向异性的刻蚀，刻蚀气体和稀释气体的共同作用使刻蚀后的沟槽为斜面，且倾斜角度为70度到85度，沟槽的深度为2000～4000
Figure A20071004234400111
。
在刻蚀形成沟槽之后，本发明的方法优选利用丙三醇(glycerol)和热磷酸的混合溶液湿法刻蚀(pull back)氮化硅层120，使氮化硅层120的对应沟槽位置的开口加宽，有利于后续沟槽的填充，如图8所示。随后，如图9所示，利用热氧化法或原为蒸气产生(ISSG)工艺在沟槽内壁和底部表面生长一层衬氧化层(liner oxide)140。氧化的温度控制在900～1100℃之间，生长的厚度为50～200
Figure A20071004234400112
。衬氧化层140能够修复刻蚀过程中沟槽表面出现的刻蚀损伤。
在接下来的工艺步骤中，如图10所示，利用HDP-CVD工艺在衬底表面沉积介质层150。该介质层150的材料为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯(TEOS)中的一种，优选为未掺杂的硅酸盐玻璃(USG)。在沉积介质层150的过程中，首先将具有沟槽的衬底100置于反应室的真空容器内。反应室的真空容器内设置有导电性隔壁板，导电性隔壁板将真空容器内部隔离为两个空间，一个空间内部形成为配置了高频电极的等离子体生成空间、另一个空间为成膜处理空间，内部配置有承载衬底的衬底保持机构。上述导电性隔壁板具有使等离体生成空间和成膜处理空间连通的多个贯通孔，并且具有与等离体生成空间隔离，且通过多个扩散孔与成膜空间连通的内部空间。H2气体从外部供给到导电性隔壁板的内部空间中，并通过该多个扩散孔被导入成膜处理空间，同时将O2通入等离子体生成空间。利用高频电极提供高频电压，在等离子体生成空间中使O2电离生成高密度氧原子等离子体，由等离子体产生原子团，将该原子团穿过上述隔壁板的多个孔导入到成膜处理空间，同时在成膜处理空间中直接导入材料气体SiH4(在导入成膜处理空间的过程中材料气体不与上述等离体或原子团接触)。将该等离子体穿过上述隔壁板的多个孔导入到成膜处理空间，在成膜处理空间该等离子体放电而与材料气体SiH4进行化学气相淀积反应，H2等气体与材料气体SiH4进行溅射反应，H2的作用是与淀积过多的SiO2反应重新还原生成SiH4。同时通入惰性气体Ar、He加以保护，从而在衬底上淀积生成USG层150。在成膜处理空间O2和SiH4反应生成二氧化硅膜USG的化学反应式为：
SiH4+O2＝SiO2+H2O
上述HDP-CVD的基本工艺参数范围列于表1中，由O2/SiH4的含量等这些基本制程参数调整而得的淀积/溅射比为5～7。
表1
  SiH4流量   8～15sccm
  O2流量   30～36sccm
  H2流量   200～500sccm
  温度   650～800℃
  压力   5～12mTorr
  射频功率   3000～8000W
  射频偏置功率   2000～3000W
  反应时间   ≤90s
随后，在氮气气氛中对沉积的USG层150进行高温热退火。退火的温度为900～1150℃，时间为50～150min。该退火步骤一方面能够通过氧化硅层150自身产生的流动性排出淀积过程中可能产生的孔隙(void)，另一方面亦能够增加USG层150的致密度并使其表面更加均匀，如图11所示。
然后，如图12所示，再次利用HDP-CVD工艺在USG层150表面沉积介质层160。介质层160的材料为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种，亦优选为USG。沉积介质层160的HDP-CVD工艺的基本工艺参数范围列于表2中，由这些基本制程参数调整而得的淀积/溅射比(D/S)为2～4。
表2
  SiH4流量   8～15sccm
  O2流量   30～36sccm
  H2流量   100～300sccm
  温度   650～800℃
  压力   5～12mTorr
  射频功率   3000～8000W
  射频偏置功率   2000～5000W
  反应时间   ≤90s
在接下来的工艺步骤中，对沉积的USG层160进行快速热退火(RTA)。退火的温度为900～1200℃，时间为5～20sec。在这步HDP-CVD工艺之后对沉积的USG层160进行快速热退火，不但能够提高第二步HDP-CVD工艺沉积的USG层160的致密度和表面均匀度，而且能够进一步提高沟槽中氧化硅整体的致密程度，如图13所示。从而实现对高深宽比隔离沟槽的无空隙和无缺陷填充，大大提高了浅沟槽隔离结构的绝缘性能。
随后如图14所示，利用化学机械研磨(CMP)工艺，对氧化硅层150和160进行研磨，使表面平坦化。然后利用热磷酸湿法去除垫氮化硅层120，并利用氢氟酸去除垫氧化硅层110，如图15所示。
本发明的浅沟槽隔离结构如图15所示，包括沟槽和衬氧化层140，沟槽中填充的绝缘物质170包括介质层150’和介质层160’。介质层150’由淀积/溅射比为5至7的HDP-CVD工艺淀积而成。其材料为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃(USG)和正硅酸四乙酯中的一种，优选为USG。介质层160’由淀积/溅射比为2至4的HDP-CVD工艺淀积而成。其材料为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种，亦优选为USG。所述衬氧化层的厚度为50～200。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (25)

1、一种浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底；
在所述半导体衬底表面形成垫氧化层和垫氮化层；
刻蚀所述垫氧化层、垫氮化层和半导体衬底形成沟槽；
以第一高密度等离子化学气相淀积工艺在所述沟槽和衬底表面沉积第一介质层；
执行第一热退火步骤；
以第二高密度等离子化学气相淀积工艺在所述第一介质层表面沉积第二介质层；
执行第二热退火步骤；
研磨所述第一介质层和第二介质层至所述垫氮化层；
移除所述垫氮化层和垫氧化层。
2、如权利要求1所述的方法，其特征在于：所述方法还包括刻蚀所述垫氮化层的步骤，以增大对应沟槽位置的垫氮化层开口。
3、如权利要求1所述的方法，其特征在于：所述方法还包括在沟槽内壁和底部表面形成衬氧化层的步骤。
4、如权利要求1所述的方法，其特征在于：所述第一高密度等离子化学气相淀积工艺的淀积/溅射比为5至7。
5、如权利要求1或4所述的方法，其特征在于：所述第一介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
6、如权利要求1所述的方法，其特征在于：所述第二高密度等离子化学气相淀积工艺的淀积/溅射比为2至4。
7、如权利要求1或6所述的方法，其特征在于：所述第二介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
8、如权利要求1所述的方法，其特征在于：所述第一热退火在氮气气氛中进行。
9、如权利要求8所述的方法，其特征在于：所述第一热退火的温度为900～1150℃，时间为50～150min。
10、如权利要求1所述的方法，其特征在于：所述第二热退火为快速热退火。
11、如权利要求10所述的方法，其特征在于：所述第二热退火的温度为900～1200℃，时间为5～20sec。
12、如权利要求1所述的方法，其特征在于：所述垫氧化层利用热氧化或原位蒸气产生工艺形成。
13、如权利要求12所述的方法，其特征在于：所述工艺温度为900～1000℃。
14、如权利要求12或13所述的方法，其特征在于：所述垫氧化层的厚度为
Figure A2007100423440003C1
15、如权利要求1所述的方法，其特征在于：所述垫氮化层利用等离子增强化学气相淀积工艺、在700～800℃的温度下形成。
16、如权利要求15所述的方法，其特征在于：所述垫氮化层的厚度为
Figure A2007100423440003C2
17、如权利要求3所述的方法，其特征在于：所述衬氧化层利用热氧化或原位蒸气产生工艺形成。
18、如权利要求17所述的方法，其特征在于：所述工艺温度为900～1100℃。
19、如权利要求17或18所述的方法，其特征在于：所述衬氧化层的厚度为
Figure A2007100423440003C3
20、一种浅沟槽隔离结构，包括沟槽和衬氧化层，其特征在于：
所述沟槽中填充的绝缘物质包括以第一高密度等离子化学气相淀积工艺沉积的第一介质层；和
以第二高密度等离子化学气相淀积工艺沉积的第二介质层。
21、如权利要求20所述的浅沟槽隔离结构，其特征在于：所述第一高密度等离子化学气相淀积工艺的淀积/溅射比为5至7。
22、如权利要求20或21所述的浅沟槽隔离结构，其特征在于：所述第一介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
23、如权利要求20所述的浅沟槽隔离结构，其特征在于：所述第二高密度等离子化学气相淀积工艺的淀积/溅射比为2至4。
24、如权利要求20或23所述的浅沟槽隔离结构，其特征在于：所述第二介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。
25、如权利要求20所述的浅沟槽隔离结构，其特征在于：所述衬氧化层的厚度为
Figure A2007100423440004C1
CN200710042344A 2007-06-21 2007-06-21 浅沟槽隔离结构及其制造方法 Expired - Fee Related CN100576491C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710042344A CN100576491C (zh) 2007-06-21 2007-06-21 浅沟槽隔离结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710042344A CN100576491C (zh) 2007-06-21 2007-06-21 浅沟槽隔离结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101330036A true CN101330036A (zh) 2008-12-24
CN100576491C CN100576491C (zh) 2009-12-30

Family

ID=40205756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710042344A Expired - Fee Related CN100576491C (zh) 2007-06-21 2007-06-21 浅沟槽隔离结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100576491C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996876B (zh) * 2009-08-27 2011-12-14 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN102420140A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 埋入式二次氮化硅衬垫的浅槽隔离结构的制备方法
CN102887632A (zh) * 2011-07-20 2013-01-23 群康科技(深圳)有限公司 玻璃基板、制造方法与使用其的触控装置
CN102969238A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 提高隔离氧化物cmp均匀性的方法
CN104347413A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种制作FinFET半导体器件的方法
CN104425343A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN105931982A (zh) * 2015-02-26 2016-09-07 台湾积体电路制造股份有限公司 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
CN108054078A (zh) * 2017-11-23 2018-05-18 上海华力微电子有限公司 Hdp工艺成膜方法
CN110120364A (zh) * 2018-02-07 2019-08-13 无锡华润上华科技有限公司 浅沟槽隔离结构的制备方法
CN116525456A (zh) * 2023-07-03 2023-08-01 粤芯半导体技术股份有限公司 基于tddb优化的mosfet器件制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996876B (zh) * 2009-08-27 2011-12-14 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN102420140A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 埋入式二次氮化硅衬垫的浅槽隔离结构的制备方法
CN102887632A (zh) * 2011-07-20 2013-01-23 群康科技(深圳)有限公司 玻璃基板、制造方法与使用其的触控装置
CN102969238B (zh) * 2011-09-01 2015-05-20 中国科学院微电子研究所 提高隔离氧化物cmp均匀性的方法
CN102969238A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 提高隔离氧化物cmp均匀性的方法
CN104347413A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种制作FinFET半导体器件的方法
CN104347413B (zh) * 2013-08-02 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种制作FinFET半导体器件的方法
CN104425343A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN105931982A (zh) * 2015-02-26 2016-09-07 台湾积体电路制造股份有限公司 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
CN108054078A (zh) * 2017-11-23 2018-05-18 上海华力微电子有限公司 Hdp工艺成膜方法
CN110120364A (zh) * 2018-02-07 2019-08-13 无锡华润上华科技有限公司 浅沟槽隔离结构的制备方法
CN110120364B (zh) * 2018-02-07 2021-10-15 无锡华润上华科技有限公司 浅沟槽隔离结构的制备方法
CN116525456A (zh) * 2023-07-03 2023-08-01 粤芯半导体技术股份有限公司 基于tddb优化的mosfet器件制备方法

Also Published As

Publication number Publication date
CN100576491C (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
CN101330035B (zh) 浅沟槽隔离结构及其制造方法
CN100576491C (zh) 浅沟槽隔离结构及其制造方法
CN100561704C (zh) 浅沟槽隔离结构及其制造方法
TWI708322B (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
KR100655845B1 (ko) 트렌치절연방법
US9214377B2 (en) Methods for silicon recess structures in a substrate by utilizing a doping layer
US20120282756A1 (en) Thin Film Filling Method
JP7176106B2 (ja) 誘電体材料の堆積方法
US8329552B1 (en) Semiconductor device and method of manufacture
US20090017597A1 (en) Method for manufacturing shallow trench isolation
TW200926291A (en) Impurity control in HDP-CVD dep/etch/dep processes
CN101290874B (zh) 浅沟槽隔离的沟槽形成方法和半导体结构
US7892929B2 (en) Shallow trench isolation corner rounding
CN114402417A (zh) 沉积介电材料的方法与设备
CN100468687C (zh) 隔离沟槽的填充方法
CN101996921B (zh) Sti的形成方法
TW201721740A (zh) 表面介面工程方法
CN101192559A (zh) 隔离沟槽的填充方法
CN102054734B (zh) 提高晶圆沟道填充能力的方法
US20120220130A1 (en) Method for fabricating semiconductor device
CN101197282A (zh) 半导体器件及其制造方法
WO2021178478A1 (en) Low temperature steam free oxide gapfill
CN102487034A (zh) 浅沟槽隔离结构的制作方法
US20240090213A1 (en) Sacrificial layer for forming merged high aspect ratio contacts in 3d nand memory device
US11655537B2 (en) HDP sacrificial carbon gapfill

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111130

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111130

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20180621