TW201721740A - 表面介面工程方法 - Google Patents
表面介面工程方法 Download PDFInfo
- Publication number
- TW201721740A TW201721740A TW106103896A TW106103896A TW201721740A TW 201721740 A TW201721740 A TW 201721740A TW 106103896 A TW106103896 A TW 106103896A TW 106103896 A TW106103896 A TW 106103896A TW 201721740 A TW201721740 A TW 201721740A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- ammonium fluoride
- process gas
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 230000008569 process Effects 0.000 claims abstract description 90
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 46
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 19
- 229910021529 ammonia Inorganic materials 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 9
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 9
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 8
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 7
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910000420 cerium oxide Inorganic materials 0.000 description 6
- 239000001307 helium Substances 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000012407 engineering method Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- -1 ammonium hexafluoroantimonate Chemical compound 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
- H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本文提供半導體製造中的表面介面工程方法。在某些實施例中，處理配置於製程腔室之製程容積中的基板支撐件上之基板的方法包括：自感應耦合電漿產生離子物種，感應耦合電漿自第一製程氣體形成於製程腔室之製程容積中；暴露基板的第一層至離子物種以在第一層上形成氟化銨(NH4F)膜，其中第一層包括氧化矽；及加熱基板至第二溫度，在此溫度下，氟化銨膜與第一層反應以選擇性蝕刻氧化矽。
Description
本揭露內容的實施例大致上關於半導體基板製程，且更明確地，關於半導體製造中的表面介面工程方法。
發明人已經發現介面工程(諸如，移除汙染物、改變表面形態、重組晶格等等)有利於次10nm節點元件。許多重要製程(諸如，磊晶膜生長、金屬化等等)依靠介面的品質來增強元件性能。為了製造高品質介面，不僅是清潔表面必須的化學反應，且某些物理處理(如，物理上移動晶格以平滑表面)對元件製造亦是重要的。舉例而言，在空氣暴露過程中，表面氧化常常發生於矽上，並期望高選擇性自然氧化物移除以最小化矽損失。然而，介面通常是多種元素(諸如，碳、氮等等)的混合物，且常常為粗糙的。
發明人已經進一步發現純氧化物移除製程不足以改善介面品質。舉例而言，遠端NH3
/NF3
電漿藉由形成NH4
F而提供高選擇性SiO2
/Si移除，NH4
F在室溫下容易與Si-O鍵反應，但不與Si-Si鍵反應。當足夠加熱時可升華聚合物NH4
F-SiO2
。然而，由於NH4
F僅黏接至Si-O，當介面富含矽時，自表面移除氧將花上長時間，且NH4
F亦將移除實質數量的純氧化矽(具有1：2的Si與O比例)。這是有問題的，因為SiO2
襯裡時常用來保護電晶體，且若此保護性介電膜被移除，元件可能短路而產量將會下降。此外，在遠端電漿製程中，許多離子無法存活至到達基板，因此射入基板表面上的能量通量非常小，這造成極難以用遠端電漿改變表面形態。再者，遠端電漿移除通常是等向性的且強烈地取決於反應物的幾何接收角度。舉例而言，由於輸送至特徵底部的物種受限制，預期特徵頂部會比底部有更多的氧化物移除。特徵極小(舉例而言，次10nm節點元件中)時會惡化此問題。
因此，發明人已經提供半導體製造中的改良表面介面工程方法。
本文提供半導體製造中的表面介面工程方法。在某些實施例中，處理配置於製程腔室之製程容積中的基板支撐件上之基板的方法包括：自感應耦合電漿產生離子物種，感應耦合電漿自第一製程氣體形成於製程腔室之製程容積中；暴露基板的第一層至離子物種以在第一層上形成氟化銨(NH4
F)膜，其中第一層包括氧化矽；及加熱基板至第二溫度，在此溫度下，氟化銨膜與第一層反應以選擇性蝕刻氧化矽。
在某些實施例中，處理配置於製程腔室之製程容積中的基板支撐件上之基板的方法包括：自感應耦合電漿產生離子物種，感應耦合電漿自第一製程氣體形成於製程腔室之製程容積中，第一製程氣體包括氨(NH3
)、氟化氮(NF3
)與惰性氣體；暴露基板的第一層至離子物種以在第一層上形成氟化銨(NH4
F)膜，其中第一層包括氧化矽；及加熱基板至第二溫度，在此溫度下，氟化銨膜與第一層反應以選擇性蝕刻氧化矽。
在某些實施例中，電腦可讀取媒介上儲存有指令，當執行指令時，造成製程腔室執行處理配置於製程腔室之製程容積中的基板支撐件上之基板的方法。方法可包括本文所揭露的任何實施例。
於下文討論本揭露內容的其他實施例與變化。
本揭露內容的實施例提供半導體製造中之表面介面工程方法。本文所述之發明製程的實施例有利地讓來自NH3
/NF3
電漿的離子物種到達基板以化學性處理介面層以清潔例如自然氧化物層的表面，且物理性改變介面層以例如平化表面。
第1圖是根據本揭露內容的某些實施例處理基板之製程100的流程圖。第2A-2H圖是根據本揭露內容的某些實施例基板在第1圖之處理順序的不同階段過程中的橫剖面圖。非限制本揭露內容的範圍，本文揭露之發明製程的實施例可有利地用於半導體製造中的磊晶沉積、金屬沉積與表面重建的預清潔。
將具有第一層204配置於基板202上之基板202 (如描繪於第2A圖與第2E圖中)配置於製程腔室之製程容積中的基板支撐件上。製程腔室可為任何適合根據本揭露內容的實施例處理半導體基板的設備，例如參照第3圖討論於下的製程腔室。基板202可為任何適當的基板，諸如摻雜的或未摻雜的矽基板、III-V化合物基板、矽鍺(SiGe)基板、磊晶-基板、絕緣體上矽(SOI)基板、顯示器基板(諸如，液晶顯示器(LCD)、電漿顯示器、電致發光(EL)燈顯示器)、發光二極體(LED)基板、太陽能電池陣列、太陽能面板等等。在某些實施例中，基板202可為半導體晶圓。在某些實施例中，如描繪於第2E圖中，基板202可包括配置於基板202中的第一特徵214。在某些實施例中，第一特徵214包括底面216與一或多個側壁218。第一特徵214可為溝槽、介層窗、雙鑲嵌結構、部分的完整微電子元件等等。在某些實施例中，第一特徵可具有約1：1至約20：1 (例如，至少約10：1)的深寬比。
在某些實施例中，第一層204是任何即將移除的適當層，且其中移除會在基板202的表面上造成不期望的汙染物。舉例而言，第一層204可包括自然氧化物層、沉積的氧化物層、圖案化層、光阻劑、遮罩層等等。在某些實施例中，第一層204是氧化物層。舉例而言，第一層204可包括氧化矽(SiOx
)。在某些實施例中，第一層是二氧化矽(SiO2
)。在某些實施例中，第一層亦可包括碳與氮的一或多者。在某些實施例中，一或多個中間層220 (諸如，多晶矽層與/或隧道氧化物層)可配置於第一層204與基板202之間。
製程100通常開始於102，在此提供第一製程氣體至製程腔室的製程容積。第一製程氣體是適合在基板202上形成氟化銨(NH4
F)膜的氣體或氣體混合物。在某些實施例中，第一製程氣體是氨(NH3
)與三氟化氮(NF3
)的混合物。導入製程腔室的各個氣體數量是可變的並可經調整以適合例如即將移除之氧化物層的厚度。在某些實施例中，氨(NH3
)與三氟化氮(NF3
)的比例是約1：1至約100：1，例如約5：1。氨與三氟化氮的組合以超過矽的選擇性有利地移除氧化矽。提高第一製程氣體中之三氟化氮的數量有利地提高即將移除之氧化物層的蝕刻速度。在某些實施例中，第一製程氣體更包括惰性氣體，諸如氬、氦、氮或上述之組合。在某些實施例中，製程氣體包括與氨與三氟化氮的混合物中高於約90%的惰性氣體。
接著，104處，點燃第一製程氣體以形成感應耦合電漿，感應耦合電漿產生如第2A圖與第2E圖中所繪示的離子物種206。發明人已經發現在遠端電漿製程中，離子無法存活過長移動距離而到達基板表面，並因此無法提供基板的任何表面改變。然而，來自感應耦合電漿的離子物種有利地到達基板以改變基板的表面形態。在某些實施例中，可在適合建立電漿的條件下藉由耦合適當頻率下的射頻(RF)功率至製程腔室中之製程氣體，而點燃第一製程氣體成感應耦合電漿。在某些實施例中，舉例而言，可在約2至約161 MHz的頻率下提供約200瓦至約1500瓦的RF功率。在某些實施例中，可在約1至約99%的工作週期下藉由脈衝約300瓦至約1500瓦的RF功率來形成電漿。舉例而言，可在約20%的工作週期下脈衝約200瓦的RF功率至製程腔室的感應耦合天線以點燃並維持電漿。在某些實施例中，脈衝RF電漿功率有利地降低電漿密度，這降低對基板的電漿損傷。電漿能量分離氨與三氟化氮氣體成反應性物種，反應性物種組合以形成高反應性的氟化氨(NH4
F)化合物。
額外的製程參數可被用來促進電漿點燃與穩定性。舉例而言，在某些實施例中，可在電漿點燃過程中將製程腔室維持在約30至約85℃之間的溫度下。此外，在某些實施例中，可將製程腔室維持在約10至約1000毫托之間的壓力下。在某些實施例中，將製程腔室中的壓力維持在高壓(例如，高於約400毫托)下以允許分離的氨與三氟化氮氣體重組以形成氟化氨。在某些實施例中，可將製程腔室維持在低壓(例如，低於約100毫托)下，這可維持氨與三氟化氮氣體處於分離狀態以提高矽相對於氧化矽的蝕刻速度。
接著，106處，將基板202暴露至離子物種206以在第一層204上形成如第2B圖與第2F圖中所描繪之氟化銨膜208。在某些實施例中，將基板202維持在低於約50℃的第一溫度下以促進在基板202的第一層204上形成氟化銨膜。非意圖受限於理論，但咸信氟化銨與氧化矽表面反應以形成六氟矽酸銨(NH4
)2
SiF6
、NH3
與H2
O產物。NH3
與H2
O在處理條件下是蒸氣並自製程腔室排出。在第一層204的表面上留下(NH4
)2
SiF6
的薄膜。
在某些實施例中，為了促進引導離子朝向基板202，可透過配置於製程腔室中的基板支撐件提供偏壓功率至基板202，例如參照第3圖討論於下。在某些實施例中，舉例而言，可在約400 kHz至約60 MHz的頻率下，提供約15瓦至約1000瓦的偏壓功率至基板。在某些實施例中，可在約1至約99%的工作週期下，在約10 Hz至約10 kHz的脈衝頻率下脈衝偏壓功率。應用偏壓功率至基板有利地促進控制蝕刻選擇性，並因此促進達成必須的表面或介面改變，例如使表面更平滑。應用偏壓功率至基板有利地更允許控制蝕刻指向性，舉例而言，僅引導離子朝向特徵的表面與底部。舉例而言，發明人已經藉由使用與本揭露內容的實施例相關之偏壓而在微小特徵(例如，小於15nm的溝槽)中展示SiO2的指向性移除。
接著，108處，如第2C圖與第2G圖中所示，將基板202暴露至熱能210以提高基板202的溫度至第二溫度，在第二溫度下，氟化銨膜208與第一層204反應以自第一層204選擇性蝕刻氧化矽。第二溫度可為任何足以分離或昇華(NH4
)2
SiF6
薄膜成揮發性SiF4
、NH3
與HF產物的溫度。第二溫度會受限於硬體限制、材料限制與/或應用限制(諸如，用以避免元件或結構傷害的熱預算或最大溫度限制)。在某些實施例中，將基板加熱至約100至約150℃(或在某些實施例中大於約100℃)的第二溫度以蒸發反應的氟化銨層。
在某些實施例中，氧化矽與矽的選擇性是約1：1至約30：1，舉例而言，至少約20：1，或在某些實施例中，大於約30：1。在某些實施例中，氧化矽與氮化矽的選擇性是約1：1至約10：1，或在某些實施例中，大於約10：1。
在某些實施例中，如第2D圖與第2H圖中所繪示，可將第二層212沉積於基板202上。第二層212可包括上方揭露基板202的材料的一或多者。舉例而言，第二層212可包括下列一或多者：鍺(Ge)、III-V族元素或自III-V族元素形成之合金，諸如砷化鎵(GaAs)、砷化鋁(AlAs)、砷化銦(InAs)、銻化鋁(AlSb)、銻化銦(InSb)、銻化鎵(GaSb)、磷化鎵(GaP)、磷化鋁(AlP)、磷化銦(InP)等等。在某些實施例中，第二層是矽鍺(SiGe)。在某些實施例中，含矽層是矽(Si)而第二層是矽鍺(SiGe)。可用任何適當方法沉積第二層212，適當方法諸如藉由化學氣相沉積(CVD)、原子層沉積(ALD)等等。一旦完成第二層212的沉積，基板可繼續如期望般接收處理以完成基板上結構與/或元件的形成。
在某些實施例中，在提供第一製程氣體至製程腔室的製程容積之前，藉由提供第二製程氣體至製程腔室以預先處理基板202。第二製程氣體是惰性氣體，諸如氬、氦、氮等等。第二製程氣體經點燃以在製程腔室中形成電漿。來自第二製程氣體的離子(例如，氬離子)物理性地改變第一層的表面，舉例而言，產生懸垂鍵，懸垂鍵有利地允許在高於若未提供預先處理的溫度下形成氟化銨膜於第一層204上。舉例而言，具有上述預先處理的情況下，形成氟化銨膜於第一層204上的第一溫度可高於約50℃，舉例而言，約50至約100℃(例如，約70℃)，或在某些實施例中，高於約100℃。第一溫度會受限於硬體限制、材料限制與/或應用限制(諸如，用以避免元件或結構傷害的熱預算或最大溫度限制)。
可在整合蝕刻處理系統(例如，群集工具)中執行本文描述之製程，整合蝕刻處理系統包括真空移送室，真空移送室具有與其耦接的製程腔室，製程腔室適合用於蝕刻基板中存在的材料，諸如矽與選擇性的金屬、多晶矽與存在於例如閘極膜堆疊中的高介電常數材料層。亦可在其他整合蝕刻處理系統中執行本文描述之製程。
舉例而言，第3圖描繪可用於實施本文所討論之揭露內容的實施例之描述性蝕刻反應器300種類的示意圖。蝕刻反應器300可單獨應用，或者更普遍地，作為整合半導體基板處理系統或群集工具的處理模組，整合半導體基板處理系統或群集工具例如自Applied Materials, Inc. (Santa Clara, California)取得的CENTURA®
整合半導體基板處理系統。適當蝕刻反應器300的實例包括蝕刻反應器的ADVANTEDGETM系列(諸如，AdvantEdge G3或AdvantEdge G5)、蝕刻反應器的DPS®
系列(諸如，DPS®
、DPS®
II、DPS®
AE、DPS®
HT、DPS®
G3聚蝕刻器)、或其他蝕刻反應器，上述亦可自Applied Materials, Inc取得。亦可適當地應用其他蝕刻反應器與/或群集工具。
蝕刻反應器300包括腔室310，腔室310具有傳導主體(壁330)中的基板支撐件316 (陰極)與控制器340。腔室310可裝設有實質上平坦的介電頂板320。或者，腔室310可具有其他類型的頂板，例如圓頂形頂板。將包含至少一感應線圈元件312的天線配置於頂板320上(圖示兩個共軸的感應線圈元件312)。感應線圈元件312透過第一匹配網路319耦接至電漿功率源318。電漿功率源318通常能夠在50 KHz至13.56 MHz範圍中的可調整頻率下產生高達3000 W。電漿功率源318可運作於連續波(CW)或脈衝模式。當處於脈衝模式時，可在高達約100 KHz或在某些實施例中，約100 Hz至約100 KHz之間的脈衝頻率下脈衝電漿功率源318。可在約10%與約90%之間的工作週期(例如，在已知週期中上線與離線的總合中的上線百分比)下運作電漿功率源318。
基板支撐件316透過第二匹配網路324耦接至偏壓功率源322。偏壓功率源322通常能夠在約13.56 MHz的頻率下產生高達1500 W。偏壓功率可為連續或脈衝功率任一者。在其他實施例中，偏壓功率源322可為DC或脈衝DC源。偏壓功率源322可運作於連續波(CW)或脈衝模式。當處於脈衝模式時，可在高達約100 KHz或在某些實施例中，約100 Hz至約100 KHz之間的脈衝頻率下脈衝偏壓功率源322。可在約10%與約90%之間的工作週期(例如，在已知週期中上線與離線的總合中的上線百分比)下運作偏壓功率源322。
控制器340包括中央處理器(CPU) 344、記憶體342與CPU 344的支援電路346，且控制器340促進控制腔室310的部件，並因此控制蝕刻製程，如下方更詳細地討論。
運作中，將基板314置於基板支撐件316上並自氣體面板338供應製程氣體通過進入埠326且形成氣體混合物350。藉由自電漿功率源318與偏壓功率源322分別施加功率至感應線圈元件312與基板支撐件316 (陰極)，以在腔室310中點燃氣體混合物350成電漿355。利用節流閥327與真空泵浦336控制腔室310之內部中的壓力。一般而言，壁330耦接至電接地334。利用運行通過壁330的含液體管道(未圖示)控制壁330的溫度。
藉由穩定基板支撐件316的溫度來控制基板314的溫度。在一個實施例中，透過氣體管道349提供來自氣體源348的氦氣到達形成於基板314下之基座表面中的通道(未圖示)。氦氣被用來促進基板支撐件316與基板314之間的熱交換。製程過程中，可藉由基座中的電阻式加熱器(未圖示)加熱基板支撐件316至穩定狀態溫度，接著氦氣促進基板314的均勻加熱。使用上述熱控制，可將基板314維持在約0-650℃之間的溫度下。
可使用其他蝕刻腔室來執行揭露內容，其他蝕刻腔室包括具有遠端電漿源的腔室、電子迴旋共振(ECR)電漿腔室等等。
為了如上所述般促進製程腔室310的控制，控制器340可為可用於工業設定以控制多個腔室與子處理器的任何形式的通用電腦處理器之一者。CPU 344的記憶體342或電腦可讀取媒介可為輕易取得之記憶體的一或多者，輕易取得之記憶體諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟或任何其他形式的數位儲存器，本地或遠端。支援電路346耦接至CPU 344而以傳統方式支援處理器。這些電路包括快取、功率供應、時脈電路、輸入/輸出電路與子系統等等。本文描述之發明方法通常以軟體常式儲存於記憶體342中。軟體常式亦可儲存並/或由第二CPU (未圖示)所執行，第二CPU位於CPU 344所控制之硬體的遠端。
可利用其他半導體基板處理系統實施揭露內容，其中那些熟悉技術人士不悖離揭露內容的精神藉由利用本文揭露之教示內容而調整處理參數以達成可接受的特性。
雖然上文針對本揭露內容的實施例，但可設計出不悖離揭露內容的基本範圍的本揭露內容的其他與進一步實施例。
100‧‧‧製程
102、104、106、108‧‧‧步驟
202‧‧‧基板
204‧‧‧第一層
206‧‧‧離子物種
208‧‧‧氟化銨膜
210‧‧‧熱能
212‧‧‧第二層
214‧‧‧第一特徵
216‧‧‧底面
218‧‧‧側壁
220‧‧‧中間層
300‧‧‧蝕刻反應器
310‧‧‧腔室
312‧‧‧感應線圈元件
314‧‧‧基板
316‧‧‧基板支撐件
318‧‧‧電漿功率源
319‧‧‧第一匹配網路
320‧‧‧頂板
322‧‧‧偏壓功率源
324‧‧‧第二匹配網路
326‧‧‧進入埠
327‧‧‧節流閥
330‧‧‧壁
334‧‧‧電接地
336‧‧‧真空泵浦
338‧‧‧氣體面板
340‧‧‧控制器
342‧‧‧記憶體
344‧‧‧CPU
346‧‧‧支援電路
348‧‧‧氣體源
349‧‧‧氣體管道
350‧‧‧氣體混合物
355‧‧‧電漿
102、104、106、108‧‧‧步驟
202‧‧‧基板
204‧‧‧第一層
206‧‧‧離子物種
208‧‧‧氟化銨膜
210‧‧‧熱能
212‧‧‧第二層
214‧‧‧第一特徵
216‧‧‧底面
218‧‧‧側壁
220‧‧‧中間層
300‧‧‧蝕刻反應器
310‧‧‧腔室
312‧‧‧感應線圈元件
314‧‧‧基板
316‧‧‧基板支撐件
318‧‧‧電漿功率源
319‧‧‧第一匹配網路
320‧‧‧頂板
322‧‧‧偏壓功率源
324‧‧‧第二匹配網路
326‧‧‧進入埠
327‧‧‧節流閥
330‧‧‧壁
334‧‧‧電接地
336‧‧‧真空泵浦
338‧‧‧氣體面板
340‧‧‧控制器
342‧‧‧記憶體
344‧‧‧CPU
346‧‧‧支援電路
348‧‧‧氣體源
349‧‧‧氣體管道
350‧‧‧氣體混合物
355‧‧‧電漿
可參照附圖中描繪之本揭露內容的描述性實施例來理解簡短概述於上且更詳細討論於下的本揭露內容之實施例。然而，需注意附圖僅描繪本揭露內容之典型實施例而因此附圖不被視為本揭露內容之範圍的限制因素，因為本揭露內容可接納其他等效實施例。
第1圖是根據本揭露內容的某些實施例半導體製造中選擇性蝕刻方法的流程圖。
第2A-2H圖是根據本揭露內容的某些實施例基板在第1圖之方法的不同階段過程中之描述性橫剖面圖。
第3圖描繪適合執行本揭露內容之部分的蝕刻反應器。
為了促進理解，已經盡可能應用相同的元件符號來標示圖式中共有的相同元件。為了清楚之故，圖式非按照比例繪製且可經簡化。預期一個實施例揭露的元件與特徵可有利地併入其他實施例而不需特別詳述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
100‧‧‧製程
102、104、106、108‧‧‧步驟
Claims (19)
- 一種處理一配置於一製程腔室之一製程容積中的一基板支撐件上之基板的方法，該方法包括以下步驟： 自一感應耦合電漿產生一離子物種，該感應耦合電漿自一第一製程氣體形成於該製程腔室之該製程容積中； 暴露該基板的一第一層至該離子物種以在該第一層上形成一氟化銨NH4F)膜，其中該第一層包括氧化矽；及 加熱該基板至一第二溫度，在該第二溫度下，該氟化銨膜與該第一層反應以選擇性蝕刻該氧化矽。
- 如請求項1所述之方法，其中該第一製程氣體包括氨(NH3 )與三氟化氮(NF3 )。
- 如請求項2所述之方法，其中一NH3 與NF3 的比例係約1：1至約100：1。
- 如請求項1所述之方法，其中該製程氣體更包括一惰性氣體。
- 如請求項4所述之方法，其中該製程氣體包括大於約90%的惰性氣體。
- 如請求項1至5任何一項所述之方法，其中點燃該第一製程氣體之步驟更包括以下步驟：提供射頻(RF)功率至該製程氣體以形成該電漿。
- 如請求項6所述之方法，更包括以下步驟：脈衝該RF功率以脈衝該電漿。
- 如請求項1至5任何一項所述之方法，其中該基板更包括矽，且其中該氟化銨膜以至少約20：1的氧化矽與矽的一選擇性蝕刻該氧化矽。
- 如請求項1至5任何一項所述之方法，其中暴露該基板的該第一層至該離子物種的步驟更包括以下步驟：維持該基板在低於約50℃的一第一溫度下以在該第一層上形成該氟化銨膜。
- 如請求項1至5任何一項所述之方法，其中該第二溫度大於約100℃以蒸發該反應之氟化銨膜。
- 如請求項1至5任何一項所述之方法，更包括以下步驟：在提供該第一製程氣體之前提供一第二製程氣體至該製程容積。
- 如請求項11所述之方法，其中該第二製程氣體係一惰性氣體。
- 如請求項12所述之方法，更包括以下步驟：點燃該惰性氣體以形成一電漿。
- 如請求項13所述之方法，其中暴露該基板的該第一層至該離子物種的步驟更包括以下步驟：維持該基板在高於約50℃的一第一溫度下以在該第一層上形成該氟化銨膜。
- 如請求項1至5任何一項所述之方法，其中該基板包括一或多個配置於該第一層中的特徵，其中該些特徵包括一底面與一或多個側壁。
- 如請求項15所述之方法，更包括以下步驟：施加一偏壓功率至該基板以在該一或多個特徵的底部上沉積氟化銨。
- 如請求項16所述之方法，其中該一或多個特徵具有一至少約10：1的深寬比。
- 一種處理一配置於一製程腔室之一製程容積中的一基板支撐件上之基板的方法，該方法包括以下步驟： 自一感應耦合電漿產生一離子物種，該感應耦合電漿自一第一製程氣體形成於該製程腔室之該製程容積中，該第一製程氣體包括氨(NH3 )、氟化氮(NF3 )與一惰性氣體； 暴露該基板的一第一層至該離子物種以在該第一層上形成一氟化銨(NH4 F)膜，其中該第一層包括氧化矽；及 加熱該基板至一第二溫度，在該第二溫度下，該氟化銨膜與該第一層反應以選擇性蝕刻該氧化矽。
- 一種電腦可讀取媒介，具有數個儲存於該電腦可讀取媒介上的指令，當執行該些指令時，造成一製程腔室執行一種處理一配置於一製程腔室之一製程容積中的一基板支撐件上之基板的方法，該方法如請求項1至5任何一項所述。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361893868P | 2013-10-21 | 2013-10-21 | |
| US61/893,868 | 2013-10-21 | ||
| US14/506,058 | 2014-10-03 | ||
| US14/506,058 US9472416B2 (en) | 2013-10-21 | 2014-10-03 | Methods of surface interface engineering |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201721740A true TW201721740A (zh) | 2017-06-16 |
| TWI610362B TWI610362B (zh) | 2018-01-01 |
Family
ID=52826535
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103136172A TWI593014B (zh) | 2013-10-21 | 2014-10-20 | 表面介面工程方法 |
| TW106103896A TWI610362B (zh) | 2013-10-21 | 2014-10-20 | 表面介面工程方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103136172A TWI593014B (zh) | 2013-10-21 | 2014-10-20 | 表面介面工程方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9472416B2 (zh) |
| TW (2) | TWI593014B (zh) |
| WO (1) | WO2015061030A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368369B2 (en) | 2014-11-06 | 2016-06-14 | Applied Materials, Inc. | Methods for forming a self-aligned contact via selective lateral etch |
| US9520302B2 (en) * | 2014-11-07 | 2016-12-13 | Applied Materials, Inc. | Methods for controlling Fin recess loading |
| KR101874822B1 (ko) * | 2016-04-01 | 2018-07-06 | 주식회사 테스 | 실리콘산화막의 선택적 식각 방법 |
| WO2018052475A1 (en) * | 2016-09-16 | 2018-03-22 | Applied Materials, Inc. | Integrated system and method for source/drain engineering |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268069A (en) | 1991-10-28 | 1993-12-07 | International Business Machines Corporation | Safe method for etching silicon dioxide |
| JP5132859B2 (ja) | 2001-08-24 | 2013-01-30 | ステラケミファ株式会社 | 多成分を有するガラス基板用の微細加工表面処理液 |
| US20070123051A1 (en) | 2004-02-26 | 2007-05-31 | Reza Arghavani | Oxide etch with nh4-nf3 chemistry |
| US20050230350A1 (en) * | 2004-02-26 | 2005-10-20 | Applied Materials, Inc. | In-situ dry clean chamber for front end of line fabrication |
| US7939422B2 (en) * | 2006-12-07 | 2011-05-10 | Applied Materials, Inc. | Methods of thin film process |
| US7718538B2 (en) | 2007-02-21 | 2010-05-18 | Applied Materials, Inc. | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates |
| US7771606B2 (en) | 2007-02-22 | 2010-08-10 | Applied Materials, Inc. | Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures |
| US7737042B2 (en) | 2007-02-22 | 2010-06-15 | Applied Materials, Inc. | Pulsed-plasma system for etching semiconductor structures |
| US8231736B2 (en) * | 2007-08-27 | 2012-07-31 | Applied Materials, Inc. | Wet clean process for recovery of anodized chamber parts |
| US8252194B2 (en) * | 2008-05-02 | 2012-08-28 | Micron Technology, Inc. | Methods of removing silicon oxide |
| CN102027810B (zh) | 2008-05-14 | 2014-08-13 | 应用材料公司 | 使用rf功率传递的时间分解调频方案以用于脉冲等离子体工艺的方法及设备 |
| US7749917B1 (en) * | 2008-12-31 | 2010-07-06 | Applied Materials, Inc. | Dry cleaning of silicon surface for solar cell applications |
| JP4968861B2 (ja) | 2009-03-19 | 2012-07-04 | 東京エレクトロン株式会社 | 基板のエッチング方法及びシステム |
| US20110065276A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| US8658541B2 (en) | 2010-01-15 | 2014-02-25 | Applied Materials, Inc. | Method of controlling trench microloading using plasma pulsing |
| KR20110114030A (ko) * | 2010-04-12 | 2011-10-19 | 삼성전자주식회사 | 플래시 메모리 장치의 제조 방법 |
| KR101187375B1 (ko) * | 2011-01-27 | 2012-10-05 | 부경대학교 산학협력단 | 반도체 기판의 실리콘 산화막의 식각방법 |
| JP5280473B2 (ja) | 2011-03-03 | 2013-09-04 | 東京エレクトロン株式会社 | エッチング方法、エッチング装置および記憶媒体 |
| TWI492298B (zh) * | 2011-08-26 | 2015-07-11 | Applied Materials Inc | 雙重圖案化蝕刻製程 |
| JP5859927B2 (ja) | 2012-07-13 | 2016-02-16 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
-
2014
- 2014-10-03 US US14/506,058 patent/US9472416B2/en active Active
- 2014-10-07 WO PCT/US2014/059434 patent/WO2015061030A1/en active Application Filing
- 2014-10-20 TW TW103136172A patent/TWI593014B/zh not_active IP Right Cessation
- 2014-10-20 TW TW106103896A patent/TWI610362B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US9472416B2 (en) | 2016-10-18 |
| TW201530650A (zh) | 2015-08-01 |
| WO2015061030A1 (en) | 2015-04-30 |
| TWI610362B (zh) | 2018-01-01 |
| US20150111389A1 (en) | 2015-04-23 |
| TWI593014B (zh) | 2017-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786503B2 (en) | Method for increasing pattern density in self-aligned patterning schemes without using hard masks | |
| TWI483305B (zh) | 使用電漿脈衝來控制溝槽微負載的方法 | |
| US9269587B2 (en) | Methods for etching materials using synchronized RF pulses | |
| US20040072446A1 (en) | Method for fabricating an ultra shallow junction of a field effect transistor | |
| KR20180085807A (ko) | 세정 방법 | |
| US10163656B2 (en) | Methods for dry etching cobalt metal using fluorine radicals | |
| US10692759B2 (en) | Methods for manufacturing an interconnect structure for semiconductor devices | |
| US9058988B2 (en) | Methods for depositing layers having reduced interfacial contamination | |
| US9236255B2 (en) | Methods for forming three dimensional NAND structures atop a substrate | |
| KR20040090931A (ko) | 전계효과 트랜지스터의 게이트 구조를 제조하는 방법 | |
| TWI610362B (zh) | 表面介面工程方法 | |
| US20200373149A1 (en) | In-situ atomic layer deposition process | |
| KR102349721B1 (ko) | 탄탈 질화물(TaN)층에서 피처를 패터닝하기 위한 시스템 및 방법 | |
| US10818507B2 (en) | Method of etching silicon nitride layers for the manufacture of microelectronic workpieces | |
| US8937021B2 (en) | Methods for forming three dimensional NAND structures atop a substrate | |
| US10283370B1 (en) | Silicon addition for silicon nitride etching selectivity | |
| US11658042B2 (en) | Methods for etching structures and smoothing sidewalls | |
| US20240128089A1 (en) | Method to selectively etch silicon nitride to silicon oxide using water crystallization | |
| US9653282B2 (en) | Silicon-containing substrate cleaning procedure | |
| US9355820B2 (en) | Methods for removing carbon containing films | |
| CN118103950A (zh) | 选择性硅沉积 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |