CN102969238B - 提高隔离氧化物cmp均匀性的方法 - Google Patents
提高隔离氧化物cmp均匀性的方法 Download PDFInfo
- Publication number
- CN102969238B CN102969238B CN201110257855.9A CN201110257855A CN102969238B CN 102969238 B CN102969238 B CN 102969238B CN 201110257855 A CN201110257855 A CN 201110257855A CN 102969238 B CN102969238 B CN 102969238B
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation oxide
- cover
- cap rock
- overhead height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000002955 isolation Methods 0.000 title claims abstract description 58
- 230000008021 deposition Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011435 rock Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 11
- 239000007800 oxidant agent Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 239000003638 chemical reducing agent Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 238000000151 deposition Methods 0.000 description 17
- 239000007789 gas Substances 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012159 carrier gas Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000013138 pruning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 2
- WVLBCYQITXONBZ-UHFFFAOYSA-N trimethyl phosphate Chemical compound COP(=O)(OC)OC WVLBCYQITXONBZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种提高隔离氧化物CMP均匀性的方法，包括：在衬底上形成垫层，在垫层上以及衬底中形成隔离氧化物层；在隔离氧化物层上形成第一盖层，第一盖层的顶部高度差等于或大于隔离氧化物层的顶部高度差；在第一盖层上形成第二盖层，第二盖层的顶部高度差小于第一盖层的顶部高度差和/或隔离氧化物层的顶部高度差；依次对第二盖层、第一盖层以及隔离氧化物层进行CMP处理，直至暴露垫层。依照本发明的方法，集成在HDP淀积的工艺腔里，不用额外的工艺步骤，可以在保证填充的效果的同时可以有效的降低高度差，减少或者避免凹陷(dishing)缺陷在CMP工艺中的产生，从而提高CMP工艺的平坦化均匀性，增大CMP工艺的窗口。
Description
技术领域
本发明涉及一种半导体器件的制造方法，特别是涉及一种提高隔离氧化物化学机械平坦化(CMP)均匀性的方法。
背景技术
从0.25um技术节点引入浅沟槽隔离(STI)技术以来，使得器件高密度隔离成为可能。随技术节点不断缩小，为提高器件密度和隔离效果，浅沟槽本身的纵深比(aspect ratio，简称AR)随之不断增加。高密度等离子体化学气相沉积(HDP-CVD)是填充浅沟槽的主流技术。该技术通过边淀积边刻蚀的循环工艺，克服了沟槽顶部可能存在的封口难题，采用氧化硅完成对大AR沟槽结构的填充，其结合沉积和溅射完成工艺见附图1所示，其中提供沉积能量为源功率(source power)，溅射提供附加的偏置功率(bias)。通过控制反应压力、淀积速率和溅射速率比等工艺参数来控制沉积和溅射的相对过程，使得对高纵深比(Aspect Ratio，以下简称AR)的沟槽能够做到没有孔洞的填充。
随浅沟槽AR的不断增大，在HDP-CVD后，浅沟槽隔离区内与非浅沟槽隔离区(激活区)上方的氧化硅厚度落差变得越来越大。如附图2所示，其中硅衬底1上依次形成有垫氧化层和氮化硅层2，蚀刻形成有多个AR较大的STI后采用HDP-CVD二氧化硅填充这些STI，沉积的氧化硅与垫氧化层的二氧化硅连接起来，形成氧化硅层3。由图2可见，顶部的氧化硅层存在较大的厚度差，这为下一步浅沟槽隔离化学机械平坦化(STI CMP)工艺对晶圆芯片内部均匀性的控制提出了很大挑战。由于存在大的氧化硅厚度落差(图2中氧化硅层3的顶部的高度差H1，例如为1000- )，在STI CMP工艺中，这种厚度落差无法直接通过CMP工艺消除，并会一直遗传到CMP工艺结束，造成浅沟槽内部分氧化硅磨掉，形成凹陷(dishing)缺陷(凹陷深度H2例如为100～ )，造成器件电学性能下降，甚至良率的降低，见附图3。
除了STI面临该问题之外，其余的采用HDP填充高纵深比孔洞的工艺或产品，例如金属沉积前介质层(PMD)、层间介质层(ILD)、金属 层间介质层(IMD)等等，均面临了CMP处理时的凹陷缺陷问题。
总而言之，当前的HDP-CVD填充高AR的隔离氧化物结构时，较大的氧化硅厚度差使得CMP均匀性降低，造成器件缺陷。
发明内容
因此，本发明的目的在于提高隔离氧化物CMP均匀性以提高器件的可靠性。
本发明提供了一种提高隔离氧化物化学机械平坦化均匀性的方法，包括：在衬底上形成垫层，在垫层上以及衬底中形成隔离氧化物层；在隔离氧化物层上形成第一盖层，第一盖层的顶部高度差等于或大于隔离氧化物层的顶部高度差；在第一盖层上形成第二盖层，第二盖层的顶部高度差小于第一盖层的顶部高度差和/或隔离氧化物层的顶部高度差；依次对第二盖层、第一盖层以及隔离氧化物层进行CMP处理，直至暴露垫层。
其中，隔离氧化物层、第一盖层、第二盖层均采用HDPCVD方法形成。其中，通过控制沉积速率和溅射速率的比值R来控制顶部高度差。隔离氧化物层沉积速率和溅射速率的比值为R0，第一盖层沉积速率和溅射速率的比值为R1，第二盖层的沉积速率和溅射速率的比值为R2，其中R2≤R0≤R1。其中，R1为R0的1.0倍至1.5倍。其中，R2为R1的30％至80％。其中，R2为R0的50％至100％。
其中，隔离氧化物层顶部高度差为1000～ 第一盖层顶部高度差为1000～ 第二盖层顶部高度差为100～ 其中，HDPCVD反应炉中通入含硅的还原剂、氧化剂、以及等离子体原料气，含硅的还原剂包括SiH4、TEOS，氧化剂包括O2、NxO、O3，等离子体原料气包括He、Ar。
其中，形成第二盖层之后，还包括对第二盖层进行刻蚀。其中，刻蚀气体包括NF3、SF6、碳氟基气体以及O2、O3、NxO。其中，刻蚀完成之后第二盖层顶部高度差减少为50～
其中，形成多个第一盖层和/或多个第二盖层，和/或进行多次刻蚀。
依照本发明的提高隔离氧化物CMP均匀性的方法，集成在HDP淀积的工艺腔里，不用额外的工艺步骤的增加，经过多个盖层的平滑缓冲可以在保证填充的效果的同时可以有效的降低高度差，可以减少或者 避免凹陷(dishing)缺陷在CMP工艺中的产生，从而提高CMP工艺的平坦化均匀性，增大CMP工艺的窗口。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1显示了现有技术的HDP-CVD工艺原理图；
图2显示了现有技术的填充高AR的STI的剖面示意图；
图3显示了现有技术的STI CMP的剖面示意图；
图4至图6显示了依照本发明一个实施例的沉积盖层各步骤的剖面示意图；以及
图7和图8显示了依照本发明的沉积盖层之后CMP各步骤的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了提高隔离氧化物CMP均匀性的方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。
首先，参照图2，形成基础结构。基础结构包括衬底1、位于衬底1上的垫层2、位于垫层2之上且部分位于衬底1中隔离氧化物层(gap fill)3。其中衬底1例如为体硅、绝缘体上硅(SOI)、体锗、绝缘体上锗(GeOI)或其他化合物半导体材料，例如GaAs、SiGe、InSb等等，衬底材质依照半导体器件类型需要而设定。垫层2包括氧化硅、氮化硅、氮氧化硅等等及其组合，组合方式可以是混杂包含或层叠夹设，用于提供沟槽定义以及蚀刻阻挡。利用垫层2进行光刻/刻蚀形成高AR的沟槽，然后采用HDP-CVD以二氧化硅填充高AR的沟槽。通过载气携带反应剂进入HDPCVD反应炉中，其中载气不与反应剂反应，例如He、 Ar等惰性气体，载气稍后将作为等离子溅射的气体(也即载气构成等离子体原料气)对材料进行局部刻蚀。其中反应剂包括含硅的还原剂以及含氧的氧化剂，还原剂例如为硅烷(SiH4)、正硅酸四乙酯(TEOS)等，氧化剂例如氧气(O2)、氧化氮(NxO，x为1或2)、臭氧(O3)等，此外依照掺杂需要还可以在反应剂中加入PH3、B2H6、硼酸三甲酯(TMB)、磷酸三甲酯(TMP)乃至含N、C的其他杂质源等等。通过控制气体流量、能量的功率值(包括影响沉积的源功率以及影响溅射的偏置功率)、炉内压力(可以由通入的载气来控制)来调整沉积速率和溅射速率的比值R，可以通过调整R来控制使得HDPCVD过程中完成没有孔洞的填充，以及通过R来控制所形成的材料层顶部的高度差。形成隔离氧化物层3的比值R标记为R0。对于不同的工艺节点，R0的数值不同，例如90nm STI工艺中R0为5～8，而65nm以及以下工艺中R0例如增大到30～32，当然具体的工艺实现R0中会有不同，但是随着尺寸的缩小，填充AR比的增大，R0的值是不断增大的。
其次，参照图4，在基础结构上形成第一盖层，以减缓隔离氧化物层顶部厚度差并保护隔离氧化物层。通过传统的CVD或者与形成隔离氧化物层3类似的HDPCVD工艺，在隔离氧化物层3上沉积第一盖层4，第一盖层4的材料可以与隔离氧化物层3材料相同均为氧化硅，也可以掺杂其他杂质，例如N、B、P、C等等。由于隔离氧化物层3的顶部存在较大的厚度差，沉积第一盖层4时可能同样会因为高AR的沟槽结构而存在孔洞填充不均匀的情况。为此，可控制第一盖层4的形成工艺参数使得第一盖层4的顶部的高度差约等于或稍高于隔离氧化物层3的高度差。例如包括但不限于稍微提高沉积速率和溅射速率的比值R为R1，其中R1大于等于R0，例如R1为R0的1.0倍至1.5倍。具体地，对于90nm工艺R1为8～11，对于65nm工艺R1为35～38。沉积速率的相对提高、溅射速率的相对下降会使得第一盖层4形成足够的厚度完全填充隔离氧化物层3的顶部，同时不会因为惰性气体等离子体对隔离氧化物层3的撞击而损伤垫层2以及衬底1，避免了削平畸变(clipping)的发生。提高R的方法例如有提高氧化剂流量、提高臭氧比例、增大压力等。此时第一盖层4的顶部高度差H3约等于或稍大于隔离氧化物层3的H1，例如H3为1000～ 控制第一盖层4顶部高度差H3的方法不限于提高R，例如当采用传统CVD时，例如APCVD、PECVD等，可以仅控制压力、流 速等沉积相关的参数来稍微增大沉积速率，获得所需的H3。
随后，参照图5，在第一盖层上形成第二盖层，以削去盖层的尖角。采用传统的CVD或者相同的HDPCVD工艺在第一盖层4上沉积第二盖层5，第二盖层5的材质可以与第一盖层4、隔离氧化物层3相同，也可以不同，优选地均为氧化硅以节省成本、简化工艺。为了削去第二盖层5的顶部尖角，可以调整CVD工艺参数使得第二盖层5的顶部高度差H4小于第一盖层4的顶部高度差H3乃至进一步小于隔离氧化物层3的H1。例如可以调整气体流量、能量值、压力等等工艺参数使得形成第二盖层5的比值R2小于R1，R2例如为R1的30％至80％。此外，更优选地，R2小于等于R0，R2例如为R0的50％至100％。具体地，对于90nmSTI工艺R2为3～5，对于65nm工艺R2为25～28。换言之，等离子增强的溅射速率相对而言大于沉积速率，使得第二盖层5的顶部被等离子体溅射轰击而磨平，隔离氧化物层3上的盖层总体的高度差H4被大大缩减，例如仅为100～ 即相当于或小于先前工艺的最后凹陷深度H2。类似地，控制第二盖层5顶部高度差H4的方法不限于减小R，例如当采用传统CVD时，例如APCVD、PECVD等，可以仅控制压力、流速等沉积相关的参数来稍微减小沉积速率，获得所需的H4。
由此两步骤，隔离氧化物层3上的层叠结构的高度差被减小，使得后续CMP工艺可靠性大大提高，也即形成第二盖层5之后即可CMP工艺处理。
但是，优选地，如图6所示，还可以在形成第二盖层5之后进行蚀刻处理，进一步缩小和弱化尖角。可以在HDPCVD反应炉中通入含氟的刻蚀气体以及氧化剂，含氟的刻蚀气体例如NF3、SF6、碳氟基(可卤代)气体等，氧化剂例如O2、O3、NxO等，此外还可以加入HBr、Br2、HCl、Cl2等气体以进一步控制蚀刻速率。由图6可见，隔离氧化物层3上盖层的总体高度差H4’被进一步缩减，例如仅为50～
此外，虽然本申请仅列举了一个第一盖层4、一个第二盖层5以及一次蚀刻处理，但是本领域技术人员应当知晓的是，基于进一步提高平整度的需要，可以层叠形成多个第一和/或第二盖层，以及进行多步蚀刻处理，只要确保上述R1大于R0，而R2小于R1乃至小于等于R0即可。
最后，继续采用CMP以平坦化隔离氧化物，参见附图7和8。将经过上述处理后的晶圆进行CMP处理，见图8，采用旋转的抛光垫在研磨液作用下依次平坦化第二盖层5、第一盖层4以及氧化硅层3，直至露出 作为CMP停止层的垫层2。CMP可采用硬抛光垫或者软抛光垫，例如0.08英寸厚的Rodel IC1000与0.05英寸厚的SUBAIV衬垫叠加，研磨盘转速约为25～90r/min，压力在3～8psi。CMP的研磨液可以是SiO2基研磨液，也可以是CeO2基研磨液，研磨液流量约为50～125mL/min，其中可加入KOH以软化氧化硅。由于经两次盖层的填平处理，隔离氧化物结构顶部的高度差被大大缩减，从而在研磨过程中，不会将厚度落差遗传给沟槽内的隔离氧化物层3，减小浅沟槽内氧化物的凹陷，见图8，可知最终得到的隔离氧化物的平整度优于如图3所示的传统CMP方法得到的结果，最终的表面完全或基本完全平整，凹陷深度小于
依照本发明的提高隔离氧化物CMP均匀性的方法，集成在HDP STI淀积的工艺腔里，不用额外的工艺步骤的增加，经过多个盖层的平滑缓冲可以在保证填充的效果的同时可以有效的降低高度差，可以减少或者避免凹陷(dishing)缺陷在CMP工艺中的产生，从而提高CMP工艺的平坦化均匀性，增大CMP工艺的窗口。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (13)
1.一种提高隔离氧化物CMP均匀性的方法，包括：
在衬底上形成垫层，在垫层上以及衬底中形成隔离氧化物层，所述隔离氧化物层完全填满衬底中的沟槽；
在隔离氧化物层上形成第一盖层，第一盖层的顶部高度差等于或大于隔离氧化物层的顶部高度差；
在第一盖层上形成第二盖层，第二盖层的顶部高度差小于第一盖层的顶部高度差和/或隔离氧化物层的顶部高度差；
依次对第二盖层、第一盖层以及隔离氧化物层进行CMP处理，直至暴露垫层。
2.如权利要求1所述的方法，其中，隔离氧化物层、第一盖层、第二盖层均采用HDPCVD方法形成。
3.如权利要求2所述的方法，其中，通过控制沉积速率和溅射速率的比值R来控制顶部高度差。
4.如权利要求3所述的方法，其中，隔离氧化物层的沉积速率和溅射速率的比值为R0，第一盖层沉积速率和溅射速率的比值为R1，第二盖层的沉积速率和溅射速率的比值为R2，其中R2≤R0≤R1。
5.如权利要求4所述的方法，其中，R1为R0的1.0倍至1.5倍。
6.如权利要求4所述的方法，其中，R2为R1的30％至80％。
7.如权利要求6所述的方法，其中，R2为R0的50％至100％。
8.如权利要求2所述的方法，其中，HDPCVD反应炉中通入含硅的还原剂、氧化剂、以及等离子体原料气，含硅的还原剂包括SiH4、TEOS，氧化剂包括O2、NxO、O3，等离子体原料气包括He、Ar。
9.如权利要求1所述的方法，其中，隔离氧化物层顶部高度差为第一盖层顶部高度差为第二盖层顶部高度差为
10.如权利要求1所述的方法，其中，形成第二盖层之后，还包括对第二盖层进行刻蚀。
11.如权利要求10所述的方法，其中，刻蚀气体包括NF3、SF6、碳氟基气体以及O2、O3、NxO。
12.如权利要求10所述的方法，其中，刻蚀完成之后第二盖层顶部高度差减少为
13.如权利要求1或10所述的方法，其中，形成多个第一盖层和/或多个第二盖层，和/或进行多次刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110257855.9A CN102969238B (zh) | 2011-09-01 | 2011-09-01 | 提高隔离氧化物cmp均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110257855.9A CN102969238B (zh) | 2011-09-01 | 2011-09-01 | 提高隔离氧化物cmp均匀性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102969238A CN102969238A (zh) | 2013-03-13 |
| CN102969238B true CN102969238B (zh) | 2015-05-20 |
Family
ID=47799299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110257855.9A Active CN102969238B (zh) | 2011-09-01 | 2011-09-01 | 提高隔离氧化物cmp均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102969238B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111987006B (zh) * | 2020-10-16 | 2021-08-10 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN112366205B (zh) * | 2020-11-09 | 2021-10-22 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1206935A (zh) * | 1997-07-25 | 1999-02-03 | 三星电子株式会社 | 利用复合氧化膜的槽式隔离法 |
| CN1383201A (zh) * | 2001-04-24 | 2002-12-04 | 华邦电子股份有限公司 | 浅凹槽隔离结构的制造方法 |
| CN101330036A (zh) * | 2007-06-21 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW492143B (en) * | 2001-05-11 | 2002-06-21 | Macronix Int Co Ltd | Manufacturing method of shallow trench isolation structure |
-
2011
- 2011-09-01 CN CN201110257855.9A patent/CN102969238B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1206935A (zh) * | 1997-07-25 | 1999-02-03 | 三星电子株式会社 | 利用复合氧化膜的槽式隔离法 |
| CN1383201A (zh) * | 2001-04-24 | 2002-12-04 | 华邦电子股份有限公司 | 浅凹槽隔离结构的制造方法 |
| CN101330036A (zh) * | 2007-06-21 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102969238A (zh) | 2013-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4452883B2 (ja) | 絶縁酸化物が部分的に置換されたひずみデバイス膜を備えたシリコンオンインシュレータデバイス及びその製造方法 | |
| CN101330035B (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN100561704C (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN102693931A (zh) | 一种薄膜填充方法 | |
| CN103137452B (zh) | 控制替代栅极结构高度的方法 | |
| CN100576491C (zh) | 浅沟槽隔离结构及其制造方法 | |
| KR20080001413A (ko) | 플래시 메모리 소자의 소자 분리막 형성방법 | |
| US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
| CN102969239B (zh) | 提高隔离氧化物cmp均匀性的方法及其专用设备 | |
| CN103377912A (zh) | 浅沟槽隔离化学机械平坦化方法 | |
| CN102969238B (zh) | 提高隔离氧化物cmp均匀性的方法 | |
| CN103794543A (zh) | 隔离结构及其形成方法 | |
| CN101640182B (zh) | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 | |
| US6960530B2 (en) | Method of reducing the aspect ratio of a trench | |
| CN116646315A (zh) | 由局部硅外延籽晶形成的体晶片中的隔离半导体层 | |
| CN104078346A (zh) | 半导体器件的平坦化方法 | |
| CN105514021B (zh) | 一种形成harp层间介质层的方法 | |
| CN102487032A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN102487034A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN104979204B (zh) | 鳍式场效应晶体管的形成方法 | |
| US9349814B2 (en) | Gate height uniformity in semiconductor devices | |
| CN102386084B (zh) | 平坦化晶圆表面的方法 | |
| US8193056B2 (en) | Method of manufacturing semiconductor device | |
| CN101958267B (zh) | 浅沟槽填充方法 | |
| CN105097523A (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING YANDONG MICROELECTRNIC CO.,LTD. Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150630 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150630 Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road 3# Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CP02 | Change in the address of a patent holder |
Address after: 100020 West eight rooms, dongzhimenwai, Chaoyang District, Beijing Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Patentee before: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |