CN101312112A - 芯片封装外引线成型模具 - Google Patents

芯片封装外引线成型模具 Download PDF

Info

Publication number
CN101312112A
CN101312112A CN200710040985.0A CN200710040985A CN101312112A CN 101312112 A CN101312112 A CN 101312112A CN 200710040985 A CN200710040985 A CN 200710040985A CN 101312112 A CN101312112 A CN 101312112A
Authority
CN
China
Prior art keywords
outer lead
molding die
groove
package blocks
chip packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710040985.0A
Other languages
English (en)
Other versions
CN101312112B (zh
Inventor
舒海波
唐智能
蒲光荣
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710040985.0A priority Critical patent/CN101312112B/zh
Priority to US11/959,200 priority patent/US20080292743A1/en
Publication of CN101312112A publication Critical patent/CN101312112A/zh
Application granted granted Critical
Publication of CN101312112B publication Critical patent/CN101312112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种芯片封装外引线成型模具，用于具有翘曲的薄型小尺寸封装块外引线成型；包括基本部，所述基本部上具有外引线压着部，所述外引线压着部具有与所述薄型小尺寸封装块外引线接触的接触部，在所述外引线压着部之间形成有用于咬合所述薄型小尺寸封装块的凹槽；所述凹槽的深度等于所述薄型小尺寸封装块被凹槽咬合的表面与外引线之间的最大距离；所述凹槽的深度为凹槽咬合薄型小尺寸封装块之处和外引线压着部的接触部之间的最小距离。该发明能够使成型后的外引线平坦度较好且不会在成型过程中损伤封装块。

Description

芯片封装外引线成型模具
技术领域
本发明涉及半导体封装技术领域，特别涉及一种芯片的薄型小尺寸封装(Thin Small Outline Package，TSOP)外引线成型模具。
背景技术
TSOP封装是在芯片的周围做出引脚，采用表面帖装技术(SurfaceMounting Technology，SMT)将封装后的芯片引脚直接焊接在印刷电路板(Printed Circuit Board，PCB)的表面的技术。TSOP封装具有成品率高、价格便宜等优点，因此得到了广泛的应用。在TSOP封装工艺中，为了实现薄型小尺寸封装，塑封过程中一般采用芯片上引线封装(Lead OnChip，LOC)结构，致使芯片被塑封后芯片上下的塑封用树脂厚度不同，从而导致在塑封后冷却过程中芯片上下的树脂收缩程度不同，引起形成的封装块(Package)产生翘曲(Warpage)。
芯片完成塑封后，外引线需要通过成型模具和冲压头成型，以适合在PCB表面的帖装。图1为现有的一种TSOP封装外引线成型模具的正视图，如图1所示，所述成型模具10具有凹槽11，用于将TSOP封装块咬合。在所述凹槽11的边缘具有外引线压着部12，用于在TSOP封装块外引线成型时压住外引线的根部。然而在使用该成型模具对具有翘曲的TSOP封装块外引线成型时，会将所述封装块压平，使得TSOP封装块在被压平的状态下实现外引线成型，当完成外引线成型后撤去成型模具施加在TSOP封装块上的压力后，该封装块会回复到翘曲的状态，导致成型的外引线与其它基底或基板(例如PCB板)的接触端共面性变差，进而会导致该TSOP封装块帖装在其它基底或基板上时，部分外引线与基底或基板的相应部位未接触而发生断路。
专利号为02246028.4的中国专利公开了一种外引线成型用压着块(即成型模具)。图2和图3为所述的中国专利公开的成型用的压着块的正视图和左视图。如图2和图3，压着块20具有凹槽21和所述凹槽21边缘的外引线压着部22；在所述外引线压着部22上具有一凹形槽23，该凹形槽23与TSOP封装块外引线的翘曲相适应，以减小在外引线成型时所述外引线压着部22与外引线的接触力度，避免将外引线压变形，从而改善成型后外引线的共面性。然而，应用所述外引线成型用压着块对TSOP封装块外引线成型作业时，容易损伤封装块，使其发生断裂而损坏。
发明内容
本发明提供一种芯片封装外引线成型模具，本发明能够使成型后的外引线平坦度较好且不会在成型过程中损伤封装块。
本发明提供的一种芯片封装外引线成型模具，用于具有翘曲的薄型小尺寸封装块外引线成型；包括基本部，所述基本部上具有外引线压着部，所述外引线压着部具有与所述薄型小尺寸封装块外引线接触的接触部，在所述外引线压着部之间形成有用于咬合所述薄型小尺寸封装块的凹槽；其中，所述凹槽的深度等于所述薄型小尺寸封装块被凹槽咬合的表面与外引线之间的最大距离；所述凹槽的深度为凹槽咬合薄型小尺寸封装块之处和外引线压着部的接触部之间的最小距离。
可选的，所述凹槽的深度为0.25至0.29mm。
可选的，所述凹槽的表面为平面。
可选的，所述凹槽表面有凸起，所述凸起的高度小于所述压着部的高度。
可选的，所述凸起为半球形、球缺形、圆柱形、圆台型、棱柱形、棱台形中的一种或组合。
可选的，所述凹槽的中央沿所述薄型小尺寸封装块外引线垂直的方向具有凹陷。
可选的，所述凹陷的横截面为矩形或弧形。
可选的，所述凹陷的深度为0.2至0.4mm。
可选的，所述外引线压着部的横截面为四边形或弧形。
可选的，所述外引线压着部的截面为四边形和弧形的组合，且所述外引线压着部的端部为弧形。
可选的，所述外引线压着部的横截面为四边形，所述四边形的与所述凹槽表面相交的边与所述凹槽表面的夹角为90至120度。
可选的，所述外引线压着部上具有凹形槽。
可选的，所述凹形槽为矩形、弧形中的一种或组合。
与现有技术相比，本发明具有以下优点：
本发明的芯片封装外引线成型模具设计使得在咬合TSOP封装块外壳时，外引线压着部的接触部与TSOP封装块的外引线接触，而由于TSOP封装块具有翘曲，所述接触部仅与TSOP封装块部分的外引线接触。凹槽的深度可保证当外引线压着部的接触部接触TSOP封装块部分的外引线的表面时，所述凹槽的表面与所述TSOP封装块上外壳的表面有接触，且所述凹槽的表面不会向所述TSOP的外壳的表面施加压力，从而不会使所述TSOP封装块变形。使用冲压头使外引线成型后，待撤去所述芯片封装外引线成型模具，所述TSOP封装块成型的外引线具有较好的共面性，使得应用本发明芯片封装外引线成型模具的TSOP封装块向PCB板或其它基板帖装时具有很好的电连接特性，不会造成断路。
此外，在外引线压着部的接触部接触所述部分的外引线表面时，所述凹槽的表面与具有翘曲的TSOP封装块的上外壳表面有接触，可使TSOP封装块处于固定状态。在联合使用下模具和冲压头使所述TSOP封装块的外引线成型时，冲压头向下冲压所述外引线，所述外引线的根部会有向上的反弹力，该反弹力带动所述TSOP封装块向上弹起，而由于所述凹槽的深度h使得所述翘曲的TSOP封装块的上外壳表面与所述凹槽的表面接触，保护所述TSOP封装块的上壳不至于向上翘起，从而可阻止所述TSOP封装块向上弹起而损伤TSOP芯片，可减小TSOP封装块外引线成型时对封装块的损伤，有利于延长芯片的使用寿命。
所述凹槽的中央的凹陷设计可保证在TSOP封装块的短边方向具有翘曲时，补偿该翘曲，使得外引线成型模具在咬合固定芯片时不会引起TSOP封装块变形。
本发明的芯片封装外引线成型模具块不仅适用于具有向上翘曲的TSOP封装块，还适用于具有向下翘曲的TSOP封装块的外引线成型。
附图说明
图1为现有一种薄型小尺寸封装外引线成型模具的横截面示意图；
图2至图3为现有另一种薄型小尺寸封装外引线成型用的压着块的正视图和左视图；
图4为本发明芯片封装外引线成型模具第一实施例的正视图；
图5为本发明芯片封装外引线成型模具第一实施例的左视图；
图6为本发明第一实施例的芯片封装外引线成型模具与TSOP封装块咬合的立体图；
图7为本发明的在凹槽表面具有凸起的外引线成型模具的实施例的正视图；
图8为本发明芯片封装外引线成型模具第二实施例的正视图；
图9为本发明芯片封装外引线成型模具第二实施例的左视图；
图10为本发明第二实施例的芯片封装外引线成型模具与TSOP封装块咬合的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
为实现薄型封装，在TSOP封装工艺中采用芯片上引线封装结构，芯片被塑封后芯片上下的树脂的厚度不同，导致在塑封后冷却过程中芯片上下的树脂收缩程度不同，引起形成的TSOP封装块产生翘曲。该翘曲导致在完成芯片塑封后外引线通过成型模具和冲压头成型时，造成外引线共面性较差，进而引起TSOP封装块在PCB或其它基板帖装时外引线与所述PCB板或其它基板上的焊点接触不好，甚至断路，易造成电性失败。本发明提供一种芯片封装外引线成型模具，该模具可以改善成型后外引线的共面性。
图4和图5为本发明芯片封装外引线成型模具的第一实施例的正视图和左视图。
如图4和图5所示的芯片封装外引线成型模具，包括基本部30，所述基本部30一般采用硬度较大的合金材料。在所述基本部30上具有外引线压着部31，所述外引线压着部31具有与TSOP封装块外引线接触的接触部35。在所述外引线压着部31之间形成有用于咬合TSOP封装块的凹槽33。本实施例中所述凹槽33的表面为平面。所述凹槽33用于在TSOP封装块外引线成型时咬合所述TSOP封装块，因而所述凹槽33的形状与TSOP封装块的形状匹配，且所述凹槽33的横向尺寸比TSOP封装块的横向尺寸稍大，以便容纳咬合TSOP封装块，所述凹槽33的深度h等于TSOP封装块被所述凹槽33咬合的表面与外引线之间的最大距离，其中，所述凹槽33的深度h为凹槽咬合TSOP封装块之处和所述外引线压着部31的接触部35之间的最小距离。所述外引线压着部31用于在所述凹槽33咬合TSOP封装块时，压着TSOP封装块的外引线的根部，使得在使用冲压头对TSOP封装块外引线冲压成型时，减小所述外引线根部对TSOP封装块的塑封外壳的作用力，有利于保护所述TSOP封装块的塑封外壳的强度和使用寿命，也保护在外引线成型过程中，TSOP封装块内部的芯片不受外力的影响。本实施例中所述外引线压着部31的横向剖面图为四边形，所述四边形的与所述凹槽33表面相交的边与所述凹槽33表面的夹角a为90至120度。所述外引线压着部31具有TSOP封装块外引线接触的接触部35。
本实施例中所述凹槽33深度h为0.25mm至0.29mm。一般的，TSOP封装块外引线两边的塑封外壳的厚度不同，外引线一侧的较薄塑封外壳的厚度一般为0.21mm。在使用本实施例所述的芯片封装外引线成型模具时，如图6所示的本实施例的芯片封装外引线成型模具咬合具有翘曲(所述翘曲可以是向上的翘曲也可以是向下的翘曲)的TSOP封装块40的立体示意图，所述凹槽33咬合所述TSOP封装块40较薄的外壳，下模具50咬合所述TSOP封装块40较厚的外壳，且所述下模具50上的支撑部(未标示)支撑所述TSOP封装块40外引线41。所述外引线压着部31的接触部35与所述TSOP封装块40的外引线接触，由于所述TSOP封装块40具有翘曲，所述接触部35仅与所述TSOP封装块40部分的外引线接触，如图6所示的外引线34。同时，由于所述TSOP封装块具有翘曲，导致该TSOP封装块纵向最高点到最低点的高度差发生变化，该高度差比没有翘曲的TSOP封装块的纵向厚度大，但是由于本实施例中所述凹槽33的深度为0.25至0.29mm，可保证当外引线压着部31的接触部35接触所述TSOP封装块40部分的外引线35的表面时，所述凹槽33的表面36与所述TSOP封装块40的外壳表面42有接触，但所述凹槽33的表面36不会向所述TSOP封装块40的外壳表面42施加压力，从而不会使所述TSOP封装块40变形。使用冲压头(未示出)使外引线成型后，待撤去所述芯片封装外引线41成型模具，所述TSOP封装块40成型的外引线具有较好的共面性，使得所述TSOP封装块40向PCB板或其它基板帖装时具有很好的电连接特性，不会造成断路。
在使用本发明的芯片封装外引线成型模具对所述TSOP封装块40的外引线41成型时，在所述外引线压着部31的接触部35接触所述部分的外引线41表面时，所述凹槽33的表面36可接触所述具有翘曲的TSOP封装块40的外壳表面42，从而使所述TSOP封装块处于固定状态。联合使用下模具50和冲压头(未示出)使所述TSOP封装块40的外引线41成型时，冲压头向下冲压所述外引线41，所述外引线41的根部会有向上的反弹力，该反弹力带动所述TSOP封装块40向上弹起，而由于所述凹槽33的深度h使得所述翘曲的TSOP封装块40的外壳表面42与所述凹槽33的表面36接触，可保护所述TSOP封装块40的外壳不至于向上翘起，从而可阻止所述TSOP封装块40向上弹起而损伤TSOP芯片，减小对所述TSOP封装块40的损伤，有利于延长芯片的使用寿命。
在其它的实施例中，所述外引线压着部31的横截面可以是弧形，或四边形与弧形的组合。
在其它的实施例中，在所述外引线压着部31上还可以有凹形槽，所述凹形槽与具有翘曲的TSOP封装块的外引线相匹配，使得应用该芯片封装块外引线成型模具时，所述凹形槽不会向所述TSOP封装块的外引线施加压力。所述凹形槽的纵截面可以是矩形或弧形或两者结合。
在其它的实施例，还可以在所述凹槽33的表面上形成凸起，如图7所示，在所述凹槽33上有凸起32，所述凹槽33的深度h为所述凸起32的顶部至所述接触部35之间的最小距离。所述凸起32的形状可以是半球形、球缺形、圆柱形、圆台型、棱柱形、棱台形中的一种或组合。在应用具有所述凸起32的芯片封装外引线成型模具时，所述凸起32与TSOP封装块的上表面42接触。在其它的实施例中，所述凸起32的高度可调。
图8和图9为本发明芯片封装外引线成型模具的第二实施例的正视图和左视图。
如图8和图9所示的芯片封装外引线成型模具，包括基本部30，所述基本部30为硬度较大的合金材料。在所述基本部30上具有外引线压着部31，所述外引线压着部31具有与TSOP封装块外引线接触的接触部35。所述外引线压着部31之间形成有用于咬合TSOP封装块的凹槽33。本实施例中所述凹槽33的表面为平面。所述凹槽33用于在对TSOP封装块外引线成型时咬合所述TSOP封装块，因而所述凹槽33的形状与TSOP封装块的形状匹配，且所述凹槽33的横向尺寸比TSOP封装块稍大，以便容纳咬合TSOP封装块，所述凹槽33的深度h等于TSOP封装块被所述凹槽33咬合的表面与外引线之间的最大距离，其中，所述凹槽33的深度h为凹槽咬合TSOP封装块之处和所述外引线压着部31的接触部35之间的最小距离。在所述凹槽33的中央沿TSOP封装块外引线的垂直方向具有凹陷37，所述凹陷37的横截面为矩形或弧形，本实施例中所述凹陷37为矩形。所述外引线压着部31用于在所述凹槽33咬合TSOP封装块时，压着TSOP封装块的外引线的根部，使得在使用冲压头对TSOP封装块外引线冲压成型时，减小所述外引线根部对TSOP封装块的塑封外壳的作用力，有利于保护所述TSOP封装块的塑封外壳的强度和使用寿命，也保护在外引线成型过程中，TSOP封装块内部的芯片不受外力的影响。本实施例中所述外引线压着部31的横向剖面图为四边形，所述四边形与所述凹槽33表面相交的边与所述凹槽33表面的夹角a为90至120度。所述外引线压着部31具有与所述芯片封装块外引线接触的接触部35。本实施例中所述凹槽33深度h为0.25mm至0.29mm，如图10所示的本实施例的芯片封装外引线成型模具咬合TSOP封装块的剖面示意图，本实施例的芯片封装块外引线成型模具可保证在对具有翘曲的TSOP封装块外引线成型时不会使所述TSOP封装块变形。所述凹陷37也可保证在TSOP封装块的短边方向具有翘曲时，补偿该翘曲，使得本发明的芯片外引线成型模具在咬合固定芯片时不会引起TSOP封装块变形。
在其它的实施例中，所述外引线压着部31的横截面可以是弧形，或四边形与弧形的组合。在其它的实施例中，在所述外引线压着部31上还可以有凹形槽，所述凹形槽与具有翘曲的TSOP封装块的外引线相匹配，使得应用该芯片封装块外引线成型模具时，所述凹形槽不会向所述TSOP封装块的外引线施加压力。所述凹形槽的纵截面可以是矩形或弧形或两者结合。
在其它的实施例，还可以在所述凹槽33的表面上形成凸起，所述凹槽33的深度h为所述凸起32的顶部至所述接触部35之间的最小距离。所述凸起的形状可以是半球形、球缺形、圆柱形、圆台型、棱柱形、棱台形中的一种或组合。在应用具有所述凸起的芯片封装外引线成型模具时，所述凸起与TSOP封装块的上表面42接触。在其它的实施例中，所述凸起的高度可调。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (13)

1、一种芯片封装外引线成型模具，用于具有翘曲的薄型小尺寸封装块外引线成型；包括基本部，所述基本部上具有外引线压着部，所述外引线压着部具有与所述薄型小尺寸封装块外引线接触的接触部，在所述外引线压着部之间形成有用于咬合所述薄型小尺寸封装块的凹槽；其特征在于：所述凹槽的深度等于所述薄型小尺寸封装块被凹槽咬合的表面与外引线之间的最大距离；所述凹槽的深度为凹槽咬合薄型小尺寸封装块之处和外引线压着部的接触部之间的最小距离。
2、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述凹槽的深度为0.25至0.29mm。
3、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述凹槽的表面为平面。
4、如权利要求3所述的芯片封装外引线成型模具，其特征在于：所述凹槽表面有凸起，所述凸起的高度小于所述压着部的高度。
5、如权利要求4所述的芯片封装外引线成型模具，其特征在于：所述凸起为半球形、球缺形、圆柱形、圆台型、棱柱形、棱台形中的一种或组合。
6、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述凹槽的中央沿所述薄型小尺寸封装块外引线垂直的方向具有凹陷。
7、如权利要求6所述的芯片封装外引线成型模具，其特征在于：所述凹陷的横截面为矩形或弧形。
8、如权利要求6所述的芯片封装外引线成型模具，其特征在于：所述凹陷的深度为0.2至0.4mm。
9、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述外引线压着部的横截面为四边形或弧形。
10、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述外引线压着部的截面为四边形和弧形的组合，且所述外引线压着部的端部为弧形。
11、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述外引线压着部的横截面为四边形，所述四边形的与所述凹槽表面相交的边与所述凹槽表面的夹角为90至120度。
12、如权利要求1所述的芯片封装外引线成型模具，其特征在于：所述外引线压着部上具有凹形槽。
13、如权利要求12所述的芯片封装外引线成型模具，其特征在于：所述凹形槽为矩形、弧形中的一种或组合。
CN200710040985.0A 2007-05-21 2007-05-21 芯片封装外引线成型模具 Expired - Fee Related CN101312112B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200710040985.0A CN101312112B (zh) 2007-05-21 2007-05-21 芯片封装外引线成型模具
US11/959,200 US20080292743A1 (en) 2007-05-21 2007-12-18 Shaping die for chip package leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710040985.0A CN101312112B (zh) 2007-05-21 2007-05-21 芯片封装外引线成型模具

Publications (2)

Publication Number Publication Date
CN101312112A true CN101312112A (zh) 2008-11-26
CN101312112B CN101312112B (zh) 2011-10-05

Family

ID=40072643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710040985.0A Expired - Fee Related CN101312112B (zh) 2007-05-21 2007-05-21 芯片封装外引线成型模具

Country Status (2)

Country Link
US (1) US20080292743A1 (zh)
CN (1) CN101312112B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298560A (zh) * 2016-09-29 2017-01-04 中国科学院长春光学精密机械与物理研究所 集成电路引线成形装置
CN111029265A (zh) * 2019-12-26 2020-04-17 珠海格力电器股份有限公司 一种防止qfn模封框架翘曲的塑封模具及方法
CN114393137A (zh) * 2021-12-07 2022-04-26 北京无线电计量测试研究所 一种轴向元件表面安装引脚成型工艺装备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198969B (zh) * 2023-10-08 2024-02-06 扬州中科半导体照明有限公司 防薄膜芯片移位的封装治具及方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072177A (en) * 1976-12-20 1978-02-07 Gte Automatic Electric Laboratories Incorporated Die set for forming axial leads of electrical component into hairpin lead pattern
US4553420A (en) * 1983-09-30 1985-11-19 Asm Fico Tooling, B.V. Method and apparatus for touch-free lead bending
JPH0828455B2 (ja) * 1988-02-24 1996-03-21 富士通株式会社 リードフレーム及びそれを用いた電子部品の製造方法
US4829669A (en) * 1988-04-28 1989-05-16 Nec Corporation Method of manufacturing a chip carrier
US5078186A (en) * 1989-09-28 1992-01-07 Kabushiki Kaisha Toshiba Lead forming for electronic parts having gull wing type outer leads
JPH0795576B2 (ja) * 1990-02-22 1995-10-11 株式会社石井工作研究所 電子部品のリードの曲げ加工方法及びその曲げ型
US5301720A (en) * 1992-05-26 1994-04-12 Kras Asia Ltd. Method for use in the manufacture of semiconductor devices and apparatus for use in connection with the method
JP2771431B2 (ja) * 1993-09-07 1998-07-02 日本電気株式会社 リード成形装置
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
US5673730A (en) * 1996-01-24 1997-10-07 Micron Technology, Inc. Form tooling and method of forming semiconductor package leads
JP3373732B2 (ja) * 1996-07-04 2003-02-04 三菱電機株式会社 リード成形装置およびリード成形方法
US5979510A (en) * 1998-02-18 1999-11-09 Micron Technology, Inc. Forming tool and method
JP2001077267A (ja) * 1999-09-08 2001-03-23 Mitsubishi Electric Corp 半導体製造装置及び半導体装置の製造方法
US6435222B1 (en) * 1999-12-02 2002-08-20 Seiko Epson Corporation Method and apparatus for manufacturing electronic parts
US6401765B1 (en) * 2000-08-22 2002-06-11 Texas Instruments Incorporated Lead frame tooling design for exposed pad features
KR100411254B1 (ko) * 2001-06-04 2003-12-18 삼성전기주식회사 Ｓｍｄ 패키지의 리드융착방법
CN2558501Y (zh) * 2002-08-20 2003-07-02 首钢日电电子有限公司 Tsop封装外引线成形用压着块
JP2004296886A (ja) * 2003-03-27 2004-10-21 Shinko Electric Ind Co Ltd リードフレームのダウンセット加工装置およびダウンセット加工方法、ならびにリードフレーム
CN1936935A (zh) * 2005-09-23 2007-03-28 威刚科技股份有限公司 小型记忆卡的封装方法及结构
CN2834891Y (zh) * 2005-11-18 2006-11-08 中国船舶重工集团公司第七二二研究所 芯片外引线成形模

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298560A (zh) * 2016-09-29 2017-01-04 中国科学院长春光学精密机械与物理研究所 集成电路引线成形装置
CN111029265A (zh) * 2019-12-26 2020-04-17 珠海格力电器股份有限公司 一种防止qfn模封框架翘曲的塑封模具及方法
CN114393137A (zh) * 2021-12-07 2022-04-26 北京无线电计量测试研究所 一种轴向元件表面安装引脚成型工艺装备

Also Published As

Publication number Publication date
US20080292743A1 (en) 2008-11-27
CN101312112B (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
US6696753B2 (en) Enhancement of wire bondability in semiconductor device package
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
CN101312112B (zh) 芯片封装外引线成型模具
US20070279877A1 (en) Circuit board arrangement
EP2854162B1 (en) Semiconductor device leadframe
CN101154602A (zh) 半导体装置的制造方法
EP1276143A2 (en) A mold
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5674346B2 (ja) 半導体装置の製造方法、半導体装置、半導体装置の保管方法、半導体製造装置
CN112809265A (zh) 半导体模块封装装置及封装工艺
CN106409694B (zh) 半导体装置及其制造方法
JP2008140807A (ja) 樹脂封止型半導体装置
US6928850B2 (en) Method and tooling for z-axis offset of lead frames
EP2854161B1 (en) Semiconductor device leadframe
JP6663294B2 (ja) 半導体装置の製造方法
CN203983258U (zh) 一种组合式键合外壳
JP3957579B2 (ja) 電子部品用パッケージ及びその形成方法
CN212542401U (zh) 一种塑封模具
JP2012244112A (ja) ゲート切断装置およびゲート切断方法
JP5825037B2 (ja) ヒートシンク付き半導体装置の製造方法
KR100676003B1 (ko) 리드프레임 제조방법 및 그 장치
JP5780175B2 (ja) モールドパッケージおよびその製造方法
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP3833832B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20180521