CN101299419B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101299419B
CN101299419B CN2008100860765A CN200810086076A CN101299419B CN 101299419 B CN101299419 B CN 101299419B CN 2008100860765 A CN2008100860765 A CN 2008100860765A CN 200810086076 A CN200810086076 A CN 200810086076A CN 101299419 B CN101299419 B CN 101299419B
Authority
CN
China
Prior art keywords
deposit
nucleating layer
layer
coating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100860765A
Other languages
English (en)
Other versions
CN101299419A (zh
Inventor
L·A·克莱文格
M·E·科尔伯恩
D·C·埃德尔斯坦
S·波诺斯
G·布雷塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101299419A publication Critical patent/CN101299419A/zh
Application granted granted Critical
Publication of CN101299419B publication Critical patent/CN101299419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。公开了一种在半导体器件内形成腔的方法。所述方法包括在半导体器件的ILD层内的腔的内表面上淀积抗成核层。所述抗成核层防止了在所述腔内形成随后淀积的介质层。通过防止这些层的形成，减小了电容，并由此改善半导体的性能。

Description

半导体器件及其制造方法
技术领域
本发明通常涉及半导体器件处理，更具体而言，涉及在邻近的导电线路之间具有空气间隙的互连结构。
背景技术
集成电路向更高复杂性和降低尺寸的方向发展，导致了导电布线(线路)之间的较小间隔。由此增加的电容会产生时间延迟并在布线单元之间产生串扰。典型地，当前的半导体制造技术包括多个导电布线层以完成集成电路的最终操作。
典型地，使用称为“互连结构”的结构将半导体器件连接到一起以形成实用的集成电路。典型地，这些集成电路由导体例如铜或铝以及介质材料例如二氧化硅构成。可以粗略地假定，这些互连的速度与产品的线路电阻和线路间电容的乘积成反比。为了减小延迟并增加速度，希望减小电容。在本领域中，公知使用空气间隙减小这些电容损耗。注意，在本领域中虽然使用术语“空气间隙”或“空气腔”，但实际上这些间隙其实是“真空腔”，在概念上与灯泡相似。
Strane的美国专利7,041,571，公开了以该方式使用空气间隙，在这里将其并入作为参考。然而，对于空气间隙的使用而言，仍然有改进的空间。在现有的实施过程中，在空气间隙密封工艺期间，层间介质(ILD)材料会部分地粘附到空气间隙的侧壁，由此增大电容，从而降低了半导体器件的性能。因此，需要用于在半导体器件中实施空气间隙的改善的方法。
发明内容
本发明提供了一种在半导体器件内形成腔的方法，包括以下步骤：
在所述半导体器件的第一介质层内形成开放的腔，所述第一介质层具有在其上设置的氧化物层，所述氧化物层具有顶表面，并且所述开放的腔具有内表面；
在所述氧化物层上淀积抗成核层，由此所述抗成核层粘附到所述开放的腔的所述内表面；
从所述第一介质层的所述顶表面去除所述抗成核层，由此所述抗成核层保留在所述开放的腔的所述内表面上；以及
在所述半导体器件上淀积第二介质层，由此形成密封的腔。
此外，根据本发明，在前述方法中，淀积抗成核层的所述步骤包括淀积类金刚石碳(DLC)层。
此外，根据本发明，在前述方法中，淀积所述DLC层的所述步骤包括淀积具有约1纳米到约20纳米范围的厚度的DLC层。
此外，根据本发明，在前述方法中，使用溅射淀积工具进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用旋涂技术进行在所述氧化物层上淀积抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用化学溶液淀积进行在所述氧化物层上淀积抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用化学气相淀积进行在所述氧化物层上淀积抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用等离子体增强化学气相淀积进行在所述氧化物层上淀积抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用等离子体蚀刻方法进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用反应离子蚀刻方法进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
此外，根据本发明，在前述方法中，使用离子束铣方法进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
此外，根据本发明，在前述方法中，在所述半导体器件上淀积第二介质层的所述步骤包括淀积选自SiO2、SiOF、SiCOH、SiC、和SiCN、及其多孔形式的介质的步骤。
此外，根据本发明，在前述方法中，淀积抗成核层的所述步骤包括淀积选自SiO2、SiOF、SiCOH、SiC、以及SiCN的抗成核层。
此外，根据本发明，在前述方法中，淀积抗成核层的所述步骤包括淀积选自GeO2、GeC、以及GeCN的抗成核层。
此外，根据本发明，提供了一种半导体器件，包括：
第一介质层，所述第一介质层包括在其上设置的多个空气腔，所述多个空气腔中的每一个具有内表面；
所述多个空气腔中的每一个包括在所述空气腔的所述内表面上设置的抗成核层；以及
第二介质层，设置在所述第一介质层之上，由此密封每一个所述空气腔。
此外，根据本发明，在前述器件中，所述抗成核层包括DLC。
此外，根据本发明，在前述器件中，所述抗成核层包括选自GeO2、GeC以及GeCN的材料。
此外，根据本发明，在前述器件中，所述抗成核层包括选自SiO2、SiOF、SiCOH、SiC、以及SiCN的材料。
此外，根据本发明，在前述器件中，所述抗成核层具有范围为约1nm到约20nm的厚度。
附图说明
在结合附图(多个图)考虑下列描述时，本发明的结构、操作、以及优点将变得更加显而易见。附图旨在示例，而不是限制。
为了清楚地示例，在一些附图中某些单元被略去了，或者未按比例示例。为了清楚地示例清，截面视图是“片”或“近视”截面视图，略去了否则在“真实”截面图中可见的某些背景线。为了清楚地示例，方框图未示例对于本发明的实施或操作而言不关键的某些连接。
在下列附图的描述中，通常使用参考标号和图例(标识、文字描述)来识别单元。如果提供了图例，它们仅仅旨在帮助读者，不应以任何方式将其解释为限制。
通常，在附图的各个图(多个图)中，相似的单元用相似的的标号表示，典型地，在该情况中，后两位的重要数字是相同的，最重要的数字是附图(图)标号。
图1和2示例了现有技术的空气间隙形成工艺；
图3-5示例了根据本发明形成空气间隙的实施例；
图6示出了用于实施本发明的方法的工艺步骤的流程图。
具体实施方式
为了解释本发明，将简要讨论现有技术工艺的相关部分。现在参考图1，其示出了现有技术半导体器件100的一部分的截面视图。示出了在第一ILD层102中的多个金属区域104A、104B和104C。金属区域可以是互连线路(例如104A和104B)，或者过孔，如104C的情况。在第一ILD层102的顶上是具有顶表面107的氧化物层106。在图1示例的实例中，希望在互连104A与互连104B之间形成空气间隙。用于产生图1的半导体器件100的工艺步骤包括进行蚀刻(例如反应离子蚀刻(RIE))，以及采用蚀刻后清洗工艺，以形成具有内表面109的开放的腔108。
图2示出了使用形成空气间隙的现有方法对半导体器件100进行后续的步骤之后的现有技术半导体器件200的一部分的截面视图。在该步骤中，将第二介质层210淀积到氧化物层206上。第二介质层210是可以通过等离子增强化学气相淀积(PECVD)淀积的任何的典型的IC芯片绝缘膜，例如，SiO2、SiOF、SiCOH、SiC、SiCN、或它们的多孔形式。作为Cu/低k(k＜4.0的介质)多层布线技术的实例，第二介质层210可以是PECVDSiCOH。如上所述，相似的数字代表相似的特征，图2的氧化物层206与图1的氧化物层106相似。第二介质层210在互连204A与204B之间形成了密封的空气腔208。在淀积第二介质层210的工艺期间，一些第二介质层材料(表示为212)被淀积在腔208的内部。这增加了电容并会产生不利的影响。因此，希望形成密封的空气腔，而不会将介质材料淀积在空气腔内。空气腔208的优选的尺寸依赖于互连的高度和使用的间隔。在当前的CMOS布线中，腔的深度和宽度的尺寸范围为约50nm(纳米)到约1um(1000nm)。最优选，腔208的深度比互连沟槽底部(表示为205A和205B)的深度大约8％到约12％，优选约10％，所以边缘电场基本上被包含在腔内而不是被包含在剩余的介质中。通过本发明有效地实现了这一点，将在下列段落中详细地描述本发明。
图3示出了为了形成根据本发明的空气间隙对半导体器件100进行后续的步骤之后的半导体器件300的一部分的截面视图。在该步骤中，将抗成核层318淀积到氧化物层306上。抗成核层318同样在腔308的内部增加了衬里。抗成核剂-阻止籽晶种生长的试剂，为随后的淀积步骤提供了选择性。通过描述随后的附图，来讨论这一点。使用公知的方法包括旋涂技术、化学溶液淀积、或化学气相淀积，淀积抗成核层318。
在一个实施例中，抗成核层318包括类金刚石碳(DLC)。该材料是氢化(hydrogenated)碳，其相对硬并耐用，还可用作“防粘”膜。DLC层的典型的厚度值的范围为1nm到20nm。除了DLC之外，还涵盖其它抗成核材料，其包括，但不限于，非晶碳(α-C)，或无机介质例如选自SiO2、SiOF、SiCOH、SiC以及SiCN的旋涂(spin on)或PECVD淀积的膜。还涵盖使用基于锗的化合物例如GeO2、GeC以及GeCN。
可以通过各种淀积工艺例如化学气相淀积(CVD)、等离子体气相淀积(PVD)、溅射等等施加DLC(或非晶碳(α-C))的抗成核层318。DLC层318具有与金刚石层相似的特性，但是比不上100％的金刚石。因此，DLC层318可以具有并入其中的其它元素例如硅或锗。
图4示出了为了形成根据本发明的空气间隙对半导体器件300进行后续的步骤之后的半导体器件400的一部分的截面视图。如上所述，抗成核层418(比较318)作为“防粘”层。随后淀积的介质将不会粘附到抗成核层418。希望随后的介质粘附到氧化物层406上。因此，从氧化物层406的表面去除抗成核层418。然而，仍然在腔408的内表面上保留抗成核层418(比较图3的层318)。在一个实施例中，通过溅射淀积工具从氧化物层406的顶表面去除抗成核层。可以使用各种其它的技术用于去除抗成核层418。这些技术包括各向异性蚀刻方法例如等离子体蚀刻、反应离子蚀刻(RIE)、溅射清洗、或离子束铣。用于去除抗成核层的处理工具包括RIE蚀刻器、PVD金属工具(其包含溅射预清洗腔)、等离子体蚀刻器和灰化器(asher)、以及离子束铣。
图5示出了为了形成根据本发明的空气间隙对半导体器件400进行后续的步骤之后的半导体器件500的一部分的截面视图。在该步骤中，将第二介质层510淀积到氧化物层506上。由于抗成核层518仍保留在密封的空气腔508的内表面上，所以介质材料不会粘附到腔508的内表面。因此，空气间隙的电容小于先前描述的现有技术方法的空气间隙的电容。依赖于所使用的材料类型，由于使用了抗成核层518，电容减小了约5％到20％。
图6示出了用于实施本发明的方法的流程图。在工艺步骤642中，形成开放的腔，例如图1中的108。在工艺步骤644中，淀积抗成核层，例如图3中的318。在步骤646中，从顶表面去除抗成核层318，如图4所示(比较图3)。最后，在步骤646中，淀积第二介质层，例如图5中的层510。
对于多层半导体器件内的各种层，根据需要，可以重复该方法。通过减小互连间的电容，本发明改善了半导体性能。
应该理解，本发明可以具有各种其它的实施例。此外，虽然这里示出和描述的本发明的形式构成了本发明的优选实施例，但是其不旨在示例本发明的所有可能的形式。还应该理解，使用的词语是描述性的词语而不是限制，并且可以做出各种改变而不背离公开的本发明的精神和范围。因此，应该通过所附权利要求及其法律等价物而不是仅仅通过给出的实例来确定本发明的范围。

Claims (20)

1.一种在半导体器件内形成腔的方法，包括以下步骤：
在所述半导体器件的第一介质层内形成开放的腔，所述第一介质层具有在其上设置的氧化物层，所述氧化物层具有顶表面，并且所述开放的腔具有内表面；
在所述氧化物层上淀积抗成核层，由此所述抗成核层粘附到所述开放的腔的所述内表面；
从所述第一介质层的所述顶表面去除所述抗成核层，由此所述抗成核层保留在所述开放的腔的所述内表面上；以及
在所述半导体器件上淀积第二介质层，由此形成密封的腔。
2.根据权利要求1的方法，其中淀积抗成核层的所述步骤包括淀积DLC层。
3.根据权利要求2的方法，其中淀积所述DLC层的所述步骤包括淀积具有10到200埃的厚度的DLC层。
4.根据权利要求1的方法，其中使用溅射淀积工具进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
5.根据权利要求1的方法，其中使用旋涂技术进行在所述氧化物层上淀积抗成核层的所述步骤。
6.根据权利要求1的方法，其中使用化学溶液淀积进行在所述氧化物层上淀积抗成核层的所述步骤。
7.根据权利要求1的方法，其中使用化学气相淀积进行在所述氧化物层上淀积抗成核层的所述步骤。
8.根据权利要求1的方法，其中使用等离子体增强化学气相淀积进行在所述氧化物层上淀积抗成核层的所述步骤。
9.根据权利要求1的方法，其中使用等离子体蚀刻方法进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
10.根据权利要求1的方法，其中使用反应离子蚀刻方法进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
11.根据权利要求1的方法，其中使用离子束铣方法进行从所述氧化物层的所述顶表面去除所述抗成核层的所述步骤。
12.根据权利要求1的方法，其中在所述半导体器件上淀积第二介质层的所述步骤包括淀积选自SiO2、SiOF、SiCOH、SiC、SiCN、或其多孔形式的介质的步骤。
13.根据权利要求1的方法，其中淀积抗成核层的所述步骤包括淀积选自SiO2、SiOF、SiCOH、SiC、以及SiCN的抗成核层。
14.根据权利要求1的方法，其中淀积抗成核层的所述步骤包括淀积选自GeO2、GeC以及GeCN的抗成核层。
15.根据权利要求1的方法，其中淀积抗成核层的所述步骤包括淀积非晶碳层。
16.一种半导体器件，包括：
第一介质层，所述第一介质层包括设置在其上的多个腔，所述多个腔中的每一个具有内表面；
所述多个腔中的每一个包括在所述腔的所述内表面上设置的抗成核层；以及
第二介质层，设置在所述第一介质层之上，由此密封每一个所述腔。
17.根据权利要求16的半导体器件，其中所述抗成核层包括DLC。
18.根据权利要求16的半导体器件，其中所述抗成核层包括选自GeO2、GeC以及GeCN的材料。
19.根据权利要求16的半导体器件，其中所述抗成核层包括选自SiO2、SiOF、SiCOH、SiC、以及SiCN的材料。
20.根据权利要求16的半导体器件，其中所述抗成核层包括非晶碳。
CN2008100860765A 2007-04-30 2008-03-14 半导体器件及其制造方法 Expired - Fee Related CN101299419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/741,908 2007-04-30
US11/741,908 US20080265377A1 (en) 2007-04-30 2007-04-30 Air gap with selective pinchoff using an anti-nucleation layer

Publications (2)

Publication Number Publication Date
CN101299419A CN101299419A (zh) 2008-11-05
CN101299419B true CN101299419B (zh) 2010-12-08

Family

ID=39885941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100860765A Expired - Fee Related CN101299419B (zh) 2007-04-30 2008-03-14 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20080265377A1 (zh)
JP (1) JP5284670B2 (zh)
CN (1) CN101299419B (zh)
TW (1) TW200908210A (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
JP2013026347A (ja) 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法
US8822137B2 (en) 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
US9214429B2 (en) 2013-12-05 2015-12-15 Stmicroelectronics, Inc. Trench interconnect having reduced fringe capacitance
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9607882B2 (en) * 2015-08-31 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017039674A1 (en) 2015-09-03 2017-03-09 Hewlett Packard Enterprise Development Lp Defect free heterogeneous substrates
WO2017072678A1 (en) 2015-10-26 2017-05-04 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US9728447B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-barrier deposition for air gap formation
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11088244B2 (en) * 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
TWI764676B (zh) * 2016-08-11 2022-05-11 加拿大商Ｏｔｉ盧米尼克斯股份有限公司 用於在表面上圖案化塗層之方法及包括經圖案化的塗層之裝置
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN110785867B (zh) 2017-04-26 2023-05-02 Oti照明公司 用于图案化表面上覆层的方法和包括图案化覆层的装置
JP7264488B2 (ja) 2017-05-17 2023-04-25 オーティーアイ ルミオニクス インコーポレーテッド パターン化コーティングにわたって伝導性コーティングを選択的に堆積させるための方法および伝導性コーティングを含むデバイス
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
JP7320851B2 (ja) 2018-05-07 2023-08-04 オーティーアイ ルミオニクス インコーポレーテッド 補助電極を提供するための方法および補助電極を含むデバイス
JP7390739B2 (ja) 2019-03-07 2023-12-04 オーティーアイ ルミオニクス インコーポレーテッド 核生成抑制コーティングを形成するための材料およびそれを組み込んだデバイス
US10832962B1 (en) 2019-05-22 2020-11-10 International Business Machines Corporation Formation of an air gap spacer using sacrificial spacer layer
KR20220046551A (ko) 2019-06-26 2022-04-14 오티아이 루미오닉스 인크. 광 회절 특성을 갖는 광 투과 영역을 포함하는 광전자 디바이스
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
KR20220045202A (ko) 2019-08-09 2022-04-12 오티아이 루미오닉스 인크. 보조 전극 및 파티션을 포함하는 광전자 디바이스
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498069B1 (en) * 2001-10-17 2002-12-24 Semiconductor Components Industries Llc Semiconductor device and method of integrating trench structures
CN1501492A (zh) * 2002-11-15 2004-06-02 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US7132306B1 (en) * 2003-12-08 2006-11-07 Advanced Micro Devices, Inc. Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263440A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US6297125B1 (en) * 1998-01-23 2001-10-02 Texas Instruments Incorporated Air-bridge integration scheme for reducing interconnect delay
US6391769B1 (en) * 1998-08-19 2002-05-21 Samsung Electronics Co., Ltd. Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
WO2001040537A1 (en) * 1999-11-30 2001-06-07 The Regents Of The University Of California Method for producing fluorinated diamond-like carbon films
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
US6358845B1 (en) * 2001-03-16 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming inter metal dielectric
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20040067631A1 (en) * 2002-10-03 2004-04-08 Haowen Bu Reduction of seed layer roughness for use in forming SiGe gate electrode
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US7372144B2 (en) * 2003-03-05 2008-05-13 Banpil Photonics, Inc. High speed electronics interconnect and method of manufacture
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US7179747B2 (en) * 2004-02-04 2007-02-20 Texas Instruments Incorporated Use of supercritical fluid for low effective dielectric constant metallization
US7468323B2 (en) * 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures
US7041571B2 (en) * 2004-03-01 2006-05-09 International Business Machines Corporation Air gap interconnect structure and method of manufacture
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
US20070069327A1 (en) * 2005-09-29 2007-03-29 Infineon Technologies Ag Method for manufacturing an integrated semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498069B1 (en) * 2001-10-17 2002-12-24 Semiconductor Components Industries Llc Semiconductor device and method of integrating trench structures
CN1501492A (zh) * 2002-11-15 2004-06-02 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US7132306B1 (en) * 2003-12-08 2006-11-07 Advanced Micro Devices, Inc. Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set

Also Published As

Publication number Publication date
TW200908210A (en) 2009-02-16
US20080265377A1 (en) 2008-10-30
CN101299419A (zh) 2008-11-05
JP5284670B2 (ja) 2013-09-11
JP2008277807A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
CN101299419B (zh) 半导体器件及其制造方法
CN104237313B (zh) 用于生物检测的纳米通道方法和结构
CN100499048C (zh) 纳米间隙、纳米场效应晶体管、分子器件和生物传感器
MX2012008755A (es) Estructura y metodo para fabricar estructuras de interconexion que tienen capuchones dielectricos autoalineables.
CN103117245A (zh) 空气隙互联结构的形成方法
US10978550B2 (en) Efficient metal-insulator-metal capacitor
US11495538B2 (en) Fully aligned via for interconnect
JP2002289691A (ja) デュアル・ダマシン相互接続の製作方法およびそれによって製作される構造
CN108010547A (zh) 磁性随机存储器及其制造方法
US20060110842A1 (en) Method and apparatus for preventing metal/silicon spiking in MEMS devices
US7375028B2 (en) Method for manufacturing a semiconductor device
EP2973679B1 (en) Forming fence conductors in trenches formed by a spacer etching technique
CN108511416B (zh) 具有栓塞的半导体器件
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN108807170A (zh) 一种纳米线的制作方法
CN107452713A (zh) 形成具有改进黏附性的低电阻率贵金属互连的装置及方法
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
CN206992079U (zh) 集成电路芯片
CN104425450A (zh) 过刻蚀率的测试结构及其形成方法、过刻蚀率的测量方法
US20220246626A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
JP2001351918A (ja) 半導体装置およびその製造方法
US20230197607A1 (en) Line formation with small tip spacing
CN102339791A (zh) 一种半导体器件制作方法
CN103137545B (zh) 半导体器件及其形成方法
US6555910B1 (en) Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171108

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171108

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20190314