JPH07263440A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07263440A JPH07263440A JP4813894A JP4813894A JPH07263440A JP H07263440 A JPH07263440 A JP H07263440A JP 4813894 A JP4813894 A JP 4813894A JP 4813894 A JP4813894 A JP 4813894A JP H07263440 A JPH07263440 A JP H07263440A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- amorphous carbon
- teos
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 シリコン酸化膜の選択成長および基板上を平
坦化する半導体装置の製造方法に関し、Ｏ3−ＴＥＯＳ
酸化膜の成膜において、グローバル平坦性に優れた酸化
膜を堆積する半導体装置の製造方法を提供する 【構成】 下地基板１０の凸部上にアモルファスカーボ
ン膜１６を形成し、Ｏ3およびＴＥＯＳを用いてシリコ
ン酸化膜１４を成膜することにより、アモルファスカー
ボン膜１６が形成された凸部以外の領域にシリコン酸化
膜１４を選択的に成長することにより基板表面を平坦化
する。
坦化する半導体装置の製造方法に関し、Ｏ3−ＴＥＯＳ
酸化膜の成膜において、グローバル平坦性に優れた酸化
膜を堆積する半導体装置の製造方法を提供する 【構成】 下地基板１０の凸部上にアモルファスカーボ
ン膜１６を形成し、Ｏ3およびＴＥＯＳを用いてシリコ
ン酸化膜１４を成膜することにより、アモルファスカー
ボン膜１６が形成された凸部以外の領域にシリコン酸化
膜１４を選択的に成長することにより基板表面を平坦化
する。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン酸化膜の選択
成長および基板上を平坦化する半導体装置の製造方法に
関する。
成長および基板上を平坦化する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】近年、ＬＳＩの微細化にともない平坦化
技術の向上がより重要になっている。Ｏ3（オゾン）と
ＴＥＯＳ（テトラエトキシシラン）を用い、化学気相成
長（ＣＶＤ）法により堆積したシリコン酸化膜（以下、
Ｏ3−ＴＥＯＳ酸化膜）は、その特徴である自己平坦性
によりフロー形状を容易に得られるため、平坦化技術の
一つとして用いられている。
技術の向上がより重要になっている。Ｏ3（オゾン）と
ＴＥＯＳ（テトラエトキシシラン）を用い、化学気相成
長（ＣＶＤ）法により堆積したシリコン酸化膜（以下、
Ｏ3−ＴＥＯＳ酸化膜）は、その特徴である自己平坦性
によりフロー形状を容易に得られるため、平坦化技術の
一つとして用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のＯ3−ＴＥＯＳ酸化膜を用いた半導体装置の製造方
法では、フロー形状は得られるものの、デバイス領域全
体でみた際の平坦性、いわゆるグローバル平坦性はあま
り良くないといった問題があった。本発明の目的は、Ｏ
3−ＴＥＯＳ酸化膜の成膜において、グローバル平坦性
に優れた酸化膜を堆積する半導体装置の製造方法を提供
することにある。
来のＯ3−ＴＥＯＳ酸化膜を用いた半導体装置の製造方
法では、フロー形状は得られるものの、デバイス領域全
体でみた際の平坦性、いわゆるグローバル平坦性はあま
り良くないといった問題があった。本発明の目的は、Ｏ
3−ＴＥＯＳ酸化膜の成膜において、グローバル平坦性
に優れた酸化膜を堆積する半導体装置の製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】上記目的は、下地基板上
にパターニングされたアモルファスカーボン膜を形成
し、Ｏ3およびＴＥＯＳを用いてシリコン酸化膜を成膜
することにより、前記アモルファスカーボン膜の形成さ
れていない領域上に前記シリコン酸化膜を選択的に成長
することを特徴とする半導体装置の製造方法により達成
される。
にパターニングされたアモルファスカーボン膜を形成
し、Ｏ3およびＴＥＯＳを用いてシリコン酸化膜を成膜
することにより、前記アモルファスカーボン膜の形成さ
れていない領域上に前記シリコン酸化膜を選択的に成長
することを特徴とする半導体装置の製造方法により達成
される。
【０００５】また、下地基板の凸部上にアモルファスカ
ーボン膜を形成し、Ｏ3およびＴＥＯＳを用いてシリコ
ン酸化膜を成膜することにより、前記アモルファスカー
ボン膜が形成された凸部以外の領域に前記シリコン酸化
膜を選択的に成長することにより前記下地基板の表面を
平坦化することを特徴とする半導体装置の製造方法によ
り達成される。
ーボン膜を形成し、Ｏ3およびＴＥＯＳを用いてシリコ
ン酸化膜を成膜することにより、前記アモルファスカー
ボン膜が形成された凸部以外の領域に前記シリコン酸化
膜を選択的に成長することにより前記下地基板の表面を
平坦化することを特徴とする半導体装置の製造方法によ
り達成される。
【０００６】
【作用】本発明によれば、下地基板の凸部上にアモルフ
ァスカーボン膜を形成し、Ｏ3およびＴＥＯＳを用いて
シリコン酸化膜を成膜することにより、アモルファスカ
ーボン膜が形成された凸部以外の領域にシリコン酸化膜
を選択的に成長することにより下地基板の表面を平坦化
することができるので、Ｏ3−ＴＥＯＳ酸化膜の成膜に
おいて、グローバル平坦性に優れたシリコン酸化膜を堆
積する半導体装置の製造方法を提供することができる。
ァスカーボン膜を形成し、Ｏ3およびＴＥＯＳを用いて
シリコン酸化膜を成膜することにより、アモルファスカ
ーボン膜が形成された凸部以外の領域にシリコン酸化膜
を選択的に成長することにより下地基板の表面を平坦化
することができるので、Ｏ3−ＴＥＯＳ酸化膜の成膜に
おいて、グローバル平坦性に優れたシリコン酸化膜を堆
積する半導体装置の製造方法を提供することができる。
【０００７】
【実施例】本発明による半導体装置の製造方法の原理に
ついて、図１および図２を用いて説明する。図１は、従
来のプロセスにより堆積したＯ3−ＴＥＯＳ酸化膜の断
面形状を示す図である。図２は、本発明の原理を説明す
る断面図である。
ついて、図１および図２を用いて説明する。図１は、従
来のプロセスにより堆積したＯ3−ＴＥＯＳ酸化膜の断
面形状を示す図である。図２は、本発明の原理を説明す
る断面図である。
【０００８】図１（ａ）は、シリコン基板１０上にあ
る、膜厚ａのＡｌ配線１２上の絶縁膜として、従来のプ
ロセスによりＣＶＤ法でＯ3−ＴＥＯＳ酸化膜１４をａ
だけ堆積した際の断面図である。Ａｌ配線１２の間隔が
比較的狭い領域では、Ｏ3−ＴＥＯＳ酸化膜１４のもつ
自己平坦性により、Ａｌ配線１２間はＯ3−ＴＥＯＳ酸
化膜１４で十分に埋め込まれ、上部はフロー形状が得ら
れる。しかしながら、配線パターンが疎である領域と密
である領域での高さを比較した場合、パターンが疎であ
る領域では高さがａであるのに対し、密な領域では２ａ
であり、グローバル平坦性に優れた形状を得ることはで
きない。
る、膜厚ａのＡｌ配線１２上の絶縁膜として、従来のプ
ロセスによりＣＶＤ法でＯ3−ＴＥＯＳ酸化膜１４をａ
だけ堆積した際の断面図である。Ａｌ配線１２の間隔が
比較的狭い領域では、Ｏ3−ＴＥＯＳ酸化膜１４のもつ
自己平坦性により、Ａｌ配線１２間はＯ3−ＴＥＯＳ酸
化膜１４で十分に埋め込まれ、上部はフロー形状が得ら
れる。しかしながら、配線パターンが疎である領域と密
である領域での高さを比較した場合、パターンが疎であ
る領域では高さがａであるのに対し、密な領域では２ａ
であり、グローバル平坦性に優れた形状を得ることはで
きない。
【０００９】グローバル平坦性は、大きな段差をもつデ
バイスや、多層配線を有するデバイスでは特に重要であ
る。グローバル平坦性を改善することができれば、さら
に上層の膜をパターニングする際に焦点深度を小さくと
ることができるので、パターンの解像度や精度をより高
めることが可能となるからである。すなわち、理想的に
は図１（ｂ）に示す断面形状が望まれる。
バイスや、多層配線を有するデバイスでは特に重要であ
る。グローバル平坦性を改善することができれば、さら
に上層の膜をパターニングする際に焦点深度を小さくと
ることができるので、パターンの解像度や精度をより高
めることが可能となるからである。すなわち、理想的に
は図１（ｂ）に示す断面形状が望まれる。
【００１０】図２を用いて、本発明の原理を説明する。
Ａｌ配線１２上にアモルファスカーボン膜１６が堆積さ
れていた場合（図２（ａ））、アモルファスカーボン膜
１６が堆積されていない領域では、通常通りＯ 3−ＴＥ
ＯＳ酸化膜１４の成長は進行する。これに対し炭素はラ
ジカルの酸素との反応性に優れているため、アモルファ
スカーボン膜１６上ではプラズマ中のＯ 3と炭素が反応
し、Ｏ3−ＴＥＯＳ酸化膜１４の堆積は進行せず、Ｏ3−
ＴＥＯＳ酸化膜１４の選択成長が可能となる（図２
（ｂ））。
Ａｌ配線１２上にアモルファスカーボン膜１６が堆積さ
れていた場合（図２（ａ））、アモルファスカーボン膜
１６が堆積されていない領域では、通常通りＯ 3−ＴＥ
ＯＳ酸化膜１４の成長は進行する。これに対し炭素はラ
ジカルの酸素との反応性に優れているため、アモルファ
スカーボン膜１６上ではプラズマ中のＯ 3と炭素が反応
し、Ｏ3−ＴＥＯＳ酸化膜１４の堆積は進行せず、Ｏ3−
ＴＥＯＳ酸化膜１４の選択成長が可能となる（図２
（ｂ））。
【００１１】また、炭素はＯ3と反応してＣＯ2となり脱
ガスし、徐々に減少するため、アモルファスカーボン膜
１６が全て反応した後（図２（ｃ））はＡｌ配線１０上
にもＯ3−ＴＥＯＳ酸化膜１４が成長し、グローバル平
坦性に優れたＯ3−ＴＥＯＳ酸化膜１４を堆積できるこ
とになる（図２（ｄ））。 ［実施例１］本実施例では、アモルファスカーボン膜を
用いてＯ3−ＴＥＯＳ酸化膜の選択成長を実現する半導
体装置の製造方法を説明する。
ガスし、徐々に減少するため、アモルファスカーボン膜
１６が全て反応した後（図２（ｃ））はＡｌ配線１０上
にもＯ3−ＴＥＯＳ酸化膜１４が成長し、グローバル平
坦性に優れたＯ3−ＴＥＯＳ酸化膜１４を堆積できるこ
とになる（図２（ｄ））。 ［実施例１］本実施例では、アモルファスカーボン膜を
用いてＯ3−ＴＥＯＳ酸化膜の選択成長を実現する半導
体装置の製造方法を説明する。
【００１２】図３は、本実施例による半導体装置の製造
方法を示す工程断面図である。シリコン基板１０上に膜
厚４２．５ｎｍのアモルファスカーボン膜１６を堆積し
た図３（ａ）に示す試料を用いて、Ｏ3−ＴＥＯＳ酸化
膜１４の堆積をＣＶＤ法により行った。Ｏ3−ＴＥＯＳ
酸化膜１４の成膜時間は８６秒とした。膜厚に換算する
と、シリコン基板１０上で膜厚約７０ｎｍのＯ3−ＴＥ
ＯＳ酸化膜１４が成長する時間である。
方法を示す工程断面図である。シリコン基板１０上に膜
厚４２．５ｎｍのアモルファスカーボン膜１６を堆積し
た図３（ａ）に示す試料を用いて、Ｏ3−ＴＥＯＳ酸化
膜１４の堆積をＣＶＤ法により行った。Ｏ3−ＴＥＯＳ
酸化膜１４の成膜時間は８６秒とした。膜厚に換算する
と、シリコン基板１０上で膜厚約７０ｎｍのＯ3−ＴＥ
ＯＳ酸化膜１４が成長する時間である。
【００１３】８６秒の成膜後、図３（ｂ）に示すよう
に、アモルファスカーボン膜１６の膜厚は２１．７ｎｍ
に減少し、その上層には３０．８ｎｍのＯ3−ＴＥＯＳ
酸化膜１４が堆積した。すなわち、シリコン基板１０上
では膜厚７０ｎｍのＯ3−ＴＥＯＳ酸化膜１４が成長す
るのに対し、アモルファスカーボン膜１６上では膜厚は
３０．７ｎｍとなり、シリコン基板１０上では選択比２
倍以上で成膜することができた。 ［実施例２］本実施例では、実施例１に示した選択成長
技術を用いて半導体基板上を平坦化する半導体装置の製
造方法を説明する。
に、アモルファスカーボン膜１６の膜厚は２１．７ｎｍ
に減少し、その上層には３０．８ｎｍのＯ3−ＴＥＯＳ
酸化膜１４が堆積した。すなわち、シリコン基板１０上
では膜厚７０ｎｍのＯ3−ＴＥＯＳ酸化膜１４が成長す
るのに対し、アモルファスカーボン膜１６上では膜厚は
３０．７ｎｍとなり、シリコン基板１０上では選択比２
倍以上で成膜することができた。 ［実施例２］本実施例では、実施例１に示した選択成長
技術を用いて半導体基板上を平坦化する半導体装置の製
造方法を説明する。
【００１４】図４は、本実施例による半導体装置の製造
方法を示す工程断面図である。シリコン基板１０上に、
膜厚１００ｎｍの多結晶シリコン１８と膜厚２０ｎｍの
アモルファスカーボン膜１６を堆積し、多結晶シリコン
１８とアモルファスカーボン膜１６を同時にパターニン
グする（図４（ａ））。その際、アモルファスカーボン
膜１６は、ハレーション防止用の反射防止膜としても機
能する。
方法を示す工程断面図である。シリコン基板１０上に、
膜厚１００ｎｍの多結晶シリコン１８と膜厚２０ｎｍの
アモルファスカーボン膜１６を堆積し、多結晶シリコン
１８とアモルファスカーボン膜１６を同時にパターニン
グする（図４（ａ））。その際、アモルファスカーボン
膜１６は、ハレーション防止用の反射防止膜としても機
能する。
【００１５】アモルファスカーボン膜１６を除去せず
に、ＣＶＤ法によりＯ3−ＴＥＯＳ酸化膜１４を成膜時
間８８秒で堆積した。その結果、アモルファスカーボン
膜１６の堆積していない領域ではＯ3−ＴＥＯＳ酸化膜
１４は７０ｎｍ成長した。また、多結晶シリコン１８上
のアモルファスカーボン膜１６はＣＯ2となり全て脱ガ
スし、多結晶シリコン１８の上部にはＯ3−ＴＥＯＳ酸
化膜１４が約３０ｎｍ成長した（図４（ｂ））。
に、ＣＶＤ法によりＯ3−ＴＥＯＳ酸化膜１４を成膜時
間８８秒で堆積した。その結果、アモルファスカーボン
膜１６の堆積していない領域ではＯ3−ＴＥＯＳ酸化膜
１４は７０ｎｍ成長した。また、多結晶シリコン１８上
のアモルファスカーボン膜１６はＣＯ2となり全て脱ガ
スし、多結晶シリコン１８の上部にはＯ3−ＴＥＯＳ酸
化膜１４が約３０ｎｍ成長した（図４（ｂ））。
【００１６】その後さらにＯ3−ＴＥＯＳ酸化膜１４を
１００ｎｍ成長すると、Ｏ3−ＴＥＯＳ酸化膜１４のも
つ自己平坦性により、図４（ａ）においてアモルファス
カーボン膜１６を除去した領域ではＯ3−ＴＥＯＳ酸化
膜１４はトータルで約１８０ｎｍ堆積し、多結晶シリコ
ン１８上には約１００ｎｍのＯ3−ＴＥＯＳ酸化膜１４
が堆積した。すなわち、表面の段差を約２０ｎｍに抑え
ることができた（図４（ｃ））。
１００ｎｍ成長すると、Ｏ3−ＴＥＯＳ酸化膜１４のも
つ自己平坦性により、図４（ａ）においてアモルファス
カーボン膜１６を除去した領域ではＯ3−ＴＥＯＳ酸化
膜１４はトータルで約１８０ｎｍ堆積し、多結晶シリコ
ン１８上には約１００ｎｍのＯ3−ＴＥＯＳ酸化膜１４
が堆積した。すなわち、表面の段差を約２０ｎｍに抑え
ることができた（図４（ｃ））。
【００１７】比較例として、アモルファスカーボン膜１
６を用いずにＯ3−ＴＥＯＳ酸化膜１４を堆積したが、
その結果、表面の段差は約９０ｎｍであったので（図４
（ｄ））、アモルファスカーボン膜１６を用いることに
よりグローバル平坦性が大幅に改善できたことがわか
る。このように本実施例によれば、配線上にアモルファ
スカーボン膜を堆積することにより酸化膜の選択成長が
可能となり、グローバル平坦性を改善することができ
た。また、多結晶シリコン１８上のアモルファスカーボ
ン膜１６は、多結晶シリコン１８を加工する際の反射防
止膜と兼用できるため、ウェーハプロセスを増加せずに
平坦化することができる。
６を用いずにＯ3−ＴＥＯＳ酸化膜１４を堆積したが、
その結果、表面の段差は約９０ｎｍであったので（図４
（ｄ））、アモルファスカーボン膜１６を用いることに
よりグローバル平坦性が大幅に改善できたことがわか
る。このように本実施例によれば、配線上にアモルファ
スカーボン膜を堆積することにより酸化膜の選択成長が
可能となり、グローバル平坦性を改善することができ
た。また、多結晶シリコン１８上のアモルファスカーボ
ン膜１６は、多結晶シリコン１８を加工する際の反射防
止膜と兼用できるため、ウェーハプロセスを増加せずに
平坦化することができる。
【００１８】本発明の上記実施例に限らず種々の変形が
可能である。例えば、上記実施例では多結晶シリコン上
の平坦化について説明したが、下地はＡｌ、タングステ
ンシリサイド等の配線材料や、シリコン酸化膜、シリコ
ン窒化膜等の絶縁膜上であってもよい。また、上記実施
例では堆積する膜をＯ3−ＴＥＯＳ酸化膜としたが、Ｐ
ＳＧ、ＡｓＳＧ、ＢＰＳＧなど、不純物を添加した酸化
膜であってもよい。
可能である。例えば、上記実施例では多結晶シリコン上
の平坦化について説明したが、下地はＡｌ、タングステ
ンシリサイド等の配線材料や、シリコン酸化膜、シリコ
ン窒化膜等の絶縁膜上であってもよい。また、上記実施
例では堆積する膜をＯ3−ＴＥＯＳ酸化膜としたが、Ｐ
ＳＧ、ＡｓＳＧ、ＢＰＳＧなど、不純物を添加した酸化
膜であってもよい。
【００１９】また、段差上に堆積するカーボン膜厚や、
その上層に堆積する酸化膜膜厚は実施例に限定されず、
下地構造や堆積条件によって最適化することが望まし
い。
その上層に堆積する酸化膜膜厚は実施例に限定されず、
下地構造や堆積条件によって最適化することが望まし
い。
【００２０】
【発明の効果】以上の通り、本発明によれば、基板上に
アモルファスカーボン膜を堆積し、所定のパターンに加
工することにより、Ｏ3−ＴＥＯＳ酸化膜をそのパター
ンに従って選択的に成長することができるので、Ｏ3−
ＴＥＯＳ酸化膜の成膜において、グローバル平坦性に優
れたシリコン酸化膜を堆積する半導体装置の製造方法を
提供することができる。
アモルファスカーボン膜を堆積し、所定のパターンに加
工することにより、Ｏ3−ＴＥＯＳ酸化膜をそのパター
ンに従って選択的に成長することができるので、Ｏ3−
ＴＥＯＳ酸化膜の成膜において、グローバル平坦性に優
れたシリコン酸化膜を堆積する半導体装置の製造方法を
提供することができる。
【図１】従来のプロセスによりシリコン基板上に成長し
たＯ3−ＴＥＯＳ酸化膜の断面形状と、理想的な絶縁膜
の断面形状を示す図である。
たＯ3−ＴＥＯＳ酸化膜の断面形状と、理想的な絶縁膜
の断面形状を示す図である。
【図２】本発明の原理を説明するための工程断面図であ
る。
る。
【図３】本発明の実施例１による半導体装置の製造方法
を示す工程断面図である。
を示す工程断面図である。
【図４】本発明の実施例２による半導体装置の製造方法
を示す工程断面図である。
を示す工程断面図である。
１０…シリコン基板 １２…Ａｌ配線 １４…Ｏ3−ＴＥＯＳ酸化膜 １６…アモルファスカーボン膜 １８…多結晶シリコン
Claims (2)
- 【請求項１】 下地基板上にパターニングされたアモル
ファスカーボン膜を形成し、Ｏ3およびＴＥＯＳを用い
てシリコン酸化膜を成膜することにより、前記アモルフ
ァスカーボン膜の形成されていない領域上に前記シリコ
ン酸化膜を選択的に成長することを特徴とする半導体装
置の製造方法。 - 【請求項２】 下地基板の凸部上にアモルファスカーボ
ン膜を形成し、Ｏ3およびＴＥＯＳを用いてシリコン酸
化膜を成膜することにより、前記アモルファスカーボン
膜が形成された凸部以外の領域に前記シリコン酸化膜を
選択的に成長することにより前記下地基板の表面を平坦
化することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4813894A JPH07263440A (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4813894A JPH07263440A (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263440A true JPH07263440A (ja) | 1995-10-13 |
Family
ID=12794988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4813894A Withdrawn JPH07263440A (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277807A (ja) * | 2007-04-30 | 2008-11-13 | Internatl Business Mach Corp <Ibm> | 半導体装置及び半導体装置内に空洞を形成する方法（核化防止層を使用する選択的なピンチ・オフを有する空隙） |
-
1994
- 1994-03-18 JP JP4813894A patent/JPH07263440A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277807A (ja) * | 2007-04-30 | 2008-11-13 | Internatl Business Mach Corp <Ibm> | 半導体装置及び半導体装置内に空洞を形成する方法（核化防止層を使用する選択的なピンチ・オフを有する空隙） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6908848B2 (en) | Method for forming an electrical interconnection providing improved surface morphology of tungsten | |
| US5192708A (en) | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization | |
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US6114219A (en) | Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material | |
| US5399533A (en) | Method improving integrated circuit planarization during etchback | |
| US5108946A (en) | Method of forming planar isolation regions | |
| JPH05183121A (ja) | 半導体装置とその製造方法 | |
| US6743728B2 (en) | Method for forming shallow trench isolation | |
| TW556316B (en) | A method of fabricating a shallow trench isolation with high aspect ratio | |
| US6858516B2 (en) | Manufacturing method of a high aspect ratio shallow trench isolation region | |
| US6060787A (en) | Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer | |
| US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
| JPH09223737A (ja) | 半導体装置の製造方法 | |
| JPH07263440A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH05849B2 (ja) | ||
| US6699790B2 (en) | Semiconductor device fabrication method for filling high aspect ratio openings in insulators with aluminum | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| US6333276B1 (en) | Semiconductor device and method of forming semiconductor device | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPH05114646A (ja) | 半導体装置の製造方法 | |
| US20040157437A1 (en) | Method for forming a dual damascene structure in a semiconductor device | |
| TW544807B (en) | Method for forming shallow trench isolation | |
| US20010053583A1 (en) | Shallow trench isolation formation process using a sacrificial layer | |
| US5783499A (en) | Method for the fabrication of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |