CN101294276A - 高选择比混合叠层屏蔽膜的制备方法 - Google Patents

高选择比混合叠层屏蔽膜的制备方法 Download PDF

Info

Publication number
CN101294276A
CN101294276A CNA200810055243XA CN200810055243A CN101294276A CN 101294276 A CN101294276 A CN 101294276A CN A200810055243X A CNA200810055243X A CN A200810055243XA CN 200810055243 A CN200810055243 A CN 200810055243A CN 101294276 A CN101294276 A CN 101294276A
Authority
CN
China
Prior art keywords
layer
selection ratio
sio
si3n4
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810055243XA
Other languages
English (en)
Other versions
CN101294276B (zh
Inventor
李亮
霍玉柱
周瑞
李丽亚
严锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN200810055243XA priority Critical patent/CN101294276B/zh
Publication of CN101294276A publication Critical patent/CN101294276A/zh
Application granted granted Critical
Publication of CN101294276B publication Critical patent/CN101294276B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种等离子增强化学气相淀积工艺中高选择比混合叠层屏蔽膜的制备方法,其采用下述工艺步骤:(1)采用等离子增强化学气相淀积法淀积Si3N4层或SiO2层;(2)对上步骤中淀积的Si3N4层或SiO2层进行氧化;(3)采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO2层或Si3N4层;(4)对上步骤中淀积的SiO2层或Si3N4层氧化致密。本方法分别对淀积的Si3N4层和SiO2层进行氧化,提高二者之间的的选择比,得到高选择比的Si3N4和SiO2混合叠层屏蔽膜。本方法所得到的屏蔽膜在后续的腐蚀工艺中,能更好的控制图形尺寸,加工更加精细。

Description

高选择比混合叠层屏蔽膜的制备方法
技术领域
本发明涉及一种屏蔽膜的制备方法,尤其是一种等离子增强化学气相淀积工艺中高选择比混合叠层屏蔽膜的制备方法。
背景技术
对半导体工艺而言,表面钝化一直是半导体器件和电路中的一项重要的研究课题。好的屏蔽膜是半导体器件性能和可靠性的基础。随着半导体工艺的发展,许多单层的钝化结构已经很难满足器件和电路性能的要求,多层钝化结构应运而生。而SiO2和Si3N4作为常用的屏蔽膜材料,在器件和电路中有着广泛的应用,其混合叠层的应用也很普遍。而在作为混合叠层的屏蔽膜使用时,其后进行的湿法腐蚀工艺中常常要求有选择地去掉这种屏蔽膜的某些部分,而其外形尺寸与光刻时基本无变化,即两层中有一层基本不发生腐蚀,这就需要这种屏蔽膜有普通淀积方法很难得到的较高的选择比。
发明内容
本发明要解决的技术问题是提供一种提高湿法腐蚀中SiO2和等离子增强化学气相淀积法淀积的Si3N4间腐蚀选择比的高选择比混合叠层屏蔽膜的制备方法。
为解决上述技术问题,本发明方法采用下述工艺步骤:(1)、采用等离子增强化学气相淀积法淀积Si3N4层或SiO2层;(2)、对上步骤中淀积的Si3N4层或SiO2层进行氧化;(3)、采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO2层或Si3N4层;(4)、对上步骤中淀积的SiO2层或Si3N4层氧化致密。
本发明方法中Si3N4层和SiO2层最好采用湿氧氧化。
采用上述技术方案所产生的有益效果在于:本发明分别对淀积的Si3N4层和SiO2层进行氧化,提高二者之间的的选择比,得到高选择比的Si3N4和SiO2混合叠层屏蔽膜。本发明方法所得到的屏蔽膜在后续的腐蚀工艺中,能更好的控制图形尺寸,加工更加精细。本发明方法中,采用湿氧氧化工艺时,可有效的缩短氧化时间,提高氧化效果。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明的SiO2和Si3N4的混合叠层结构示意图;
图2是本发明另一种SiO2和Si3N4的混合叠层结构示意图;
图3是图1结构经光刻并部分去除Si3N4层后形成的结构示意图;
图4是图3结构经缓冲液恒温腐蚀后形成的结构示意图;
图5是图2结构经光刻后形成的结构示意图。
图6是图5结构经缓冲液恒温过腐蚀后形成的结构示意图。
具体实施方式
实施例1:1、先将基片清洗,去除附着在表面的有机物和金属离子;然后PECVD(等离子增强化学气相淀积)淀积厚度为
Figure A20081005524300041
的Si3N4层,淀积温度在250-350℃之间。
2、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化Si3N4层2h,氧化温度为950℃。
3、在上述的Si3N4层上PECVD淀积厚度为
Figure A20081005524300042
的SiO2层,淀积温度在250-350℃之间。
4、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化SiO2层1h,氧化温度为900℃。
5、光刻腐蚀,可选用传统的光刻腐蚀方法:(1)、基片光刻,暴露需刻蚀的Si3N4;(2)干法刻蚀Si3N4;(3)去胶;(4)SiO2腐蚀,用缓冲液恒温腐蚀。其中光刻胶的胶型和厚度应能适当抵御干法刻蚀Si3N4时使用的工艺条件。缓冲液液选用含有HF酸的缓冲液,最佳的缓冲液为HF∶H2O∶NH3F=3∶10∶6的缓冲液,腐蚀温度最好为0℃-37℃(温度与腐蚀速率正相关),保持温度恒定。
腐蚀比的测定方法:分别测试淀积有SiO2和Si3N4的基片,确定SiO2和Si3N4的膜厚。腐蚀同样的时间后,再次测定膜厚。两次测定的膜厚之差的比值即为腐蚀比。
上述实施例1所得到的屏蔽膜的腐蚀比大于20∶1。
实施例2:
1、先将基片清洗,去除附着在表面的有机物和金属离子;然后PECVD(等离子增强化学气相淀积)淀积厚度为
Figure A20081005524300051
的Si3N4层。
2、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化Si3N4层1.5h,氧化温度为900℃。
3、在上述的Si3N4层上PECVD淀积厚度为
Figure A20081005524300052
的SiO2层。
4、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化SiO2层0.5h,氧化温度为950℃。
5、光刻腐蚀,可与实施例1的光刻腐蚀方法相同。
经测定,上述实施例2所得到的屏蔽膜的腐蚀比大于25∶1。
实施例3:
1、先将基片清洗,去除附着在表面的有机物和金属离子;然后PECVD(等离子增强化学气相淀积)淀积厚度为
Figure A20081005524300053
的SiO2层。
2、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化SiO2层1.5h,氧化温度为800℃。
3、在上述的SiO2层上PECVD淀积厚度为
Figure A20081005524300054
的Si3N4层。
4、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化Si3N4层2.5h,氧化温度为800℃。
5、光刻腐蚀,可与实施例1的光刻腐蚀方法相同。
经测定,上述实施例3所得到的屏蔽膜的腐蚀比大于25∶1。
实施例4:1、先将基片清洗,去除附着在表面的有机物和金属离子;然后PECVD(等离子增强化学气相淀积)淀积厚度为
Figure A20081005524300055
的Si3N4层。
2、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化Si3N4层1.5h,氧化温度为1100℃。
3、在上述的Si3N4层上PECVD淀积厚度为
Figure A20081005524300056
的SiO2层。
4、在氧化炉内,用通过沸腾的去离子水的携带水气的氧气,氧化SiO2层15min-40min,氧化温度为1000℃。
5、光刻腐蚀,可与实施例1的光刻腐蚀方法相同。
经测定,上述实施例4所得到的屏蔽膜的腐蚀比大于20∶1。
实施例5:1、先将基片清洗,去除附着在表面的有机物和金属离子;然后PECVD(等离子增强化学气相淀积)淀积厚度为的Si3N4层。
2、在氧化炉内,用干氧氧化Si3N4层8h,氧化温度为1000℃。
3、在上述的Si3N4层上PECVD淀积厚度为
Figure A20081005524300062
的SiO2层。
4、在氧化炉内,用干氧氧化SiO2层4h,氧化温度为800℃。
5、光刻腐蚀,可与实施例1的光刻腐蚀方法相同。
经测定,上述实施例5所得到的屏蔽膜的腐蚀比大于20∶1。
本发明方法所得到的屏蔽膜的结构如图1-6所示的层状结构,图中,1为Si或其它半导体材料的基片、2为SiO2层、3为Si3N4层、4为光刻胶。

Claims (6)

1、一种高选择比混合叠层屏蔽膜的制备方法,其特征在于该方法采用下述工艺步骤:(1)、采用等离子增强化学气相淀积法淀积Si3N4层或SiO2层;
(2)、对上步骤中淀积的Si3N4层或SiO2层进行氧化;
(3)、采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO2层或Si3N4层;
(4)、对上步骤中淀积的SiO2层或Si3N4层氧化致密。
2、根据权利要求1所述的高选择比混合叠层屏蔽膜的制备方法,其特征在于,Si3N4层采用湿氧氧化,氧化温度为800℃-1100℃,氧化时间为1.5h-2.5h。
3、根据权利要求2所述的高选择比混合叠层屏蔽膜的制备方法,其特征在于,淀积的Si3N4层厚度小于1000
Figure A2008100552430002C1
时,氧化时间为1.5h;淀积的Si3N4层厚度大于或等于1000
Figure A2008100552430002C2
时,氧化时间为2h。
4、根据权利要求1、2或3所述的高选择比混合叠层屏蔽膜的制备方法,其特征在于,SiO2层采用湿氧氧化,氧化温度为800℃-1000℃,氧化时间为0.25h-1.5h。
5、根据权利要求4所述的高选择比混合叠层屏蔽膜的制备方法,其特征在于,淀积的SiO2层厚度小于3000
Figure A2008100552430002C3
时,氧化时间为15min-40min;淀积的SiO2层厚度大于或等于3000时,氧化时间为1h。
6、根据权利要求1所述的高选择比混合叠层屏蔽膜的制备方法,其特征在于在,采用干氧氧化Si3N4层和SiO2层,氧化温度为800℃-1000℃。
CN200810055243XA 2008-06-23 2008-06-23 高选择比混合叠层屏蔽膜的制备方法 Expired - Fee Related CN101294276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810055243XA CN101294276B (zh) 2008-06-23 2008-06-23 高选择比混合叠层屏蔽膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810055243XA CN101294276B (zh) 2008-06-23 2008-06-23 高选择比混合叠层屏蔽膜的制备方法

Publications (2)

Publication Number Publication Date
CN101294276A true CN101294276A (zh) 2008-10-29
CN101294276B CN101294276B (zh) 2011-07-20

Family

ID=40064805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810055243XA Expired - Fee Related CN101294276B (zh) 2008-06-23 2008-06-23 高选择比混合叠层屏蔽膜的制备方法

Country Status (1)

Country Link
CN (1) CN101294276B (zh)

Also Published As

Publication number Publication date
CN101294276B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN109119330A (zh) 一种半导体器件的形成方法
CN103081077A (zh) 半导体装置的制造方法及半导体装置
CN101499406B (zh) 一种在绝缘衬底上制作硅化物纳米结构的方法
CN105668509B (zh) 一种刻蚀微米硅通孔的方法
JP4394430B2 (ja) 半導体素子の金属配線の形成方法
CN103760195A (zh) 一种钯金合金氢气传感器芯体的制造方法
JP2023113700A (ja) 炭化タングステン膜の接着性及び欠陥を改善する技法
JP3940362B2 (ja) シリコン微小機械構造の製作
CN111071986A (zh) 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
CN102437101B (zh) 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
CN105460887B (zh) 图形化多孔硅的制备方法
CN101294276B (zh) 高选择比混合叠层屏蔽膜的制备方法
CN102004281A (zh) 低粗糙度的光波导器件的制造方法
JP5528006B2 (ja) センサチップの製造方法
CN101169600A (zh) 半导体制造中去除钛或氮化钛层上的光刻胶的方法
CN103325770A (zh) 一种集成电路铜互连结构及其制备方法
JP2004079606A5 (zh)
CN106629579A (zh) 微机电器件的制备方法
CN102332351A (zh) 一种用于微纳米测量的微可变电容及其制备方法
CN101959117A (zh) 麦克风的制造方法
JP2008124399A (ja) 半導体装置の製造方法
CN103087718B (zh) 湿法刻蚀镍酸镧薄膜和铁电薄膜/镍酸镧复合薄膜的腐蚀液及其制备方法
JP2760426B2 (ja) レジスト膜のドライエツチング方法
CN102881650A (zh) 一种双大马士革结构的制作方法
CN102201371A (zh) 沟槽的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720