CN101283438A - 半导体堆叠管芯/晶片构造和封装及其方法 - Google Patents

半导体堆叠管芯/晶片构造和封装及其方法 Download PDF

Info

Publication number
CN101283438A
CN101283438A CNA2006800336548A CN200680033654A CN101283438A CN 101283438 A CN101283438 A CN 101283438A CN A2006800336548 A CNA2006800336548 A CN A2006800336548A CN 200680033654 A CN200680033654 A CN 200680033654A CN 101283438 A CN101283438 A CN 101283438A
Authority
CN
China
Prior art keywords
circuit
tube core
group
reciprocal
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800336548A
Other languages
English (en)
Other versions
CN100595878C (zh
Inventor
S·K·波兹德
S·M·阿拉姆
R·E·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101283438A publication Critical patent/CN101283438A/zh
Application granted granted Critical
Publication of CN100595878C publication Critical patent/CN100595878C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种允许晶片上堆叠的晶片(120，122)或管芯(154)使用同一设计或仅改变一些层(例如，金属互连层)的设计的倒易对称性设计。翻转或旋转一个管芯或晶片允许堆叠的管芯彼此相互具有倒易取向，这可以用于减少垂直地堆叠的管芯和/或晶片之间的互连(270－279，89－80)。翻转和/或旋转还可以在晶片和/或管芯被堆叠时被用于改善散热。堆叠晶片或管芯然后可以被封装。

Description

半导体堆叠管芯/晶片构造和封装及其方法
技术领域
本发明涉及半导体，更具体地说，涉及堆叠的管芯/晶片构造和封装。
背景技术
与在衬底上并排放置的管芯相比，甚至与由外部引线键合(external wire bond)所连接的堆叠管芯相比而言，将管芯垂直地集成在另一个的顶上使得堆叠的管芯之间直接电连接可以导致管芯对管芯互连长度充分减少。然而，当一个或多个晶片和/或管芯被一个叠着一个(one on top of another)地堆叠时出现许多问题。散热可能被显著降低，引起管芯温度增加，并因此，减慢工作速度，增加漏电功耗，以及有可能降低可靠性。如果两个管芯被垂直地集成而使局部过热点(local hot spot)相互叠加，那么可加剧该热力学问题。另一个问题是每个被垂直地集成的管芯可能需要单独的设计和中间掩模组(reticle sets)，从而增加成本和制造复杂性。
附图说明
本发明利用实施例说明并且不为附图所限制，其中同样的附图标记表示相似的要素，并且其中：
图1以框图形式显示了根据本发明一种实施方案所述的集成电路管芯10的俯视图；
图2以框图形式显示了根据本发明一种实施方案所述的图1的集成电路管芯10之横截面视图；
图3以框图形式显示了根据本发明一种实施方案所述的图1的集成电路管芯10之第二横截面视图；
图4以框图形式显示了根据本发明一种实施方案所述的被旋转了180度的图1的集成电路管芯10之俯视图；
图5以框图形式显示了根据本发明一种实施方案所述的图4的集成电路管芯10之横截面视图；
图6以框图形式显示了根据本发明一种实施方案所述的图3的第一集成电路管芯10和图5的第二集成电路管芯10之横截面视图；
图7以框图形式显示了根据本发明一种实施方案所述的图2的集成电路管芯10和被翻转了180度的图2的集成电路管芯10之横截面视图；
图8到15以框图形式显示了根据本发明的多个实施方案所述的不同取向的集成电路晶片和管芯之俯视图；
图16以框图形式显示了根据本发明一种实施方案所述的具有旋转倒易对称性设计(rotational reciprocal design symmetry)的集成电路管芯之俯视图；
图17以框图形式显示了根据本发明一种实施方案所述的相对于图16中管芯成倒易取向(reciprocal orientation)的具有旋转倒易对称性设计的集成电路管芯之俯视图；
图18以框图形式显示了根据本发明一种实施方案所述的具有翻转倒易对称性设计(flip reciprocal design symmetry)的集成电路管芯之俯视图；
图19以框图形式显示了根据本发明一种实施方案所述的相对于图18中管芯成倒易取向的具有翻转倒易对称性设计的集成电路管芯之横截面的俯视图(top down view of cross-section)。
本领域技术人员理解图中显示的要素是为了简洁和清晰，而不必按比例绘制。例如，图中一些要素的尺寸可以相对于其它要素被夸大以帮助增进对本发明实施方案的理解。
具体实施方式
本发明利用倒易的设计对称性使得可以使用同一中间掩模组或大致相同的中间掩模组来制造垂直地集成的管芯。这里所用的术语“倒易的设计对称性”是指具有这样的属性的设计：具有这样设计的布图的第一集成电路与具有相同(或大致相同)的设计布图的第二集成电路，可以通过旋转或翻转第二集成电路并在之后将它放在(按原来取向的)第一集成电路的顶上，来被结合起来，使得第一和第二集成电路表面上的相邻接触的连接完成了包括第一和第二集成电路两者的电路元件的所需电路。第一和第二集成电路两者的布图就被定义为是彼此的“倒易电路布图”。此外，旋转或翻转之后的第二集成电路被定义为是与第一管芯成倒易取向。本发明的另一优点是它可以提供被相对于彼此垂直地集成的管芯的取向，使得与管芯特定部分相关的局部过热点不被彼此堆叠。
图1以框图形式显示了根据本发明一种实施方案所述的集成电路管芯10的俯视图。在所示实施方案中，管芯10包含逻辑电路12、存储器14、外部输入/输出(I/O)16和18、以及互连20。翻转轴线(axisfor flipping)21显示了用于按与倒装芯片封装相同的方式翻转管芯10的第一轴线。外部I/O 16和18可以被用于将管芯10耦合到封装(例如图6的11、图7的13)。在替代实施方案中，存储器14和逻辑电路12中没有、有一个、或有更多个可以具有一个或多个外部I/O 16和18。在所示实施方案中，互连20可以被用于管芯对管芯、晶片对晶片、管芯对晶片、管芯对封装、和/或晶片对封装中的一个或更多个。注意，互连20的布图可以具有任意所需和合适的形状。另外，在替代实施方案中，互连20可以被划分成位于管芯10的内部或外围上的任意所需位置处的多个部分。存储器14可以是任意类型的存储器。
逻辑电路12可以包括任意类型的逻辑电路，诸如，例如，核心处理器。本发明的替代实施方案可以使用任意电路用于逻辑电路12和存储器14。例如，存储器14可以仅为任意其它类型的电路，包括非存储器电路。本发明的替代实施方案可以使用任意数量的分隔(segregated)的逻辑电路12和存储器14。例如，图1中管芯10可以包含第一逻辑部分接着第一存储器部分接着第二逻辑部分接着第二存储器部分。同样，任意类型的工艺技术、诸如例如CMOS、NMOS、PMOS、和/或双极技术可以被用于形成逻辑电路12、存储器14和管芯10上的其它电路。图1中管芯10具有焊盘40-49、200-203、240-249。焊盘40-49、200-203、240-249可以被用于管芯对管芯、晶片对晶片、管芯对晶片、或管芯对封装中的一个或更多个的连接。在替代实施方案中，管芯10可以具有任意数量的焊盘。管芯10还可以具有不用于任何连接的虚设焊盘(dummy pad)。图1显示了与管芯10的俯视图正交的第二旋转轴线24。使用旋转轴线24为中心，管芯10可以在俯视图平面上被顺时针旋转或逆时针旋转。注意，翻转轴线21和旋转轴线24分别水平地和垂直地位于俯视图平面上。
图2以框图形式显示了根据本发明一种实施方案所述的图1的集成电路管芯10之横截面视图。参考图2，对称轴线22表示用于焊盘40-49和50-59的第一对称轴线。注意，轴线22正交于轴线21(见图1)。对称轴线23显示了用于焊盘40-49和50-59的第二对称轴线。管芯10包含正面30，其覆该(overlie)在内部32上方，然后内部32覆盖在背面34上方。在所示实施方案中，内部32包含晶体管和可被用作电路12、14、16、18和20的其它电路。如此文所用，术语管芯的“正面”是指管芯的、最靠近管芯的大多数晶体管元件的表面。术语管芯的“背面”是指管芯的、最靠近管芯的体或衬底的表面。在一些形式中晶体管可以通过管芯的正面和背面来实现，但大多数晶体管器件位置最接近正面而非背面。要理解的是，这些对于正面和背面的定义是对于任何晶片在晶体管元件形成之后、在减薄之前的管芯。即使是在垂直地集成期间充分减薄管芯使得背面比正面更靠近晶体管元件的情况中，表面也保持这些定义。
在所示实施方案中，正面30为包含分别被用于电耦合焊盘40-44和46-49的互连结构70-74和76-79的层。注意，焊盘45没有被电耦合到内部32，因此作为机械附着点(mechanical attach point)。在所示实施方案中，背面34为包含分别用于电耦合焊盘50-59的互连结构80-89的层。注意，如果背面34被形成于晶片或管芯的背侧上，那么可以以任意所需和已知方式来形成互连结构80-89，诸如，例如，蚀刻到管芯或晶片的背侧中，或研磨(grind down)管芯或晶片的背侧以到达预先形成的或嵌入的结构80-89。
图3以框图形式显示了根据本发明一种实施方案所述的图1的集成电路管芯10之第二横截面视图。参考图3，对称轴线25显示了用于焊盘240-249和250-259的第一对称轴线。注意，轴线25正交于轴线21(见图1)。对称轴线26显示了用于焊盘240-249和250-259的第二对称轴线。在所示实施方案中，正面30为包含分别被用于电耦合焊盘240-249的互连结构270-279的层。在所示实施方案中，背面34为包含分别被用于电耦合焊盘250-259的互连结构280-289的层。
图4以框图形式显示了根据本发明一种实施方案所述的围绕图1中的纵向轴线24旋转了180度的图1的集成电路管芯10之俯视图。除了图1的管芯10在制造后被物理地旋转的事实之外，以上对于图1的管芯10的描述仍适用于图4的管芯10。
然而，注意在所示实施方案中，如果两个管芯被堆叠的话，图1的管芯10的互连20的至少一部分会覆盖图4的管芯10的互连20的一部分上方。注意图12到15显示了管芯10的各种堆叠方式(见图12的管芯142，图13的管芯146，图14的管芯150，和图15的管芯154)。互连20可以用这样的方式、即用多管芯堆叠方式中的一种或多种来实现堆叠管芯10之间的交迭的方式，而被物理地布图和设置在管芯10上(见图12-15中的管芯142、146、150、和154)。
图5以框图形式显示了根据本发明一种实施方案所述的被旋转了180度的图1的集成电路管芯10之横截面视图。注意在管芯10的制造之后围绕轴线24(见图1)执行了180度旋转。除了图1的管芯10在制造后被物理地旋转的事实之外，以上对于图1的管芯10的描述仍适用于图5的管芯10。注意图5中所示的管芯10的横截面是图2中所示的管芯10的横截面的倒象。
图6以框图形式显示了根据本发明一种实施方案所述的图3的第一集成电路管芯10和图5的第二集成电路管芯10之横截面视图。垂直地集成的管芯被放置于封装11中。注意封装器件17利用了图10和14中所示的堆叠方法。因而，底部管芯10与图1和3的管芯10成相同取向。然而，顶部管芯10如图10和14中所示那样被旋转了180度。因此，顶部管芯10与图4和5的管芯10成相同取向。注意正面对背面键合可以被用于将底部管芯10的正面30键合到顶部管芯10的背面34。底部管芯10上的焊盘240-249分别被电耦合和/或物理连接到顶部管芯10上的焊盘59-50。在本发明中，管芯10的电路设计具有倒易对称性设计，使得被旋转的顶部管芯10和处于保持原来取向的底部管芯10构成所需的完整电路。
注意通过将图6的顶部管芯10旋转180度，顶部管芯10的存储器14成为更靠近底部管芯的逻辑电路12的取向，并且顶部管芯10的逻辑电路12成为更靠近底部管芯的存储器14的取向。顶部和底部管芯10的存储器14和逻辑电路12现在更靠近(由于旋转)的事实，相比于其它的多管芯封装，具有减少底部管芯10和顶部管芯10之间互连结构(例如270-279、89-80)长度的优点。另外，顶部管芯的存储器14和底部管芯的逻辑电路12之间的互连距离被最小化，底部管芯的存储器14和顶部管芯的逻辑电路12之间的互连长度也是如此。垂直相邻地放置存储器和逻辑电路的另一优点是过热点的减少，因为存储器一般比逻辑电路产生更少热量。另外，对于一些实施方案，利用互连结构(例如88)，顶部管芯10上的外部I/O 18和16可以被用作底部管芯10的输入/输出。反过来，利用互连结构(例如271)，底部管芯10上的外部I/O 18和16可以被用作顶部管芯10的输入/输出。还可以优选地使用位于管芯10的外围和内部的互连20的大量不连续部分，以将正面30和背面34中要横向跨越管芯10的互连长度最小化。
图7以框图形式显示了根据本发明一种实施方案所述的图2的第一集成电路管芯10和围绕图1中所示轴线21翻转了180度的图2的第二集成电路管芯10之横截面视图。垂直地集成的管芯被放置于封装13中。注意封装器件19利用了图8和12中所示的堆叠方法。因而底部管芯10与图1、2和3的管芯10成相同取向。然而，顶部管芯10如图8和12中所示那样被翻转了(而没有旋转)。因此，顶部管芯10与图1、2和3的翻转的管芯10成相同取向。注意正面对正面键合可以被用于将底部管芯10的正面30键合到顶部管芯10的正面30。底部管芯10上的焊盘40-49分别被电耦合和/或物理连接到顶部管芯10上的焊盘49-40。注意底部管芯10上的焊盘45和顶部管芯10上的焊盘45仅被用于物理连接和机械支撑而不被用于电连接。本实施方案中，管芯10的电路设计具有倒易对称性设计，使得被翻转的顶部管芯10和处于原来取向的底部管芯10构成完整电路。此外在本实施方案中，管芯可以被设计具有在分离部分中的存储器和逻辑电路，使得垂直地集成的管芯具有垂直地堆叠于彼此之上的存储器和逻辑电路部分。
注意相同的掩模组(mask set)或大致相同的掩模组被用于分别为图6和7中所示的堆叠器件17和19形成顶部管芯10和底部管芯10两者。图6中所示实施方案中管芯10的设计具有旋转倒易对称性设计并且图7中所示实施方案中管芯10的设计具有翻转倒易对称性设计，使得被翻转的顶部管芯10，分别地，和处于它原来取向的底部管芯10构成完全电路。这导致高效率，因为对于堆叠设计中所用的大量管芯只需要一个掩模组。
注意，为了简洁，互连结构在所有图中被显示为终止于与内部32的界面处，除了互连结构72。替代实施方案可以具有被电耦合到内部32中任意所需层的互连结构70-74、76-79、80-89、270-279、280-289中的一个或多个。通过不在背面层34也不在电耦合焊盘中形成互连结构，替代实施方案还可以享有对管芯10之一的工艺简化。这只被用于管芯之一，并且只被用于作为垂直地集成的一对管芯的外部表面的背面层。例如，一种实施方案会类似于图6中所示的横截面，除了不存在互连结构280-289和焊盘250-259之外。在另一实例中，实施方案会由图7的横截面所描绘，省略了顶部管芯的互连结构89-80和焊盘59-50。作为替代，另一实施方案可以省略底部管芯的互连结构80-89和焊盘50-59被省略。此外，本领域技术人员会认识到正面30和内部32之间的边界不必是平整的，如图2、3、5、6、和7中所示。
注意，图6和7的器件17和19可以用任意所需方式来封装。例如，倒装芯片BGA(球栅阵列)、引线键合BGA、引线框架封装(例如，QFP(方形扁平式封装)、QFN(方形扁平无引脚))，DIP(双列直插式封装)。可用的焊盘(例如，图6中的40-49、250-259)中的一个或多个之间的互连可以用封装形式所需求的任意所需或标准方式来执行。例如，再分配层可以被插入到焊盘40-49、250-259与封装之间。作为替代，可以使用焊球附着(ball attach)、针脚附着(pinattach)、或引线附着(wire attach)。同样，焊盘40-49、250-259可以由任意所需材料构成并且可以为任意所需形状。
虽然图6和7中所示实施方案显示了两个堆叠的管芯，但是替代实施方案可以使用任意数量的堆叠管芯。例如，如图3中所示那样取向的管芯10可以被堆叠于如图6中所示顶部管芯10的顶上，或者作为替代，如图2中所示那样取向的管芯10可以被堆叠于如图7中所示顶部管芯10的顶上。管芯10的设计将需要考虑所需的附加的倒易对称性。
图8到15以框图形式显示了根据本发明的多个实施方案所述的不同取向的集成电路晶片和管芯的俯视图。缺口170被用于确定晶片的取向。图8-11显示了用于堆叠多个晶片的方法。图12-15显示了用于将管芯堆叠于晶片上的方法。晶片上的管芯可以被用于各种用途。一种这样的用途是在已知良好管芯的产量不足以高到使用晶片对晶片堆叠的情况下，将已知良好的管芯堆叠在已知良好的管芯上面。注意，图6和7显示了用于在管芯上堆叠管芯的方法。替代实施方案可以使用翻转、旋转、无翻转、和无旋转的合适组合以实现被堆叠管芯之间所需的倒易取向。
图8显示了方法100，其中晶片122被翻转过来并被正面对正面地堆叠于晶片120的顶上。图9显示了方法102，其中晶片126被堆叠使晶片126的背面在晶片124的正面上面。图10显示了方法104，其中晶片130被先旋转180度再被堆叠使晶片130的背面在晶片128的正面上面。图11显示了方法106，其中晶片134被先旋转180度再被翻转过来并被正面对正面地堆叠于晶片132的顶上。
图12显示了方法110，其中管芯142被翻转并被正面对正面地堆叠于晶片140的顶上。图13显示了方法112，其中管芯146被堆叠使得管芯146的背面在晶片144的正面上面。图14显示了方法114，其中管芯150被先旋转180度再被堆叠使得管芯150的背面在晶片148的正面上面。图15显示了方法116，其中管芯154被先旋转180度再被翻转并被正面对正面地堆叠于晶片152的顶上。
注意，由于将134围绕晶片平面上与实际使用的翻转轴线正交的轴线翻转，图11中所示的方法106导致相同取向的晶片134。对于图15中所示的方法116，情况类似。旋转加翻转等价于围绕不同的轴线翻转。
来自图8和12的管芯堆叠会导致电路堆叠取向与图7的器件19中所示那样相同，其中一个管芯的存储器14在另一管芯的逻辑电路12的顶上或底下。如果分别在图9和13中制造晶片126中的管芯10或管芯146之前将中间掩模组旋转180度，那么可以在图9和13中实现相同的电路堆叠取向。除了用于利用原有中间掩模组的管芯10的晶片或管芯组之外，利用旋转了的中间掩模组制造管芯10将产生另一晶片或管芯组。然而，由于不需要新的中间掩模组，制造成本仍然减少了。该过程的优点在于图9中被键合晶片的缺口被对准了。该优点不适用于图13中所示的管芯在晶片上的情况。
替代实施方案可以使用管芯10，其中改变了一些掩模层，例如，一些管芯10的实施方案可以改变一层或更多层金属互连层(见图7中的互连层15)。注意图1到6中的管芯10也具有互连层15(未显示)。这样的实施方案仍然保持了将大多数相同的掩模用于形成在管芯三维堆叠中所用的多个管芯在成本和易于制造方面的优点。然而，通过改变堆叠管芯10的一层或一些层，可以以掩模和制造复杂性上的少量开销来获得额外功能。同样，因为器件17和19(见图6和7)是由多个管芯10制成的，所以器件17和19可以以在管芯10自身的制造和测试上增加很少开销地被制造和测试。同样，在一些实施方案中，管芯10中的互连20可以包括可编程电路，诸如，例如可编程熔丝，其可以被用于对所述特定管芯10选择性测定额外功能。其它管芯10可以是可编程的，以选择不同功能。如此，顶部管芯10和底部管芯10可以被编程以具有不同功能。注意，图7中的互连层15被图示以表示在管芯堆叠中顶部管芯10和底部管芯10之间内部32的一层或更多层可以被改变。替代实施方案可以改变内部32中的一层或更多的额外层(例如，通过使用不同的扩散掩模、通过使用不同的蚀刻掩模等)。
本发明的另一实施方案如图16中所示，其以框图形式显示了具有旋转倒易对称性设计的管芯300。电路设计以及连接用焊盘布图结合起来提供倒易对称性设计。管芯300具有逻辑部分312和存储器部分314。管芯300的逻辑部分312具有带有焊盘340-344的数据总线332，焊盘340-344分别表示用于数据总线功能(bus line function)D0、D1、D2、Dn-2和Dn-1的连接。逻辑部分还具有带有焊盘360、361、363、和364的地址总线336，焊盘360、361、363、和364分别表示用于地址总线功能A0、A1、Am-2、和Am-1的连接。管芯300的存储器部分314具有带有焊盘365-369的数据总线338，焊盘365-369分别表示用于数据总线功能Dn-1、Dn-2、D2、D1和D0的连接。存储器部分还具有带有焊盘345、346、348、和349的地址总线334，焊盘345、346、348、和349分别表示用于地址总线功能Am-1、Am-2、A1、和A0的连接。管芯300还具有可以是电源、地、和各种附加的逻辑和存储器连接的焊盘310、311、313、315、320、和330。要理解的是管芯300可以具有此处没有显示的额外焊盘。
图17显示了具有相对于管芯300的倒易对称性设计的管芯400。此外，管芯400围绕垂直轴线424旋转了，使其处于与管芯300倒易的取向。管芯400具有逻辑部分412和存储器部分414。管芯400的逻辑部分412具有带有焊盘440-444的数据总线432，焊盘440-444分别表示用于数据总线功能D0、D1、D2、Dn-2和Dn-1的连接。逻辑部分还具有带有焊盘460、461、463、和464的地址总线436，焊盘460、461、463、和464分别表示用于地址总线功能A0、A1、Am-2、和Am-1的连接。管芯400的存储器部分414具有带有焊盘465-469的数据总线438，焊盘465-469分别表示用于数据总线功能Dn-1、Dn-2、D2、D1和D0的连接。存储器部分还具有带有焊盘445、446、448、和449的地址总线434，焊盘445、446、448、和449分别表示用于地址总线功能Am-1、Am-2、A1、和A0的连接。管芯400还具有可以是电源、地、和各种附件的逻辑和存储器连接的焊盘410、411、413、415、420、和430。要理解的是管芯400可以具有此处没有显示的额外焊盘。
如果管芯400被堆叠于管芯300的顶上，管芯400的存储器部分414覆盖管芯300的逻辑部分312的至少一部分的上方。此外，管芯400存储器414的数据总线438覆盖管芯300逻辑电路312的数据总线332上方。在本实施方案中，管芯400在背面上具有多个焊盘，该焊盘具有与管芯400正面上的焊盘(即焊盘410、411、413、415、420、430，和数据总线432、地址总线434、地址总线436和数据总线438的焊盘)相同的布图。另外，管芯400背面上的直接位于管芯400正面上的一个焊盘的下方的每个焊盘被电耦合到覆盖焊盘(overlyingpad)。然后当管芯400的背面焊盘被连接到下方的管芯300的焊盘时，通过分别将焊盘469-465连接到焊盘340-344，管芯400存储器414的数据总线438被连接到管芯300逻辑电路312的数据总线332。另外，通过分别将焊盘449、448、446、和445连接到焊盘360、361、363、和364，管芯400存储器414的地址总线434被连接到管芯300地址总线336。据此制造了合适的连接以完成在顶部管芯中的存储器414与底部管芯中的逻辑电路312之间的地址总线和数据总线。此外，顶部管芯400的逻辑电路412覆该底部管芯300的存储器314的至少一部分的上方。当管芯400的背面焊盘被连接到下方的管芯300的焊盘时，通过分别将焊盘464、463、461、和460连接到345、346、348、和349，顶部管芯400的逻辑电路412的地址总线436被连接到底部管芯300的存储器314的地址总线334。此外，通过分别将焊盘444-440连接到焊盘365-369，管芯400逻辑电路412的数据总线432被连接到管芯300存储器314的数据总线338。据此，制造了合适的连接以完成在顶部管芯中的逻辑电路412与底部管芯中的存储器314之间的地址总线和数据总线。另外，焊盘413、415、411、和410被分别连接到焊盘310、311、315、和313，焊盘430被连接到焊盘320，焊盘420被连接到焊盘330以完成附加的电路或互连功能。在本实施方案中，管芯300和管芯400具有旋转倒易对称性设计；然而，它们不具有翻转倒易对称性设计。
本发明的又一实施方案如图18中所示，其以框图形式显示了具有翻转倒易对称性设计的管芯500。电路设计以及连接用焊盘布图结合起来提供倒易对称性设计。管芯500具有逻辑部分512和存储器部分514。管芯500的逻辑部分512具有带有焊盘540-544的数据总线532，焊盘540-544分别表示用于数据总线功能D0、D1、D2、Dn-2和Dn-1的连接。逻辑部分还具有带有焊盘560、561、563、和564的地址总线536，焊盘560、561、563、和564分别表示用于地址总线功能A0、A1、Am-2、和Am-1的连接。管芯500的存储器部分514具有带有焊盘545-549的数据总线534，焊盘545-549分别表示用于数据总线功能Dn-1、Dn-2、D2、D1和D0的连接。存储器部分还具有带有焊盘565、566、568、和569的地址总线538，焊盘565、566、568、和569分别表示用于地址总线功能Am-1、Am-2、A1、和A0的连接。管芯500还具有可以是电源、地、和各种附件的逻辑和存储器连接的焊盘510、511、513、515、520、和530。要理解的是管芯500可以具有此处没有显示的额外焊盘。
图19显示了管芯600，其具有相对于管芯500的倒易对称性设计。此外，管芯600围绕横向轴线621翻转了，使其处于与管芯500倒易的取向。图19中所示管芯600的视图为横截面的俯视图，透过该横截面的是在将管芯翻转到倒易取向之后管芯600的下部。管芯600具有逻辑部分612和存储器部分614。管芯600的逻辑部分612具有带有焊盘640-644的数据总线632，焊盘640-644分别表示用于数据总线功能D0、D1、D2、Dn-2和Dn-1的连接。逻辑部分还具有带有焊盘660、661、663、和664的地址总线636，焊盘660、661、663、和664分别表示用于地址总线功能A0、A1、Am-2、和Am-1的连接。管芯600的存储器部分614具有带有焊盘649-645的数据总线634，焊盘649-645分别表示用于数据总线功能D0、D1、D2、Dn-2和Dn-1的连接。存储器部分还具有带有焊盘669、668、666、和665的地址总线638，焊盘669、668、666、和665分别表示用于地址总线功能A0、A1、Am-2、和Am-1的连接。管芯600还具有可以是电源、地、和各种附件的逻辑和存储器连接的焊盘610、611、613、615、620、和630。要理解的是管芯600可以具有此处没有显示的额外焊盘。
如果管芯600被堆叠于管芯500的顶上，管芯600的存储器部分614覆盖管芯500的逻辑部分512的至少一部分上方。此外，管芯600存储器614的数据总线634覆盖管芯500逻辑电路512的数据总线532的上方。然后当在翻转之后管芯600下表面上的焊盘被连接到下方的管芯500的焊盘时，通过分别将焊盘649-645连接到焊盘540-544，管芯600存储器614的数据总线634被连接到管芯500逻辑电路512的数据总线532。另外，通过分别将焊盘669、668、666、和665连接到焊盘560、561、563、和564，管芯600存储器614的地址总线638被连接到管芯500地址总线536。据此，制造了合适的连接以完成在顶部管芯中的存储器614与底部管芯中的逻辑电路512之间的地址总线和数据总线。此外，顶部管芯600的逻辑电路612覆盖底部管芯500的存储器514的至少一部分上方。当管芯600的焊盘被连接到下方管芯500的焊盘时，通过分别将焊盘664、663、661、和660连接到565、566、568、和569，顶部管芯600的逻辑电路612的地址总线636被连接到底部管芯500的存储器514的地址总线538。此外，通过分别将焊盘644-640连接到焊盘545-549，管芯600逻辑电路612的数据总线632被连接到管芯500存储器514的数据总线534。据此制造了合适的连接以完成在顶部管芯中的逻辑电路612与底部管芯中的存储器514之间的地址总线和数据总线。另外，焊盘610、611、613、和615被分别连接到焊盘510、511、513、和515，焊盘630被连接到焊盘520、并且焊盘620被连接到焊盘530以完成附件的电路或互连功能。注意，管芯500的或管芯600的或两者的一些电路可以具有本领域所公知的外部连接，例如通过使用合适的通孔连接(through viaconnection)。在本实施方案中，管芯500和管芯600具有翻转倒易对称性设计；然而，它们不具有旋转倒易对称性设计。
在上述说明书中，已参考特定实施方案对本发明进行了描述。然而，本领域的普通技术人员可以理解的是，可以不离开由本发明所附的权利要求所限定的范围而作出各种修改和改变。因此，说明书和附图应被认为是解释性的而不是限制性的，并且意图将所有这样的修改包含于本发明的范围内。
以上已结合特定实施方案描述了益处、其它优点和问题的解决方案。然而，可以产生任何益处、优点、或解决方案或使得任何益处、优点、或解决方案变得更加明显的益处、优点、问题的解决方案、以及任意其它要素不应被解释为任何或所有权利要求之关键的、必需的、或基本的特征或要素。本文所用的术语“包含”、“包括”、或其任意其它变形的意图为覆盖非排他的包含，诸如工艺、方法、物品、或装置，其不仅包括那些要素而且还可以包括其它未被显式列出或为这样的工艺、方法、物品或装置所固有的一系列要素。

Claims (20)

1.一种半导体，包括：
第一管芯，包括：
第一层，包括在其第一表面上的第一组多个导电焊盘，该第一组多个导电焊盘的至少一部分关于第一对称轴线彼此相互对称，第一层具有与第一表面相对置的第二表面；
电路部分，具有与第一层的第二表面相接触的第一表面，电路部分在至少第一电路功能部分和第二电路功能部分之间被分隔；以及
第二层，具有与电路部分的第二表面相接触的第一表面，该电路部分的第二表面与电路部分的第一表面相对置，第二层包括位于与第二层的第一表面相对置的第二表面上的第二组多个导电焊盘，第二组多个导电焊盘的至少一部分关于对称轴线彼此相互对称并且还对于第一层的第一表面的第一组多个导电焊盘具有至少部分的对称性，其中第一组多个导电焊盘的一部分和第二组多个导电焊盘被连接到电路部分的第一电路功能部分和第二电路功能部分；以及
第二管芯，覆盖在第一管芯的上方，第二管芯具有与第一管芯大致相同的设计，并具有相对于第一管芯的倒易取向。
2.根据权利要求1所述的半导体，其中，第二管芯包含第一电路功能部分和第二电路功能部分，第一管芯的第二电路功能部分位于第二管芯的第一电路功能部分下方，第一管芯的第一电路功能部分位于第二管芯的第二电路功能部分下方，并且第二管芯的背面电接触第一管芯的正面。
3.根据权利要求1所述的半导体，其中，第二管芯被翻转或相对于第一管芯旋转一百八十度以覆盖在第一管芯上方。
4.根据权利要求1所述的半导体，其中，第二管芯包含第一电路功能部分和第二电路功能部分，第一管芯的第二电路功能部分位于第二管芯的第一电路功能部分下面，第一管芯的第一电路功能部分位于第二管芯的第二电路功能部分下面，并且第二管芯的正面电接触第一管芯的正面。
5.根据权利要求1所述的半导体，其中，第一组多个导电焊盘或第二组多个导电焊盘中的至少一个不被连接到第一管芯的电路部分。
6.根据权利要求1所述的半导体，其中，第一组多个导电焊盘或第二组多个导电焊盘中的至少一个通过主要是热导体的材料被连接到电路部分的第一电路功能部分和第二电路功能部分。
7.根据权利要求1所述的半导体，其中，第一电路功能部分包含存储器，第二电路功能部分包含逻辑电路。
8.根据权利要求1所述的半导体，其中，彼此相互对称的第一组多个导电焊盘的一部分包括所有的第一组多个导电焊盘，彼此相互对称的第二组多个导电焊盘的一部分包含所有的第二组多个导电焊盘。
9.一种半导体，包括：
第一电路层，具有用于实现预定功能的预定电路布图并且具有倒易对称性设计；
第一组多个接触焊盘，覆盖在第一电路层上方，第一组多个导电焊盘的至少一部分与第一电路层电连接；
第二组多个接触焊盘，与第一组多个导电焊盘的至少一部分电接触；以及
第二电路层，具有与第一电路层的预定电路布图倒易的电路布图，以倒易设计取向覆盖在第一电路层上方，第二电路层与第二组多个接触焊盘的至少一部分电连接。
10.根据权利要求9所述的半导体，其中，第一电路层和第二电路层分别包括第一半导体管芯和第二半导体管芯。
11.根据权利要求9所述的半导体，其中，第一电路层和第二电路层分别包括第一半导体晶片和第二半导体晶片。
12.根据权利要求9所述的半导体，其中，第一电路层和第二电路层分别包括第一半导体晶片和第二半导体管芯。
13.一种形成半导体的方法，包括以下步骤：
提供具有用于实现预定功能的预定电路布图并且具有倒易对称性设计的第一电路层；
提供覆盖在第一电路层的上方的第一组多个接触焊盘，第一组多个接触焊盘的至少一部分与第一电路层电连接；
提供与第一组多个导电焊盘的至少一部分电接触的第二组多个接触焊盘；以及
提供具有与第一电路层的预定电路布图倒易的电路布图的第二电路层，该第二电路层以倒易取向覆盖在第一电路层上方，第二电路层与第二组多个导电焊盘的至少一部分电连接。
14.根据权利要求13所述的方法，还包括以下步骤：
利用第一掩模组形成具有第一电路层和第一组多个接触焊盘的第一半导体管芯；以及
修改第一掩模组的不多于四个的中间掩模，以形成具有第二电路层和第二组多个接触焊盘的第二半导体管芯。
15.根据权利要求13所述的方法，还包括以下步骤：
利用第一掩模组形成具有第一电路层和第一组多个接触焊盘的第一半导体晶片；以及
修改第一掩模组的不多于四个中间掩模，以形成具有第二电路层和第二组多个接触焊盘的第二半导体晶片。
16.根据权利要求13所述的方法，还包括以下步骤：
通过将倒易的电路布图旋转一百八十度并将所得的旋转了的第二电路层和第二组多个接触焊盘覆盖在第一组多个接触焊盘上方，来提供具有倒易电路布图的倒易取向的第二电路层。
17.根据权利要求13所述的方法，还包括以下步骤：
通过将倒易电路布图翻转并将所得的翻转了的第二电路层和第二组多个接触焊盘覆盖在第一组多个接触焊盘上方，来提供具有倒易电路布图的倒易取向的第二电路层。
18.根据权利要求13所述的方法，还包括以下步骤：
通过将倒易电路布图旋转一百八十度，将旋转了的倒易电路布图翻转，并将所得的翻转、旋转了的第二电路层和第二组多个接触焊盘覆盖在第一组多个接触焊盘上方，来提供具有倒易电路布图的倒易取向的第二电路层。
19.根据权利要求13所述的方法，还包括以下步骤：
围绕半导体形成封装以形成具有多管芯的单体封装半导体芯片。
20.一种半导体，包括：
第一电路部分，具有倒易对称性设计；
第二电路部分，覆盖在第一电路部分上方，并且具有与第一电路部分大致相同的设计并相对于第一电路部分具有倒易取向；以及
第一组多个导电连接，处于第一和第二电路部分之间以导电地连接第一电路部分和第二电路部分。
CN200680033654A 2005-09-14 2006-08-30 半导体堆叠管芯/晶片构造和封装及其方法 Expired - Fee Related CN100595878C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/226,025 US7358616B2 (en) 2005-09-14 2005-09-14 Semiconductor stacked die/wafer configuration and packaging and method thereof
US11/226,025 2005-09-14
PCT/US2006/034319 WO2007035234A2 (en) 2005-09-14 2006-08-30 Semiconductor stacked die/wafer configuration and packaging and method thereof

Publications (2)

Publication Number Publication Date
CN101283438A true CN101283438A (zh) 2008-10-08
CN100595878C CN100595878C (zh) 2010-03-24

Family

ID=37854266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680033654A Expired - Fee Related CN100595878C (zh) 2005-09-14 2006-08-30 半导体堆叠管芯/晶片构造和封装及其方法

Country Status (7)

Country Link
US (1) US7358616B2 (zh)
EP (1) EP1935006A4 (zh)
JP (1) JP4938017B2 (zh)
KR (1) KR101221232B1 (zh)
CN (1) CN100595878C (zh)
TW (1) TW200715521A (zh)
WO (1) WO2007035234A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684681A (zh) * 2011-03-11 2012-09-19 阿尔特拉公司 包括i/o堆叠的系统以及用于制造此类系统的方法
CN103633002A (zh) * 2012-05-15 2014-03-12 国际商业机器公司 形成3d晶片到晶片堆叠的方法、3d系统和电路布置
CN107346230A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于封装内查找表的处理器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US20090305463A1 (en) * 2008-06-06 2009-12-10 International Business Machines Corporation System and Method for Thermal Optimized Chip Stacking
CN202758883U (zh) 2009-05-26 2013-02-27 拉姆伯斯公司 堆叠的半导体器件组件
US9142262B2 (en) 2009-10-23 2015-09-22 Rambus Inc. Stacked semiconductor device
US8841777B2 (en) * 2010-01-12 2014-09-23 International Business Machines Corporation Bonded structure employing metal semiconductor alloy bonding
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8546188B2 (en) * 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking
TWI394229B (zh) * 2010-05-19 2013-04-21 Advanced Semiconductor Eng 晶粒總成之製造方法
KR102235927B1 (ko) 2011-05-24 2021-04-05 소니 주식회사 반도체 장치
KR20140099604A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법
US8786069B1 (en) * 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
US10026666B2 (en) 2013-10-18 2018-07-17 Rambus Inc. Stacked die package with aligned active and passive through-silicon vias
JP6500736B2 (ja) 2015-10-14 2019-04-17 富士通株式会社 半導体装置および半導体装置の制御方法
US10141938B2 (en) * 2016-09-21 2018-11-27 Xilinx, Inc. Stacked columnar integrated circuits
EP3832716B1 (en) * 2019-12-02 2022-07-06 STMicroelectronics S.r.l. An assortment of substrates for semiconductor circuits, corresponding assortment of devices and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476946A (ja) * 1990-07-19 1992-03-11 Fujitsu Ltd ウエーハ集積回路装置
EP0721662A1 (en) * 1993-09-30 1996-07-17 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US7118988B2 (en) * 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP3744825B2 (ja) * 2000-09-08 2006-02-15 セイコーエプソン株式会社 半導体装置
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP2004031563A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
WO2004086111A1 (en) * 2003-03-24 2004-10-07 Photon-X L.L.C. Optoelectronic module with composite structure
JP2004296853A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4160447B2 (ja) * 2003-05-28 2008-10-01 シャープ株式会社 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
US7148715B2 (en) * 2004-06-02 2006-12-12 Micron Technology, Inc. Systems and methods for testing microelectronic imagers and microfeature devices
US7337425B2 (en) * 2004-06-04 2008-02-26 Ami Semiconductor, Inc. Structured ASIC device with configurable die size and selectable embedded functions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684681A (zh) * 2011-03-11 2012-09-19 阿尔特拉公司 包括i/o堆叠的系统以及用于制造此类系统的方法
CN102684681B (zh) * 2011-03-11 2016-08-03 阿尔特拉公司 包括i/o堆叠的系统以及用于制造此类系统的方法
CN103633002A (zh) * 2012-05-15 2014-03-12 国际商业机器公司 形成3d晶片到晶片堆叠的方法、3d系统和电路布置
CN107346230A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于封装内查找表的处理器

Also Published As

Publication number Publication date
EP1935006A2 (en) 2008-06-25
KR20080044288A (ko) 2008-05-20
JP2009508357A (ja) 2009-02-26
JP4938017B2 (ja) 2012-05-23
TW200715521A (en) 2007-04-16
WO2007035234A3 (en) 2007-12-06
US7358616B2 (en) 2008-04-15
KR101221232B1 (ko) 2013-01-11
US20070057384A1 (en) 2007-03-15
CN100595878C (zh) 2010-03-24
WO2007035234A2 (en) 2007-03-29
EP1935006A4 (en) 2010-03-17

Similar Documents

Publication Publication Date Title
CN100595878C (zh) 半导体堆叠管芯/晶片构造和封装及其方法
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US7807512B2 (en) Semiconductor packages and methods of fabricating the same
CN104350595B (zh) 克服分划板区域限制的大型硅中介板
US8278766B2 (en) Wafer level stack structure for system-in-package and method thereof
TWI672772B (zh) 包含內插器的半導體封裝
EP2775512A2 (en) Semiconductor devices
JP4587676B2 (ja) チップ積層構成の３次元半導体装置
TW200427047A (en) Interconnect method for directly connected stacked integrated circuits
KR20130078458A (ko) Ｐｏｐ 구조의 반도체 패키지
JP5350550B2 (ja) ビアを介して電力供給及び接地されるパッケージ
CN104685624B (zh) 重组晶圆级微电子封装
CN104779215B (zh) 堆叠式半导体封装件
CN104517936B (zh) 封装结构
CN109643706A (zh) 嵌入式管芯的互连
TWI745042B (zh) 封裝及其製造方法
US9318470B2 (en) Semiconductor device
TWI588940B (zh) 封裝疊層及其製造方法
US20240047389A1 (en) Semiconductor chip and semiconductor package
TW202407932A (zh) 半導體裝置
KR20240043991A (ko) 파워 분배 네트워크 및 반도체 장치
KR20240014384A (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100324

Termination date: 20180830

CF01 Termination of patent right due to non-payment of annual fee