CN101283207A - 利用定向硅衬底的深开槽产生新结构 - Google Patents

利用定向硅衬底的深开槽产生新结构 Download PDF

Info

Publication number
CN101283207A
CN101283207A CNA2006800373956A CN200680037395A CN101283207A CN 101283207 A CN101283207 A CN 101283207A CN A2006800373956 A CNA2006800373956 A CN A2006800373956A CN 200680037395 A CN200680037395 A CN 200680037395A CN 101283207 A CN101283207 A CN 101283207A
Authority
CN
China
Prior art keywords
silicon substrate
slit
produce
oxidation
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800373956A
Other languages
English (en)
Inventor
Y·-F·A·王
R·A·达维斯
L·A·雷恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN101283207A publication Critical patent/CN101283207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0353—Holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Sealing Devices (AREA)
  • Pivots And Pivotal Connections (AREA)

Abstract

一种氢氧化钾(KOH)蚀刻工艺，能在(110)定向硅衬底上产生深度大的深宽比的沟槽。然而，所述沟槽垂直于硅衬底的晶体点阵的(111)方向。所述沟槽用于产生热隔离区域和通过晶片的电连接。这些结构可用节省成本的方法产生，这是因为KOH蚀刻工艺在被应用于处于适当定向的适当材料时的近乎理想的性能。

Description

利用定向硅衬底的深开槽产生新结构
技术领域
本发明的实施例涉及半导体加工的领域。本发明的实施例也涉及在(110)定向硅上利用氢氧化钾(KOH)蚀刻工艺产生深度大的深宽比的沟槽。所述深度大的深宽比的沟槽于是能被用于其他方法难以生产的其他结构的制造。
背景技术
通过半导体加工可以生产很多装置。与制造业的任何其他类型相似，半导体加工涉及通过一系列变化的步骤来移动材料，直到生产出最终产品为止。不同的步骤具有不同的复杂度并导致不同的成本。能够用较少的步骤、较简单的步骤或较少成本的步骤生产产品的制造商通常能够更廉价地生产产品。
使用硅片作为衬底来实施大多数半导体加工。一些小的晶片具有50毫米(mm)直径并一般厚于200微米(microns)。最普通的晶片具有150mm、200mm或300mm的直径，并一般厚于400微米。
硅片由单晶体制成。晶体是一种固体材料，在其中，原子以重复的晶体点阵结构出现。所述重复的晶体点阵结构可被用于限定晶体的主晶轴。晶体上的平面被称作晶面。晶面和主晶轴之间的关系可以依据密勒指数(Miller Index)来表示。密勒指数的一个例子是(110)。假定已知晶体及晶面的密勒指数，晶体学领域的普通技术人员能够准确地确定晶面是如何与形成晶体的原子的重复的晶体点阵结构相交的。类似地，晶体方向指的是沿着重复的原子晶体点阵结构的特定方向。例如，一种(111)方向指的是沿着主晶轴的特定方向。
一些半导体装置，例如在硅衬底上的通过晶片(TTW)的流量传感器，具有要求高成本制造步骤的结构。一种这样的结构是热隔离体。通过在衬底上蚀刻宽阔的深孔并用热绝缘体填充所述孔来在硅衬底上生产热隔离体。热绝缘体是一种具有低热导率的材料。可以相当廉价地产生宽阔的深孔，但是需要昂贵的工艺来填充。例如，使用也公知为氧化物的二氧化硅作为绝缘材料获得良好的热绝缘需要厚度超过30微米和宽度超过100微米的氧化物。然而，沉积大于30微米的氧化物是昂贵的工艺步骤。
另一种高成本的结构是TTW电连接。所述连接必须完全通过可达750微米厚的晶片。此外，TTW电连接必须足够的大以输送其所需的电流量。相同材料的粗电线能比细电线输送更多的电流。类似地，大的TTW电连接能比小的TTW电连接输送更多的电流。
深度活性离子蚀刻能够从晶片的一侧到另一侧产生足够大的孔以用于TTW电连接，但却是昂贵的。在产生孔后，孔的侧壁可被氧化，然后可用电导材料来填充所述孔以产生TTW电连接。用电导材料填充所述孔也是昂贵的。现有技术需要两个昂贵的步骤以用于产生TTW电连接。
KOH蚀刻工艺能够在(110)定向硅上制造深度大的深宽比的沟槽。深度大的深宽比的意思是沟槽的深度比其宽度更大。然而，所述工艺仅仅制造垂直于硅衬底的(111)方向的深度大的深宽比的沟槽。这样，KOH蚀刻工艺的应用受限。
本发明实施例的方面通过利用(110)定向硅衬底的KOH蚀刻的性质来廉价地制造深度大的深宽比的沟槽。这些沟槽然后被用于廉价地制造TTW电连接和热隔离体。
发明内容
因此，本发明实施例的一个方面是选择具有(110)定向的硅衬底。如上所述，(110)定向指的是硅晶体内的原子的晶体点阵结构和衬底的晶面之间的特定关系。
本发明实施例的另一个方面是使用氢氧化钾(KOH)蚀刻工艺在硅衬底上产生沟槽阵列，所述沟槽垂直于硅衬底的(111)方向。所述沟槽阵列具有至少两个沟槽，而且沟槽本身是5微米宽或更小。所述沟槽被5微米宽或更小的肋部分开。
本发明实施例的另一个方面是氧化所述肋部。所述肋部最初是硅，因为它们与硅衬底是相同的材料。氧化是将材料暴露于氧气的过程。在半导体加工中，硅通常在受控的条件下暴露于氧气。受控的条件的意思是温度、压力、氧气量和其他环境条件被保持在狭窄范围内。氧化过程将硅转变为二氧化硅或氧化物。
本发明实施例的进一步的方面是用热绝缘材料填充沟槽。热绝缘材料具有低导热性。例如，氧化物具有低导热性。因此，沟槽可用氧化物来填充。通过氧化所述肋部并用例如氧化物这样的热绝缘体填充所述沟槽来形成热隔离体。
本发明实施例的另一方面是使用KOH蚀刻工艺在硅衬底上蚀刻缝隙。缝隙与沟槽不同，因为缝隙完全穿过晶片，而沟槽不完全穿过晶片。所述缝隙为10微米宽或更小，而且垂直于(111)方向。
本发明实施例的又一方面是氧化所述缝隙的侧面。最初，缝隙的侧面是硅，因为衬底是硅。如上所述，氧化过程将侧壁转变为氧化物。
本发明实施例的更进一步的方面是用电导材料填充所述缝隙。例如，掺杂的多晶硅是电导材料，而且可用其填充所述缝隙。另一种可能性是将多晶硅沉积在缝隙侧壁上，然后使用所述多晶硅作为籽晶层以用于沉积镍或钨。在该方法中，大部分填充缝隙的材料是金属导体。通过用传导性的材料填充所述缝隙来形成TTW电连接。
附图说明
附图进一步说明本发明实施例，而且与详细的说明书一起用于解释在此公开的实施例，在附图中，在所有单独的视图中，同样的附图标记表示相同的或功能相同的元件，所述附图被引入并形成说明书的一部分。
图1根据实施例的一个方面示出硅衬底；
图2根据实施例的一个方面示出具有形成图案的光致抗蚀剂和氮化物/氧化物的硅衬底；
图3根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底和沟槽阵列；
图4根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底和沟槽阵列的顶视图；
图5根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底和氧化之后的沟槽阵列；
图6根据实施例的一个方面示出硅衬底和在氧化及填充后的沟槽阵列；
图7根据实施例的一个方面示出硅衬底和在氧化及用氧化物填充后的沟槽阵列；
图8根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底；
图9根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底和两个沟槽；
图10根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底和缝隙；
图11根据实施例的一个方面示出具有形成图案的氮化物/氧化物的硅衬底和具有氧化侧壁的缝隙；
图12根据实施例的一个方面示出在硅衬底上填充后的具有氧化侧壁的缝隙；
图13根据实施例的一个方面示出在硅衬底上的TTW电连接；
图14根据实施例的一个方面示出在硅衬底上的一组填充后的缝隙以及焊盘的沉积，缝隙具有氧化侧壁；和
图15根据实施例的一个方面示出在硅衬底上的填充后的缝隙，其具有涂覆了一种材料并随后被填充的氧化侧壁。
具体实施方式
在这些非限制性的示例中讨论的具体数值和构造可以被改变，而且只是被引用以说明至少一个实施例，而且不是被用来限制所述实施例的范围。
图1根据实施例的一个方面示出硅衬底101。如前所述，硅衬底101具有(110)定向。
图2根据实施例的一个方面示出具有形成图案的光致抗蚀剂202的硅衬底101。光致抗蚀剂层的沉积和图案成型是半导体加工的标准部分。形成图案的光致抗蚀剂202和氮化物/氧化物201的图案是一系列沟槽，所述一系列沟槽在每对沟槽之间具有光致抗蚀剂的线条。线条宽度是5微米或更小。5微米的沟槽和5微米的线条给出10微米的沟槽到沟槽或线条到线条的间距。类似地，3微米的沟槽和4微米的线条给出7微米的沟槽到沟槽或线条到线条的间距。沟槽和线条垂直于硅衬底的(111)方向。
图3根据实施例的一个方面示出具有形成图案的氮化物/氧化物201的硅衬底101和沟槽阵列302。图3所示的结构可用多种不同的方法由图2中的结构产生。所述方法中的一个方法是氢氧化钾(KOH)蚀刻。如上所述，因为沟槽301的定向和硅衬底101的晶格，KOH蚀刻是有利的。深度大的深宽比的沟槽302被制出。这里，深的意思是30微米或更多。所述深宽比是沟槽深度与沟槽宽度之比。可以想到，沟槽301最大为5微米宽，而且至少为30微米深。这样，深宽比最少是6。
图4根据实施例的一个方面示出具有形成图案的氮化物/氧化物201的硅衬底(未示出)和沟槽阵列302的顶视图。图4所示的结构是图3所示的结构的顶视图。图1-3和图5-15所示的结构是侧视图。
图5根据实施例的一个方面示出具有形成图案的氮化物/氧化物201的硅衬底101和氧化之后的沟槽阵列502。如上所述，氧化过程是结构在受控条件下暴露于氧气的过程。将硅暴露于氧气产生氧化物501。在图3中，肋部是硅，因为它们是与硅衬底101相同的材料。在图5中，氧化使肋部变成氧化物。氧化的过程将硅结构的表面转变为氧化层。所述层的深度根据发生氧化的条件而变。小于1微米的深度的初始转变是快速的。然而，随着氧化层变厚，氧化作用减慢。一旦氧化层达到2.5微米的厚度，氧化过程就显著地减慢。进一步的氧化可能太慢以致于是微不足道的。可以想到，肋部最大为5微米宽，而且氧化作用从表面向内进行。每个肋部的每一侧都被氧化，直到整个肋部被氧化为止。
图6根据实施例的一个方面示出硅衬底101和在氧化及填充后的沟槽阵列602。通过用热绝缘体601填充沟槽602并剥除光致抗蚀剂可从图5所示的结构产生图6所示的结构。沟槽阵列602的区域具有一系列氧化物501的条带，该处曾经是沟槽壁；并具有热绝缘体601，该处曾经是沟槽。氧化物也是热绝缘体。这样，沟槽阵列602就变成宽的热隔离区域。
关于图1-6所概括和论述的步骤不是用来成为一种用于产生宽的热隔离区域的方法。更确切地是描述了产生宽的热隔离区域的一些步骤。根据对前述讨论内容的研究，半导体加工技术领域的普通技术人员能够把这些步骤或类似的步骤结合到新的和现有的工艺中，并从而产生宽的热隔离区域。
图7根据实施例的一个方面示出硅衬底101和在氧化及用氧化物填充后的沟槽阵列。通过用氧化物填充沟槽并剥除光致抗蚀剂可从图5所示的结构产生图7所示的结构。由于肋部已经是氧化物，所以产生宽的氧化物区域701。宽的氧化物区域701也是宽的热隔离区域，因为氧化物是热绝缘体。
图8根据实施例的一个方面示出具有形成图案的氮化物/氧化物层801的硅衬底101。通过用氮化物/氧化物涂敷所述结构的两个侧面并通过标准的半导体加工技术形成图案可从图1中的结构产生图8所示的结构。形成图案的氮化物/氧化物层801各自具有不大于10微米宽的沟槽802。形成图案的氮化物/氧化物801中的每条沟槽802被定向，使得蚀刻工艺能产生垂直于(110)定向硅衬底101的(111)方向的沟槽。
图9根据实施例的一个方面示出具有形成图案的氮化物/氧化物801的硅衬底101和两个沟槽901。通过使晶片的两侧暴露于蚀刻工艺可从图8中的结构产生图9所示的结构。KOH蚀刻工艺对这个操作是理想的，因为它是湿法腐蚀工艺，因而比其他蚀刻工艺更容易同时在两个侧面上实施。KOH蚀刻工艺也是理想的，因为给定硅衬底101的定向和沟槽901，所述KOH蚀刻工艺就能产生深度非常大的深宽比的沟槽901。
图10根据实施例的一个方面示出具有形成图案的氮化物/氧化物801的硅衬底101和缝隙1001。通过继续蚀刻工艺直到两个沟槽901在硅衬底101之内汇合可从图9中的结构产生图10所示的结构。
图11根据实施例的一个方面示出具有形成图案的氮化物/氧化物801的硅衬底101和具有氧化侧壁1101的缝隙1001。通过使图10所示的结构暴露于氧化环境可从图10所示的结构产生图11所示的结构。氧化过程已在上文进行了论述。按照正常的氧化作用，氧化层1101一般为2.5微米厚或更小。
图12根据实施例的一个方面示出在硅衬底101上填充后的具有氧化侧壁1101的缝隙1201。通过用电导体填充缝隙1001可从图11所示的结构产生图12所示的结构。填充后的缝隙1201形成通过晶片(TTW)的电连接1202，所述电连接通过氧化侧壁1101与硅衬底101隔离。可被输送通过电连接1202的电流量由电导体的材料性质和缝隙的面积决定。缝隙的面积为宽度乘以长度。例如，5微米宽和100微米长的缝隙具有500平方微米的面积。通过使缝隙1201的长度变为两倍可以加倍TTW电连接1202的电流容量。
关于图8-12所概括和论述的步骤不是用来成为一种用于产生宽的热隔离区域的方法。更确切地是描述了产生宽的热隔离区域的一些步骤。根据对前述讨论内容的研究，半导体加工技术领域的普通技术人员能够把这些步骤或类似的步骤结合到新的和现有的工艺中，并从而产生宽的热隔离区域。
图13根据实施例的一个方面示出在硅衬底101上的TTW电连接1202。如上所述，通过增大缝隙长度可以增大TTW电连接1202的电流容量。另一种加倍电流容量的方法是产生并利用两个TTW电连接1202。图13示出成组的TTW电连接1301，其中，很多单独的TTW电连接1202被一起设置在一组中以获得更高的电流容量。同样的工艺步骤被用于产生单个TTW电连接1202，所述单个TTW电连接可被用于产生成组的TTW电连接1301。
图14根据实施例的一个方面示出在硅衬底101上的一组TTW电连接1301和焊盘1401。通过产生覆盖成组的TTW电连接1301的焊盘1401可从图13中的结构产生图14所示的结构。可用各种常用的半导体加工技术中的任何一种来产生焊盘1401，例如跟随有沉积和剥除的掩模技术。半导体加工领域中的普通技术人员能容易地创造出用于产生焊盘1401的现有工艺步骤的变形，而且所有这样的变形应当认为是等同的。焊盘1401的材料是电导的，使得电流能容易地进入到焊盘之内，然后通过成组的TTW电连接1301。焊盘1401的目的是允许成组的TTW电连接1301被使用为单个的大的连接。
图15根据实施例的一个方面示出在硅衬底101上的填充后的缝隙1201，具有涂覆了第一材料1501的氧化侧壁1101并随后被填充。具有氧化侧壁的缝隙的制造已在上文进行了论述。通过用第一材料，例如掺杂的多晶硅涂敷氧化侧壁1101并用第二材料填充缝隙可从图11中的结构产生图15的结构。使用第一材料作为涂层的理由是，所述第一材料可用作籽晶层以用于随后的第二材料的沉积。例如，多晶硅层1501可用作填充缝隙的金属导体1201的籽晶层。钨、镍、铝、铜和金是金属导体的例子。第二材料和第一材料也可能是相同的材料。例如，多晶硅层可沉积在侧壁上以用作随后以多晶硅填充缝隙的籽晶层。
应当理解，上述公开的变形和所述公开的其他特征、功能或替换方案可以被合理地结合到很多其他不同的系统和应用中。同样，在其中由所附权利要求包括的各种目前尚未预见的或尚未预料到的替换方案、更改、变形或改进也可由本领域技术人员做出。

Claims (10)

1.一种方法，包括：
选择具有(110)定向的硅衬底；
使用KOH蚀刻工艺在硅衬底上产生沟槽阵列，所述沟槽阵列包括至少两个沟槽，其中，所述沟槽垂直于(111)方向，所述沟槽为5微米宽或更小，并通过5微米宽或更小的肋部与其他沟槽分开；
氧化所述肋部；和
用热绝缘材料填充所述沟槽阵列，从而产生宽的热绝缘区域。
2.根据权利要求1所述的方法，还包括：
使用KOH蚀刻工艺在硅衬底上产生缝隙，其中，所述缝隙为10微米宽或更小而且垂直于(111)方向；
氧化所述缝隙的侧面；和
用(至少一种)传导材料填充所述缝隙，从而产生通过晶片的电连接。
3.根据权利要求2所述的方法，其中，在填充所述沟槽阵列后产生所述缝隙。
4.根据权利要求2所述的方法，其中，在产生所述沟槽阵列之前用传导材料填充所述缝隙。
5.一种方法，包括：
选择具有(110)定向的硅衬底；
使用KOH蚀刻工艺在硅衬底上产生缝隙，其中，所述缝隙为10微米宽或更小，垂直于(111)方向，并完全穿过所述硅衬底；
氧化所述缝隙的侧壁；和
用传导材料填充所述缝隙，从而产生通过晶片的电连接。
6.根据权利要求5所述的方法，其中，所述传导材料是掺杂的多晶硅。
7.根据权利要求5所述的方法，还包括：在氧化所述缝隙的侧面之后选择性地在所述缝隙的侧面上沉积第一材料，并在此之后用第二材料填充所述缝隙。
8.一种系统，包括：
具有(110)定向的硅衬底，所述硅衬底具有垂直于(111)方向的沟槽阵列，其中，所述沟槽大于30微米深，具有大于6的深宽比，相隔小于5微米，并具有氧化的沟槽侧壁；和
填充所述沟槽阵列的热绝缘材料。
9.根据权利要求8所述的系统，其中，热绝缘材料是氧化物。
10.根据权利要求9所述的方法，还包括：
缝隙，其中，所述缝隙为10微米宽或更小，完全穿过所述硅衬底，并具有氧化的侧壁；和
填充所述缝隙的电导材料。
CNA2006800373956A 2005-08-19 2006-08-18 利用定向硅衬底的深开槽产生新结构 Pending CN101283207A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/208,177 US7932182B2 (en) 2005-08-19 2005-08-19 Creating novel structures using deep trenching of oriented silicon substrates
US11/208,177 2005-08-19

Publications (1)

Publication Number Publication Date
CN101283207A true CN101283207A (zh) 2008-10-08

Family

ID=37670902

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800373956A Pending CN101283207A (zh) 2005-08-19 2006-08-18 利用定向硅衬底的深开槽产生新结构

Country Status (4)

Country Link
US (1) US7932182B2 (zh)
EP (1) EP1915321A2 (zh)
CN (1) CN101283207A (zh)
WO (1) WO2007024666A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104176699A (zh) * 2014-07-18 2014-12-03 苏州能斯达电子科技有限公司 一种具有绝热沟槽的mems硅基微热板及其加工方法
CN105668509A (zh) * 2016-01-28 2016-06-15 华东医药（杭州）基因科技有限公司 一种刻蚀微米硅通孔的方法
CN115385294A (zh) * 2022-10-08 2022-11-25 星中达半导体科技(山东)有限公司 半导体结构的制备方法及半导体结构
CN117156941A (zh) * 2023-11-01 2023-12-01 无锡芯感智半导体有限公司 一种具有六方密排微孔实心衬底结构流量芯片的制作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10242661A1 (de) * 2002-09-13 2004-03-25 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen von Isolationsstrukturen
US8420505B2 (en) * 2006-03-25 2013-04-16 International Rectifier Corporation Process for manufacture of thin wafer
US20080150002A1 (en) 2006-12-22 2008-06-26 Jeong-Mo Hwang Simultaneous Formation of a Top Oxide Layer in a Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) Transistor and a Gate Oxide in a Metal Oxide Semiconductor (MOS)
US7741722B2 (en) 2007-03-23 2010-06-22 International Business Machines Corporation Through-wafer vias
US7855151B2 (en) 2007-08-21 2010-12-21 Hewlett-Packard Development Company, L.P. Formation of a slot in a silicon substrate
KR20130057485A (ko) 2010-09-18 2013-05-31 페어차일드 세미컨덕터 코포레이션 미세 전자 기계 시스템에 미치는 응력을 감소시키기 위한 패키징
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
WO2012037539A1 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Micromachined 3-axis accelerometer with a single proof-mass
CN103221333B (zh) 2010-09-18 2017-05-31 快捷半导体公司 多晶片mems封装
WO2012037501A2 (en) 2010-09-18 2012-03-22 Cenk Acar Flexure bearing to reduce quadrature for resonating micromachined devices
CN103221779B (zh) 2010-09-18 2017-05-31 快捷半导体公司 微机械整体式六轴惯性传感器
US9006846B2 (en) 2010-09-20 2015-04-14 Fairchild Semiconductor Corporation Through silicon via with reduced shunt capacitance
EP2619536B1 (en) 2010-09-20 2016-11-02 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
US8978475B2 (en) 2012-02-01 2015-03-17 Fairchild Semiconductor Corporation MEMS proof mass with split z-axis portions
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
KR101999745B1 (ko) 2012-04-12 2019-10-01 페어차일드 세미컨덕터 코포레이션 미세 전자 기계 시스템 구동기
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
JP7269802B2 (ja) * 2019-06-25 2023-05-09 ローム株式会社 サーマルプリントヘッドおよびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JP2766174B2 (ja) * 1993-12-28 1998-06-18 日本電気株式会社 電界放出冷陰極とこれを用いた電子管
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5883012A (en) 1995-12-21 1999-03-16 Motorola, Inc. Method of etching a trench into a semiconductor substrate
JP2937244B1 (ja) 1998-05-20 1999-08-23 株式会社東京精密 ウェーハのパターン撮像装置
US6535318B1 (en) * 1999-11-12 2003-03-18 Jds Uniphase Corporation Integrated optoelectronic devices having pop-up mirrors therein and methods of forming and operating same
EP1130631A1 (en) 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Process for forming a buried cavity in a semiconductor material wafer
US6841339B2 (en) 2000-08-09 2005-01-11 Sandia National Laboratories Silicon micro-mold and method for fabrication
US6479382B1 (en) 2001-03-08 2002-11-12 National Semiconductor Corporation Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip
US6593644B2 (en) 2001-04-19 2003-07-15 International Business Machines Corporation System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face
US6586315B1 (en) 2001-12-21 2003-07-01 Texas Instruments Incorporated Whole wafer MEMS release process
US6849523B2 (en) 2003-03-12 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Process for separating dies on a wafer
US7104113B2 (en) 2003-11-21 2006-09-12 General Electric Company Miniaturized multi-gas and vapor sensor devices and associated methods of fabrication
US7329933B2 (en) * 2004-10-29 2008-02-12 Silicon Matrix Pte. Ltd. Silicon microphone with softly constrained diaphragm

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104176699A (zh) * 2014-07-18 2014-12-03 苏州能斯达电子科技有限公司 一种具有绝热沟槽的mems硅基微热板及其加工方法
CN105668509A (zh) * 2016-01-28 2016-06-15 华东医药（杭州）基因科技有限公司 一种刻蚀微米硅通孔的方法
CN105668509B (zh) * 2016-01-28 2017-08-01 华东医药（杭州）基因科技有限公司 一种刻蚀微米硅通孔的方法
CN115385294A (zh) * 2022-10-08 2022-11-25 星中达半导体科技(山东)有限公司 半导体结构的制备方法及半导体结构
CN117156941A (zh) * 2023-11-01 2023-12-01 无锡芯感智半导体有限公司 一种具有六方密排微孔实心衬底结构流量芯片的制作方法
CN117156941B (zh) * 2023-11-01 2024-02-02 无锡芯感智半导体有限公司 一种具有六方密排微孔实心衬底结构流量芯片的制作方法

Also Published As

Publication number Publication date
WO2007024666A3 (en) 2007-10-04
US20070042606A1 (en) 2007-02-22
EP1915321A2 (en) 2008-04-30
US7932182B2 (en) 2011-04-26
WO2007024666A2 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN101283207A (zh) 利用定向硅衬底的深开槽产生新结构
CN100405578C (zh) 半导体结构及其制造方法
EP0068679B1 (en) Method of manufacturing semiconductor devices comprising isolating regions
KR101026387B1 (ko) 표층 및 기판을 연결하는 구역들을 포함하는 부분적 ｓｏｉ구조들을 생성하기 위한 방법
CN109841562A (zh) 半导体装置的形成方法
CN103474478A (zh) 一种碳化硅sbd器件
CN101299418A (zh) 半导体元件及其制造方法
CN103367164B (zh) 一种栅极电极及其制备方法
CN103887338B (zh) 一种适用于深槽超结器件的结终端及其制备方法
CN106449771B (zh) 具有SiO2保护作用的固态等离子体PiN二极管及其制备方法
JP2012164702A (ja) 半導体装置
CN102456723A (zh) 半导体结构及其制造方法
CN105637639A (zh) 提供具有缺陷的减少的外延光子装置的方法及所得结构
WO2018113452A1 (zh) 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法
KR20090036879A (ko) 반도체 소자의 제조 방법
CN114628523A (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
CN100481398C (zh) 存储器的制造方法及半导体元件的制造方法
CN106847899B (zh) 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法
CN117059670B (zh) 一种碳化硅二极管及其制造方法
WO2018113454A1 (zh) 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法
JP2000515320A (ja) 半導体基板中に高められた導電率の側方で絶縁され、埋め込まれた領域を製造する方法
CN102569158A (zh) 半导体结构间隔离结构及其形成方法
CN112993046B (zh) 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法
TWI223337B (en) Method of gap filling with high density plasma chemical vapor deposition
CN106783603B (zh) 应用于套筒天线的异质Ge基等离子pin二极管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081008