CN101272679A - 电子设备的制造方法 - Google Patents

电子设备的制造方法 Download PDF

Info

Publication number
CN101272679A
CN101272679A CN200810087102.6A CN200810087102A CN101272679A CN 101272679 A CN101272679 A CN 101272679A CN 200810087102 A CN200810087102 A CN 200810087102A CN 101272679 A CN101272679 A CN 101272679A
Authority
CN
China
Prior art keywords
mentioned
electrode
impression
glass substrate
transparency carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810087102.6A
Other languages
English (en)
Other versions
CN101272679B (zh
Inventor
宫内孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101272679A publication Critical patent/CN101272679A/zh
Application granted granted Critical
Publication of CN101272679B publication Critical patent/CN101272679B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本发明提供一种电子设备的制造方法，可以在发生不佳之前预测不佳的发生。通过经由各向异性导电膜将芯片的多个凸焊点分别压接在形成于玻璃基板表面上的多个电极，在玻璃基板上安装芯片，制作LCD(步骤S1、S2)。接着，从安装芯片后的玻璃基板非安装面方拍摄LCD取得电极的图像，使用该电极的图像，针对各电极计测被各向异性导电膜中的导电性粒子挤压所形成的压痕个数(步骤S4)。接着，对于玻璃基板整体，计算每个电极的压痕数平均值及标准偏差(步骤S6)。接着，根据该平均值及标准偏差，计算每个电极的压痕数未达到基准值的概率(步骤S7)。然后，在该概率大于等于规定值时，发出警报(步骤S8、S9)。

Description

电子设备的制造方法
技术领域
本发明涉及一种电子设备的制造方法，特别涉及通过经由各向异性导电膜将电子部件安装到透明基板上的电子设备的制造方法。
背景技术
以往以来，当制造液晶显示器(LCD：Liquid Crystal Display)时，在通过液晶层粘合2片玻璃基板之后，在一个玻璃基板的非显示区域上安装形成LCD驱动电路后的芯片，制作LCD。而且，该芯片的安装是通过经由各向异性导电膜(ACF：Anisotropic Conductive Film)将芯片的凸焊点压接在形成于玻璃基板表面的电极上来进行的。所谓的各向异性导电膜指的是，使多数导电性粒子分散在热硬化性树脂膜中的薄膜，并且通过按膜厚方向进行加压使导电性粒子相互接触，沿膜厚方向实现导电性，但是沿膜面方向介于导电性粒子间掺入树脂来保持绝缘性。通过经由各向异性导电膜来连接玻璃基板上所形成的电极和芯片的凸焊点，就可以将按微小周期排列的电极及凸焊点与相邻的电极或凸焊点不产生短路地相互连接。
此时，可以通过从玻璃基板的背面方观察电极来检查芯片是否被良好安装到玻璃基板上。也就是说，通过经由各向异性导电膜将芯片的凸焊点对玻璃基板的电极压接时，由于各向异性导电膜的导电性粒子对电极进行挤压，因而在电极的背面，也就是与玻璃基板相接的面上作为压痕形成微小的凸状部。因此，通过用微分干涉显微镜观察电极的背面，来检测该压痕。然后，可以按每个电极计算压痕数，将压痕数未达到基准值的电极判定为连接不佳(例如，参见专利文献1)。
但是，采用上述以往的方法，虽然可以发现实际上连接不佳的电极，但是在发生连接不佳之前，却不能预测其发生。而且，若实际发生了电极的连接不佳，则形成该电极后的LCD不得不送回修复阶段，产生附加的成本。
专利文献1日本特开2005-227217号公报
发明内容
本发明的目的在于提供一种电子设备的制造方法，可以在发生不佳之前预测不佳的发生。
根据本发明的一个方式，提供一种电子设备的制造方法，其特征为，具备：通过经由各向异性导电膜将电子部件的多个端子分别压接在形成于透明基板表面上的多个电极，在上述透明基板上安装上述电子部件的工序；从背面方拍摄安装有上述电子部件的透明基板，取得上述电极的图像的工序；使用上述电极的图像，针对上述各个电极计测被上述各向异性导电膜中的导电性粒子挤压形成的压痕个数的工序；对于上述透明基板整体，计算每个上述电极的压痕数平均值及标准偏差的工序；根据上述平均值及上述标准偏差，计算每个上述电极的压痕数未达到基准值的概率的工序。
根据本发明，可以实现一种可以在发生不佳之前预测不佳发生的电子设备的制造方法。
附图说明
图1是示例本发明第1实施方式中的制造生产线的附图。
图2是示例图1所示的压痕检查装置的正面图。
图3是示例在本实施方式中制造的LCD的截面图。
图4是示例本实施方式所涉及的LCD的制造方法的流程图。
图5是示例本实施方式中的LCD的检查方法的流程图。
图6(a)至(e)是示例检查的各阶段中的图像的附图。
图7是在横轴上取得每个电极的压痕数并在纵轴上取得电极数来示例每个电极的压痕数分布的曲线图。
图8是图7的局部放大图。
图9(a)至(f)是在横轴上取得LCD的制造日期时间并在纵轴上取得每个电极的压痕数未达到基准值的概率P来示例电极连接状态变化的曲线图，并且(a)及(b)表示按芯片的每一种类合计后的情形，(c)及(d)表示按玻璃基板的每一种类合计后的情形，(e)及(f)表示按所使用的每个压接工具合计后的情形。
符号说明
1制造生产线，2安装机，3压痕检查装置，4输送机构，11检查台，12XY工作台，13微分干涉显微镜，14CCD摄像机，15清洁装置，16机壳，17控制装置，18终端装置，21玻璃基板，21a表面，22各向异性导电膜，22a树脂，22b导电性粒子，23芯片，24LCD，25电极，26凸焊点，27压痕，28凸起部，29凸状部，31图像，32区域，33压痕候选区域，34压痕区域，35正态分布曲线
具体实施方式
下面，一边参照附图，一边对于本发明的实施方式进行说明。
首先，对于本发明的第1实施方式进行说明。
在本实施方式中，将说明作为电子设备制造LCD的例子。
首先，对于在本实施方式中使用的制造设备进行说明。
图1是示例本实施方式中的制造生产线的附图，
图2是示例图1所示的压痕检查装置的正面图。
如图1所示，在本实施方式中使用的LCD制造生产线1上，设置安装机2、压痕检查装置3及输送机构4。安装机2在作为透明基板的2片玻璃基板通过液晶层被粘合后的液晶面板之中的一个玻璃基板21上，通过各向异性导电膜22安装作为电子部件的芯片23，来制作LCD24。另外，压痕检查装置3在由安装机2制作出的LCD24中，检查芯片23是否良好安装到玻璃基板21上。再者，输送机构4将LCD24从安装机2输送到压痕检查装置3中。还有，在图1中不安装芯片23的玻璃基板及液晶层省略了图示。
如图2所示，在压痕检查装置3内设置检查台11，并且在检查台11上设置XY工作台12。XY工作台12放置作为检查对象物的LCD24，使该LCD24按相互正交的2个方向单独移动，令其位于水平面上一定区域内的任意位置上。
在XY工作台12的上方，设置微分干涉显微镜13。在微分干涉显微镜13内设置光源(未图示)，并且该光源出射白色光。而且，微分干涉显微镜13的光学系统将该白色光分离为稍稍横向偏移后的2个平行光，将这些平行光对XY工作台12上所放置的LCD24照射。而且，通过使由LCD24所反射的光相互干涉，来形成将检查对象面的微小凹凸变换成深浅差(Contrast/对比度差)的像。
在微分干涉显微镜13内，作为摄像装置安装CCD(Charge-CoupledDevice：电荷耦合元件)摄像机14。CCD摄像机14拍摄由微分干涉显微镜13所形成的像，并取得图像。
另外，在微分干涉显微镜13内，安装清洁装置15。清洁装置15用来去除玻璃基板21的背面所附着的粘污或灰尘等异物。清洁装置15例如采用进行旋转及平行移动的刷子或者吹出或吸进空气的喷嘴等来构成。XY作台12、微分干涉显微镜13、CCD摄像机14及清洁装置15贮存在检查台11上所设置的机壳16内。
另一方面，在检查台11的下部，贮存控制装置17。控制装置17用来控制XY工作台12、微分干涉显微镜13、CCD摄像机14及清洁装置15的动作，并且输入由CCD摄像机14所取得的图像，存储该图像，对该图像实施下述的图像处理，再进行下述的统计处理，评价LCD24的安装状态。
在控制装置17内，设置：RAM(Random Access Memory：随机存取存储器)，暂时存储从CCD摄像机14所输入的图像、对该图像实施图像处理后的图像以及通过上述的统计处理得到的数值等数据；HDD(Hard DiskDrive：硬盘驱动器)，存储用来执行上述图像处理及统计处理的各种程序及固定数据等；CPU(Central Processing Unit：中央处理装置)，使用HDD中所存储的程序及固定数据，对RAM中所存储的数据进行上述的图像处理及统计处理；存储部，存储所输入的数据一部分及由CPU得到的运算结果，使之和作为检查对象物的LCD24相关联。有关HDD中所存储的程序及固定数据的具体内容，将在下面进行说明。
另外，在检查台11上，设置终端装置18。终端装置18用来显示从控制装置17输出的数据，并且对控制装置17输入指令等。
下面，对于本实施方式所涉及的LCD制造方法进行说明。
图3是示例在本实施方式中制造的LCD的截面图，
图4是示例本实施方式所涉及的LCD制造方法的流程图，
图5是示例本实施方式中的LCD检查方法的流程图，
图6(a)至(e)是示例检查各阶段中的图像的附图，
图7是在横轴上取得每个电极的压痕数并在纵轴上取得电极数，示例每个电极的压痕数分布的曲线图，
图8是图7的局部放大图。
首先，如图3所示，准备液晶面板、各向异性导电膜22及芯片23。液晶面板是通过液晶层(未图示)粘合2片玻璃基板而成的，在一个玻璃基板21的表面21a上，形成由金属膜构成的多个电极25。在各向异性导电膜22内，在由具有绝缘性、接合性及热硬化性的树脂22a组成的膜中分散着导电性粒子22b。各向异性导电膜22的膜厚例如是20至30微米(μm)左右，导电性粒子22b的直径例如是3至4微米左右。在芯片23上，作为端子形成凸焊点26。还有，芯片23的端子不限定为凸焊点，例如也可以是导线架。
就一个例子来说，在液晶面板上，在1片玻璃基板21上安装8至10个芯片23，在各芯片23上形成200至300个凸焊点26。另外，电极25和凸焊点261对1连接。从而，在1片玻璃基板21上形成的电极25的个数是1600至3000个左右。还有，在图3中为了易于观看附图，电极25、芯片23及凸焊点26分别只图示出1个。
然后，如图4的步骤S1所示，制造生产线1的安装机2在玻璃基板21的表面21a上配置各向异性导电膜22使之覆盖电极25，并在其上配置芯片23。此时，安装机2对芯片23进行定位，使芯片23的凸焊点26位于要与该凸焊点26连接的预定电极25的正上方。
接着，如步骤S2所示，安装机2的压接工具(未图示)一边对芯片23加热一边朝向玻璃基板21挤压。由此，由凸焊点26和电极25按其膜厚方向夹住并压紧各向异性导电膜22，使导电性粒子22b与凸焊点26及电极25接触。另外，树脂22a与凸焊点26及电极25接合，并且进行热硬化。其结果为，通过各向异性导电膜22对电极25热压接并接合凸焊点26，并且进行连接。此时，各向异性导电膜22中由电极25和凸焊点26夹住部分的膜厚例如为20至30微米。由此，芯片23安装于玻璃基板21上，制作LCD24。
此时，由于导电性粒子22b对电极25挤压，因而在电极25的背面，也就是玻璃基板21方的面上形成微小的凸状压痕27。压痕27只形成对电极25挤压过的导电性粒子22b的个数，其高度例如是数十纳米左右。还有，通常在电极25的背面，还存在除压痕27之外的凸起部28。作为除压痕之外的凸起部，例如有因异物及凸焊点26的凹凸引起的地方等。下面，将压痕27和凸起部28总称为凸状部29。
接着，如步骤S3所示，输送机构4将LCD24输送到压痕检查装置3中。此时，输送机构4将LCD24放置于XY工作台12上，使安装芯片23后的玻璃基板21配置于上方，也就是微分干涉显微镜13方，并且该玻璃基板21上芯片23的安装面(表面21a)朝下。然后，XY工作台12将LCD24输送到微分干涉显微镜13的观察位置上。由此，作为检查对象物的LCD24被输送到检查位置上。
接着，如步骤S4所示，压痕检查装置3检查LCD24的安装状态。此时，针对各电极25计测压痕27的个数。下面，更为详细地说明该检查方法。
首先，如图5的步骤41所示，判断作为检查对象物的LCD24是否已输送到检查位置，也就是微分干涉显微镜13的观察位置上。如果LCD24未被输送到检查位置上，则驱动XY工作台12调整LCD24的位置，并再次判断LCD24是否已输送到检查位置上。如果LCD24已被输送到检查位置上，则进入步骤S42。
接着，如步骤S42及图6(a)所示，进行LCD24的摄像。也就是说，由微分干涉显微镜13形成从安装芯片23后的玻璃基板21的非安装面方看到LCD24的光学像，并由CCD摄像机14拍摄该光学像，将其存储于控制装置17的RAM中。由此，取得LCD24的图像31。还有，此时如果在玻璃基板21的背面上附着了粘污或灰尘等的异物，则由清洁装置15将该异物清除。
如图6(a)所示，在该图像31中显现出电极25的背面，并且由于通过微分干涉显微镜13的作用将电极25背面的凹凸变换为浓淡差，因而显现出凸状部29。还有，在该阶段，无法将凸状部29区分为起因于导电性粒子22b的压痕27和非起因于导电性粒子22b的凸起部28。
接着，如步骤S43及图6(b)所示，控制部17的CPU启动存储在HDD中的匹配程序。然后，使存储在HDD中的表示电极25形状的数据，对图像31进行图形匹配，检测图像31内与电极25相当的区域32。由此，来检测电极位置。还有，表示电极25形状的数据例如是根据玻璃基板21的CAD(Computer Aided Design：计算机辅助设计)数据制作出的。
接着，如步骤S44及图6(c)所示，控制部17的CPU启动存储在HDD中的微分过滤程序，对区域32实施微分过滤处理。由此，着重强调电极25背面的凹凸，清晰显示凸状部29。
接着，如步骤S45及图6(d)所示，控制部17的CPU启动存储在HDD中的匹配程序，使作为压痕27参考图像的压痕样板与凸状部29进行图形匹配。还有，压痕样板是通过将拍摄实际压痕后的多幅图像重合而制作出的。然后，提取与凸状部29相当的区域之中匹配率大于等于规定值的区域，来作为压痕候选区域33。如图6(d)所示，在图像31中，压痕候选区域33例如作为正方形的框来显示，该正方形的框包围作为对象的凸状部29。
接着，如步骤S46及图6(e)所示，对于各压痕候选区域33，求取压痕候选区域33内浓淡值的最大值和最小值之差，并且在该差大于等于设定值时，判定出该压痕候选区域33是代表压痕27的压痕区域34，在浓淡值之差未达到设定值时，判定出该压痕候选区域33不是压痕区域34。这种情况下，不是该压痕区域34的压痕候选区域33是指，代表除压痕27之外的凸起部28的区域。
接着，如步骤S47所示，控制部17的CPU启动存储在HDD中的计数程序，计算区域32内压痕区域34的个数。该计算出的个数成为与该区域32相当的电极25上所产生的压痕27个数。然后，该计算出的压痕27个数，也就是每个电极的压痕数被存储于控制装置17的存储部中。
接着，如步骤S48所示，针对各电极25评价连接状态。具体而言，如果某个电极25的压痕数大于等于基准值，则判定为在该电极25上压接了足够数目的导电性粒子22b并且连接状态是“良好”。另一方面，如果压痕数未达到基准值，则判定出导电性粒子22b的压接不充分并且连接状态是“不佳”。就一个例子来说，基准值设为4。从而，压痕数大于等于4的电极是“良好”，小于等于3的电极则是“不佳”。
然后，如果形成于玻璃基板21上的全部电极25的连接状态是“良好”，则判定出该LCD24的安装状态为“良好”，只要安装状态为“不佳”的电极25有1个，则判定出该LCD24的安装状态为“不佳”。由此，图4步骤S4所示的LCD24安装状态的检查结束。判定出安装状态为“良好”的LCD24作为成品得以出厂。另一方面，判定出安装状态为“不佳”的LCD24输送到修复工序。
接着，如图4的步骤S5所示，对于玻璃基板21整体，检验每个电极的压痕数分布的正态分布性。有关正态性的检验，已经提出了安德森-德林(Anderson-Darling)、赖安乔安娜(Ryan-Joiner)、柯尔莫哥洛夫-斯米尔诺夫(Kolmogorov-Smirnov)等的方法。采用该方法，可以检验预先设定的显著性水平中压痕数分布的正态性。
此时，如果玻璃基板、各向异性导电膜及芯片等的部件正常，安装机2等的安装装置也正常，并且压接工具的平行度、加压时的温度及加压力等的工艺条件也正常，则如图7所示，每个电极的压痕数分布大致按照正态分布。另一方面，在检验的结果为正态性被否定时，可以判断为在部件、安装装置或者工艺条件中发生了某种异常。
然后，在对于每个电极的压痕数分布其正态性被肯定时，进入图4的步骤S6，控制装置17的CPU对于玻璃基板21整体，计算每个电极的压痕数平均值及标准偏差。
接着，如步骤S7所示，控制装置17的CPU使用在步骤S6中计算出的平均值及标准偏差，来制作正态分布曲线35，并计算每个电极的压痕数未达到基准值的概率P。该概率P存储于控制装置17的存储部中。
接着，如步骤S8所示，判定概率P是否大于等于规定值，例如在1×10-4至1×10-6的范围内的值。然后，在概率P大于等于规定值时，进入步骤S9，并发出警报。该警报例如显示于终端装置18的显示器上。另外，也可以与此同时，通过LAN(Local Area Network：内部通信网)等将警报发送给生产工序管理员。由此，LCD的制造工序结束。
下面，对于本实施方式的作用效果进行说明。
在本实施方式中，对于LCD整体计测每个电极的压痕数，求取其平均值及标准偏差，据此计算出每个电极的压痕数未达到基准值的概率P。因此，即使实际上没有产生压痕数未达到基准值的电极，也就是连接状态不佳的电极，也可以通过监监视概率P的值，定量掌握电极的连接状态。其结果为，在芯片的安装工序中，可以在发生不佳之前预测不佳的发生。
例如，在LCD的制造工艺中，在玻璃基板21、各向异性导电膜22及芯片23等的部件、安装机2等的安装装置、安装机2中压接工具的平行度、加压时的温度及加压力等的工艺条件中发生了异常时，电极的连接状态变坏。另外，在变更了部件、安装装置或工艺条件等时，也有时想要确认电极的连接状态是否没有变坏。因此，继续掌握电极的连接状态变化，在安装工序的管理上是非常有用的。
但是，采用以往的技术，只有因为产生连接不佳的电极，才能评价电极的连接状态。也就是说，在大于等于1个的电极连接不佳之后，才能检测连接状态变坏的情况。然而，如上所述，通常概率P的值例如小于等于1×10-4至1×10-6，非常小。因此，虽然在1片玻璃基板21上形成数千个电极25，但是在检查过1片玻璃基板21时，却很少出现判定为连接不佳的电极25。例如，在压痕数的基准值是4时，压痕数小于等于3的电极被判定为不佳，但是在图8所示的例子中，与之相符的电极的数目(次数)却是0。另外，虽然连接不佳的电极较少产生，但是却难以判定它是因偶然而产生的还是因某种原因而产生的。
因此，为了在统计上获得有效的数据，需要制作相当数量的LCD24，但是在实际上产生了连接不佳的电极时，很多情况下异常的状况已经相当恶劣。从而，就以往的技术而言，针对异常发生的措施较为落后。另外，若发生了电极的连接不佳，则产生修复所需的成本。
对此，根据本实施方式，即使实际上没有发生电极的连接不佳，也可以通过进行上述的统计处理，求取概率P的值。因此，即使连接状态没有恶化到实际出现连接不佳的电极的程度，也可以定量评价连接状态。其结果为，能够正确进行安装工序的管理。而且，在概率P的值大于等于规定值时，可以通过发出警报，引起生产工序管理员的注意，尽早采取措施。
下面，对于本发明的第2实施方式进行说明。
图9(a)至(f)是在横轴上取得LCD的制造日期时间并在纵轴上取得每个电极的压痕数未达到基准值的概率P来示例电极的连接状态变化的曲线图，(a)及(b)表示按芯片的每一种类合计后的情形，(c)及(d)表示按玻璃基板的每一种类合计后的情形，(e)及(f)表示按所使用的每个压接工具合计后的情形。还有，附图中所示的值Po是作为发出警报时的基准的规定值。另外，附图中的标绘是定性说明本实施方式的分析例所用的虚拟数据。
在本实施方式中使用的压痕检查装置内，除了图2所示压痕检查装置的结构之外，还设置品质分析用的计算机。该品质分析用的计算机连接到控制装置17上，存储各电极的压痕数，使之与其LCD的制造日期时间、玻璃基板的种类、芯片的种类及该芯片的压接所使用的压接工具等的数据相关联。
而且，该品质分析用的计算机例如按所安装芯片的每一种类计算每个电极的压痕数平均值及标准偏差，据此按芯片的每一种类求取概率P。而且，将其结果汇总于图9(a)及(b)的那种标绘图中，使之直观化。例如在图9(a)及(b)所示的例子中，对于与种类A的芯片所连接的电极来说，概率P维持较低的值，连接状态良好，但是对于与种类B的芯片所连接的电极来说，概率P的值有所增加，连接状态正在变坏。根据该结果，判明在种类B的芯片中已经发生异常的可能性较高。另外，还判明在不远的将来产生连接不佳的电极的可能性也较高。
另外，品质分析用的计算机还按玻璃基板的每一种类，计算每个电极的压痕数平均值及标准偏差，并求取概率P。例如，在图9(c)及(d)所示的例子中，有关种类S的玻璃基板的概率P和有关种类T的玻璃基板的概率P都为相同程度的值。根据该结果，判明在玻璃基板中已经发生异常的可能性较低。
再者，品质分析用的计算机还按压接工具的每一种类，计算每个电极的压痕数平均值及标准偏差，并求取概率P。例如，在图9(e)及(f)所示的例子中，对于使用压接工具α连接到芯片的凸焊点上的电极来说，概率P维持较低的值，连接状态良好，但是对于使用压接工具β连接到芯片的凸焊点上的电极来说，概率P从某个时刻不连续增加。根据该结果，推测出在该时刻在压接工具β中发生了不佳状况。
这样，根据本实施方式，通过按部件、安装装置或工艺条件等的每个因素，求取每个电极的压痕数平均值及标准偏差，并按每个因素计算概率P，就可以在连接状态变坏时，支持其原因的推测。该结果为，可以使原因的推测快速化，能够尽早采取措施。另外，还使安装工序的管理标准化，依赖于生产工序管理员的个人能力的情况较少。本实施方式中除上述之外的作用效果，和上述的第1实施方式相同。
还有，在上述的例子中，虽然按芯片的每一种类、玻璃基板的每一种类以及所使用的每一压接工具来求取概率P，但是本实施方式不限定于此，也可以根据其他因素来分析数据。例如，也可以按制造的LCD每一品种计算每个电极的压痕数平均值及标准偏差，并求取概率P。另外，在上述的例子中，虽然表示出将概率P时间上的变化绘制成曲线来表示的例子，但是本实施方式不限定于此，表示方法是任意的。
上面，参照实施方式说明了本发明，但是本发明并不限定为这些实施方式，例如，对上述的各实施方式由本领域技术人员适当进行工序的追加、删除及条件变更后的方式，只要具备本发明的宗旨，也包含于本发明的范围内。另外，在上述的各实施方式中，虽然表示出，使用玻璃基板作为透明电极并且使用芯片作为电子部件来制造作为电子设备的LCD的例子，但是本发明不限定于此。本发明只要是在透明基板上通过各向异性导电膜安装电子部件来制造电子设备的方法，也可以应用于任何方法。特别是，可以在采用COG(Chip On Glass)技术的电子设备的制造方法中，加以适当使用。

Claims (6)

1.一种电子设备的制造方法，其特征为，
具备：
通过经由各向异性导电膜将电子部件的多个端子分别压接在形成于透明基板表面上的多个电极，在上述透明基板上安装上述电子部件的工序；
从背面方拍摄安装有上述电子部件的透明基板，取得上述电极的图像的工序；
使用上述电极的图像，针对上述各个电极计测被上述各向异性导电膜中的导电性粒子挤压形成的压痕个数的工序；
对于上述透明基板整体，计算每个上述电极的压痕数平均值及标准偏差的工序；和
根据上述平均值及上述标准偏差，计算每个上述电极的压痕数未达到基准值的概率的工序。
2.根据权利要求1所述的电子设备的制造方法，其特征为，
取得上述电极的图像的工序，具有：
通过由微分干涉显微镜形成从背面方观看安装有上述电子部件的透明基板的光学像，并由摄像装置拍摄上述光学像，取得安装有上述电子部件的透明基板的图像的工序；和
使表示上述电极的形状的数据与上述图像匹配，检测上述图像中与上述电极相当的区域的工序；
计测上述压痕的个数的工序，具有：
使上述压痕的参考图像与和上述电极相当的区域匹配，提取压痕候选区域的工序；
在上述压痕候选区域之中，提取上述压痕候选区域内的浓淡值之差大于等于设定值的区域作为压痕区域的工序；和
对与上述电极相当的各个区域内的上述压痕区域的个数进行计数的工序。
3.根据权利要求1或2所述的电子设备的制造方法，其特征为：
还具备检验上述透明基板整体内每个上述电极的压痕数分布是否按照正态分布的工序。
4.根据权利要求1或2所述的电子设备的制造方法，其特征为：
还具备在上述概率大于等于规定值时发出警报的工序。
5.根据权利要求1或2所述的电子设备的制造方法，其特征为，
还具备：
按上述电子设备的每个制造因素计算每个上述电极的压痕数的平均值及标准偏差的工序；和
根据按每个上述制造因素计算出的平均值及标准偏差，计算每个上述电极的压痕数未达到上述基准值的概率的工序。
6.根据权利要求5所述的电子设备的制造方法，其特征为：
上述制造因素是上述电子部件的种类、上述透明基板的种类或者上述电子部件的安装使用的装置。
CN200810087102.6A 2007-03-19 2008-03-19 电子设备的制造方法 Expired - Fee Related CN101272679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007071224A JP4922800B2 (ja) 2007-03-19 2007-03-19 電子機器の製造方法
JP071224/2007 2007-03-19

Publications (2)

Publication Number Publication Date
CN101272679A true CN101272679A (zh) 2008-09-24
CN101272679B CN101272679B (zh) 2010-11-10

Family

ID=39774742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810087102.6A Expired - Fee Related CN101272679B (zh) 2007-03-19 2008-03-19 电子设备的制造方法

Country Status (3)

Country Link
US (1) US8121394B2 (zh)
JP (1) JP4922800B2 (zh)
CN (1) CN101272679B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014101833A1 (en) * 2012-12-28 2014-07-03 Huawei Technologies Co., Ltd. Miniature high density opto-electronic package
CN111569961A (zh) * 2020-05-18 2020-08-25 华南师范大学 一种一次性纸基数字微流控检测芯片及其检测方法
CN113319414A (zh) * 2021-05-25 2021-08-31 东风柳州汽车有限公司 一种点焊电极头修磨判定装置
CN115423811A (zh) * 2022-11-04 2022-12-02 长春光华微电子设备工程中心有限公司 一种芯片上焊点的注册方法和装置
WO2023039786A1 (zh) * 2021-09-16 2023-03-23 京东方科技集团股份有限公司 阵列基板及其检测方法、发光装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5307617B2 (ja) * 2009-04-27 2013-10-02 三菱電機株式会社 基板の実装状態検査方法および基板の実装状態検査装置
TWI452304B (zh) * 2010-01-08 2014-09-11 Hon Hai Prec Ind Co Ltd 電子裝置之生產方法
US20120050522A1 (en) * 2010-08-24 2012-03-01 Research In Motion Limited Method of and apparatus for verifying assembly components of a mobile device
JP6079697B2 (ja) * 2013-07-11 2017-02-15 株式会社村田製作所 電子部品の厚さ測定方法、これを用いる電子部品連の製造方法、これによって製造された電子部品連、および、電子部品の検査装置
JP2015179831A (ja) * 2014-02-27 2015-10-08 デクセリアルズ株式会社 接続体、接続体の製造方法及び検査方法
KR102436629B1 (ko) * 2016-01-28 2022-08-25 한화정밀기계 주식회사 부품 실장기의 공정 라인 오류의 원인을 자동으로 식별하는 방법, 그리고 이에 적용되는 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JPH0954613A (ja) * 1995-08-11 1997-02-25 Toshiba Corp プラント設備監視装置
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
US7127362B2 (en) * 2000-08-22 2006-10-24 Mundt Randall S Process tolerant methods and apparatus for obtaining data
JP4008291B2 (ja) * 2002-06-10 2007-11-14 大日本スクリーン製造株式会社 パターン検査装置、パターン検査方法およびプログラム
JP3976740B2 (ja) * 2004-02-16 2007-09-19 テクノス株式会社 基板検査装置及び検査方法
JP4401991B2 (ja) * 2005-03-23 2010-01-20 三菱電機株式会社 電子部品実装状態検査方法および電子部品実装状態検査装置
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014101833A1 (en) * 2012-12-28 2014-07-03 Huawei Technologies Co., Ltd. Miniature high density opto-electronic package
US9974163B2 (en) 2012-12-28 2018-05-15 Futurewei Technologies, Inc. Miniature high density opto-electronic package
CN111569961A (zh) * 2020-05-18 2020-08-25 华南师范大学 一种一次性纸基数字微流控检测芯片及其检测方法
CN113319414A (zh) * 2021-05-25 2021-08-31 东风柳州汽车有限公司 一种点焊电极头修磨判定装置
WO2023039786A1 (zh) * 2021-09-16 2023-03-23 京东方科技集团股份有限公司 阵列基板及其检测方法、发光装置
CN115423811A (zh) * 2022-11-04 2022-12-02 长春光华微电子设备工程中心有限公司 一种芯片上焊点的注册方法和装置
CN115423811B (zh) * 2022-11-04 2023-03-24 长春光华微电子设备工程中心有限公司 一种芯片上焊点的注册方法和装置

Also Published As

Publication number Publication date
JP4922800B2 (ja) 2012-04-25
US8121394B2 (en) 2012-02-21
JP2008232754A (ja) 2008-10-02
US20080232673A1 (en) 2008-09-25
CN101272679B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
CN101272679B (zh) 电子设备的制造方法
CN104584713A (zh) 基板检查方法及利用此方法的基板检查系统
JP3976740B2 (ja) 基板検査装置及び検査方法
TW200946901A (en) Inspection device and inspection method
CN101809403A (zh) 检查装置以及检查方法
CN104020918A (zh) 一种石墨烯电容式触摸屏及其制作方法
Huang et al. The solder paste printing process: critical parameters, defect scenarios, specifications, and cost reduction
CN106501706A (zh) 一种印刷电路板的盲孔检测方法
US7630536B2 (en) Printing inspection apparatus, printing inspection method, printing inspection data generating apparatus, and printing inspection data generating method
CN109840856A (zh) 管理系统、管理装置、管理方法及计算机可读记录介质
JP2009282010A (ja) 圧痕検査装置及び方法
TW201315611A (zh) 網版印刷的溢膠自動檢測系統及方法
KR20130086801A (ko) 복층 디스플레이 패널 검사 장치 및 방법
JP2014021087A (ja) 検査装置及びモジュール組立装置
TW202104876A (zh) 印刷電路板的檢修方法及其系統
WO2020107647A1 (zh) 阵列基板制作过程中的修补方法
CN113221499B (zh) 掩膜版图生成方法、装置、计算机设备及存储介质
JP2003269934A (ja) 電子素子の実装状態検査方法及び実装状態検査システム
KR101111383B1 (ko) 3차원 표면 형상 측정부가 구비되는 압흔 검사시스템
JP2013145162A (ja) 検査装置及びモジュール組立装置
US20060110025A1 (en) Method for inspecting mask defects
KR101408848B1 (ko) 다단계 맵핑 방식의 기판 검사 정보 추적 방법
CN111855701A (zh) 一种aoi系统检测方法
CN106445259A (zh) 触控显示元件的制造方法以及触控显示元件的修复设备
CN101510540B (zh) 凸块结构及制作方法、显示面板及芯片压合状态检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20170319

CF01 Termination of patent right due to non-payment of annual fee