CN101268521B - 具有位寄存层的半导体存储装置及其驱动方法 - Google Patents

Abstract

半导体存储装置包括具有用于存储数据的多个存储单元的存储层，以及至少一个用于记录是否存储单元是有缺陷的状态信息的位寄存层。该存储层可以是纳米级存储器件，比如分子存储器、碳纳米管存储器、原子存储器、单电子存储器、或由自下而上的化学方法制备的存储器等。

Description

具有位寄存层的半导体存储装置及其驱动方法

技术领域

本发明涉及一种半导体存储装置，且更具体地，涉及具有用于记录存储单元存储数据是在良好状态还是不良状态的信息的位寄存层的半导体存储装置。

背景技术

在半导体存储装置中，如果即使一个单元发现是有缺陷的，该半导体存储装置就不能正常执行其功能且其被视为有缺陷的。即使缺陷发生的几率低，有缺陷的存储单元确实会发生并降低成品率。然而，该有缺陷的单元可以用辅助存储单元替换，该辅助存储单元事先制备在半导体存储装置内部，从而提高了成品率。由此，为了修复有缺陷的单元提供了冗余电路，该有缺陷的单元在半导体存储装置的制备期间产生。

然而，当采用冗余电路时，芯片的面积增加了且对修复缺陷必要的测试的数目增加了。因此，冗余电路不常用在大规模集成电路(LSI)中。由于芯片的面积相对于LSI器件的面积增加，在从64K到256K的动态随机存取存储器(DRAM)中已经采用了冗余电路。

更具体地，半导体存储装置的冗余电路是用于制备无缺陷的半导体存储装置的电路，制备无缺陷的半导体存储装置通过以下步骤：除了半导体存储装置的单元(例如，n×n单元)进一步形成补充单元(例如，(n+m)×(n+m’)-n×n)(这里，m和m’代表冗余单元的数目)；分析是否存在有缺陷的存储单元；断开包括一个或多个有缺陷的单元的行或列；并且连接到冗余单元，由此提供n×n单元。

将参照附图解释这种冗余电路的效率。

图1至3说明了根据各种冗余单元尺寸的缺陷位的产生率，n×n存储块的成品率。

在图1中，Y轴指示存储快的成品率，且X轴指示缺陷位的产生率。图1中的曲线图示了根据对应于存储块的冗余单元尺寸(m；m＝1、2、4…)，缺陷位的产生率与16×16存储块的成品率的关系。

如图所示，在恒定的缺陷位的产生率下，存储块的成品率随着冗余单元的数目的增加而增加。例如，当缺陷位的产生率是0.01(1％)且冗余单元m的数目是1时，存储块的成品率约为0.6(60％)。在相同的缺陷位的产生率下，当冗余单元尺寸m是2时，存储块的成品率约为0.95(95％)。也就是，当缺陷位的产生率是0.01且冗余单元尺寸m是4或更多时，存储块的成品率是1。

图2和3的描述类似于图1的描述。

如图3所示，为了制备n×n＝1024×1024的存储块，即使冗余单元尺寸是2048×2048，换言之，半导体存储装置以要制备的存储器件期望尺寸的九倍的尺寸制备，在约0.3％或更高的缺陷位的产生率下，存储块的成品率是0。

也就是，在纳米级存储器件中(例如，分子存储器、碳纳米管存储器、原子存储器、单电子存储器、且更具体地，由自下而上的化学方法(chemicalbottom-up method)制备的存储器)，在其中缺陷位的产生率将难于降低至几个百分比或更低(例如，1％)，使用上述的冗余单元修复有缺陷的单元的方法将不再有效。

纳米级存储器件是使用纳米技术制备的存储器件，该纳米技术比如是能够以纳米即0.000000001米的单位控制(例如，到直接控制分子的水平)的亚微米技术。纳米级存储器件可以称为纳米器件或纳米存储器件。在美国专利第6,936,233号和第6,750,471号中公开了纳米级存储器件的实例。

为了克服使用冗余单元修复有缺陷的单元的存储器设计方法的缺陷，可以采用形成分离的存储层并且记录存储层中有缺陷的存储单元的信息的方法，该存储层类似于硬盘驱动器的文件分配表(FAT)的结构。然而，该方法也可以引起如图4所示根据块的尺寸的存储块的成品率问题。

图4是图示当n×n尺寸的半导体存储装置视为块单元时存储块的成品率的实例。如图4所示，随着块的尺寸增加，存储块的成品率快速降低。例如，当存储块的尺寸为16×16(n＝16)，且缺陷位的产生率是5E-3(0.5％)时，存储块的成品率没有达到0.4(40％)。这意味着存储块的面积是没有缺陷位发生时的两倍大，且如果块尺寸进一步增加，这就引起需要的面积快速增加的问题。

发明内容

本发明涉及具有多个用于储存数据的存储单元的半导体存储装置。

在一个实施例中，半导体存储装置包括至少一个用于记录存储单元的状态信息的位寄存层。例如，该位寄存层可以包括多个位寄存器，每个对应于一个存储单元。

在一个实施例中，每个位寄存器配置为记录状态信息，该状态信息指示相应的存储单元是否是有缺陷的。位寄存器可以是一次可编程存储器。例如，该位寄存器可以具有熔丝或反熔丝(anti-fuse)结构。

在另一个实施例中，半导体存储装置包括第一和第二位寄存层，且该第一和第二位寄存层中的每个都配置为记录存储单元的状态信息。

在一个实施例中，存储层是分子存储器、碳纳米管存储器、原子存储器和单电子存储器之一。

本发明也涉及获取具有多个存储单元的半导体存储装置的方法。

该方法的一个实施例包括，读出记录在与记录单元相关联的位寄存器中的状态信息，并基于该状态信息存取该存储单元。该状态信息可以显示存储单元是否有缺陷，且如果状态信息显示存储单元是有缺陷的则存取步骤不会存取该存储单元。

在一个实施例中，存取步骤包括基于状态信息从存储单元读出数据。在另一个实施例中，存取步骤包括基于状态信息写入数据到存储单元。

此外，在一个实施例中，读出步骤读出记录在与该存储单元相关联的多于一个的位寄存器中的状态信息，且如果从每个相关联的位寄存器读出的状态信息都显示该存储单元无缺陷则存取步骤存取该存储单元。

在另一个实施例中，如果从至少一个相关联的位寄存器读出的状态信息显示存储单元无缺陷，则存取步骤存取该存储单元。

在又一个实施例中，如果从至少一个相关联的位寄存器读出的状态信息显示存储单元有缺陷，则存储步骤不存取该存储单元。

该方法的实施例也包括测试每个存储单元是否是有缺陷的，并基于测试结果在位寄存器中记录状态信息。

附图说明

本发明的上述和其它特征及优点将通过参照附图详细描述其示范性实施例而对于本领域的技术人员变得更加清晰，在附图中：

图1至3是示出根据具有不同单元尺寸和冗余电路的存储器件的缺陷位产生率的存储块成品率的图；

图4是示出当将n×n尺寸的半导体存储装置视为块单元时存储块成品率的实例的图；

图5A是部分地示出根据本发明的实施例具有位寄存层的半导体存储装置的结构的示意图；

图5B和5C是示出图5A的位寄存层的示意性透视图；

图6是示出根据图5A的半导体存储装置的位寄存层中有效位的总存储位成品率的图；

图7和8是示出图5B的位寄存层中位寄存器的实例的示意性透视图；

图9A是部分地示出根据本发明另一个实施例具有位寄存层的半导体存储装置的结构的示意图；

图9B和9C是示出图9A的位寄存层单元的示意性透视图；

图10是示出根据图9A的半导体存储装置的位寄存层中有效位的总存储位成品率的图；以及

图11至13是示出根据本发明的实施例驱动半导体存储装置的方法的流程图。

具体实施方式

现在将参照附图描述本发明，在附图中示出了本发明的示范性实施例。然而，本发明不应该视为仅限于这里阐述的实施例。而是，将这些实施例展现为教导实例。在附图中，相同的附图标记代表相同的元件。

图5A部分地示出了根据本发明的实施例具有位存储层的半导体存储装置的结构，且图5B是示出图5A的位寄存层的示意性透视图。

参照图5A和5B，根据本发明的实施例的半导体存储装置包括存储层200和位寄存层100。层间绝缘层150设置为将位寄存层100从存储层200绝缘。

存储层200具有用于储存数据的存储单元。

位寄存层100功能为记录关于每个存储单元是否有缺陷的状态信息。在纳米级存储器件中，其中缺陷位的产生率将是10％或更高，该器件当其块尺寸以1位的单位处理时是有意义的。

因此，位寄存层100可以具有分别对应于存储单元的多个位寄存器。在分别对应于存储单元的多个位寄存器中，记录了示出每个存储单元是否是有缺陷的信息。

该位寄存层100可堆叠在存储层200上且有层间绝缘层150设置在位寄存层100和存储层200之间，如图5A所示。通过该堆叠结构，能够减小具有位寄存层100的半导体存储装置的总面积。

例如，数据0被记录在对应于一个不良、有缺陷的存储单元的位寄存器中，且如果存储单元在良好、无缺陷的状态，则数据1可以记录在对应于该存储单元的位寄存器中。因此，如果存储单元在不良状态，为了防止对存储单元的访问，数据0记录在位寄存器，使得该有缺陷的存储单元在半导体存储装置的运行中不被存取。

作为替换，数据1记录在对应于有缺陷的存储单元的位寄存器中，且如果存储单元在良好状态，则数据0可以记录在对应于该存储单元的位寄存器中。

位寄存器可以是一次可编程存储器。这是因为缺陷位很少变化为良好位，且当在存储层中测试的位是缺陷位时，可以在对应于缺陷位的位寄存器中进行一次编程。因此，位寄存器可以是只读存储器(ROM)。

即使位寄存器没有在图5B中具体示出，其可以形成在上金属层H1和H2以及下金属层L1和L2的交叉点。

例如，位寄存器可以形成有熔丝结构。也就是，当存储单元在良好状态，位寄存器可以构造为保持其初始连接状态(在这种情况，数据1记录在该位寄存器)，且当该存储单元在不良或有缺陷的状态时，该位寄存器构造为绝缘的(在这种情况，数据0记录在该位寄存器中)。该位寄存器可以使用不同方法绝缘，比如通过使过电流(over-current)流经该位寄存器，或可以通过施加激光束来绝缘。这将参照图8更加详细地解释。

作为替换，位寄存器可以形成有反熔丝结构。也就是，当存储单元在良好或无缺陷的状态时，其保持与初始状态一样的绝缘状态(在这种情况，数据0记录在该位寄存器中)。当存储单元在有缺陷的状态时，该位寄存器可以构造为连接的(在这种情况，数据1记录在该位寄存器中)。

此外，由于位寄存器也可以在良好状态或不良状态，当位寄存器在不良状态而不论对应于该位寄存器的存储单元是处于良好状态或者不良状态时，该位寄存器可以具有与当存储单元在不良或有缺陷的状态时的位寄存器的数据值相同的数据值。因此，由于位寄存器记录有存储单元在良好状态即使当存储单元在不良状态且对应于其的位寄存器在不良状态时的信息，所以可以减少运行中的故障。这将参照图7更详细地描述。

图5C是示出图5A中存储层200的示意性透视图。该存储层200包括位线B1和B2；存储单元MC1、MC2、MC3、MC4；以及字线W1和W2。

图6是示出图5A的半导体存储装置的位寄存层中有效位的图，也就是，根据位寄存层中位寄存器的良好状态的总存储单元成品率(或，存储位的成品率)。

在图6中，X轴(位寄存器层：BRL)显示位寄存层的成品率，也就是，示出位寄存器的良好状态的百分比(％)，而Y轴(总存储位成品率：TMBY)显示总存储单元的成品率的百分比(％)。

参照图6，对应于40％、60％、80％和100％的存储层中位成品率，示出了根据位寄存层成品率的总存储单元成品率。

例如，当存储层中位成品率是40％，总存储单元的成品率是40％(在这种情况，位寄存层的成品率是100％)。但是，如果位寄存层的成品率是80％，则总存储单元的成品率约为30％。

当存储层中位成品率是100％，也就是，不存在缺陷位时，总存储单元的成品率可以根据位寄存层的成品率确定。也就是，如果存储层中位成品率是100％，且位寄存层的成品率是20％，则总存储单元的成品率是20％。如果位寄存层的成品率是60％，则总的存储单元的成品率是60％。

图7和8是示出图5B的位寄存层中位寄存器的实例的示意性透视图。

参照图7，示出反熔丝结构的位寄存器，其中上金属层H1和下金属层L1由绝缘层I1绝缘。

当对应于位寄存器的存储单元是良好或无缺陷的状态时，绝缘状态由绝缘层I1保持，而当对应于位寄存器的存储单元是不良或有缺陷的状态时，过电流流经上金属层H1以断开绝缘层I1，使得上金属层H1和下金属层L1电连接。

作为替换，当对应于位寄存器的存储单元是良好状态，过电流可以流到上金属层H1以断开绝缘层I1，使得上金属层H1和下金属层L1电连接，且当对应于位寄存器的存储单元在不良状态，绝缘状态可以由绝缘层I1保持。

位寄存器可以在无缺陷状态或在有缺陷状态。例如，因为绝缘层I1可以在位寄存器的形成过程中被破坏，所以位寄存器可以总是连接的，而不管对应的存储单元的状态。由此，即使当存储单元在不良状态，对应的位寄存器可以在不期望的状态。因此，为了减少这种故障，在位寄存器本身在有缺陷的状态的情况下，其可以具有与当对应的存储单元是有缺陷的状态时记录在位寄存器中的数据的值相同的值。因此，当对应的存储单元是良好状态时，绝缘状态可以保持在位存储器中，且当对应的存储单元在不良状态时，可以保持连接状态。

图8示出位寄存器的熔丝结构，其中上金属层H1和下金属层L1由熔丝F1连接。

当对应于位寄存器的存储单元是良好或无缺陷的状态时，保持由熔丝F1提供的连接状态，而当对应于位寄存器的存储单元是不良或有缺陷的状态时，过电流流经上金属层H1以断开熔丝F1，使得上金属层H1和下金属层L1电绝缘。

作为替换，当对应于位寄存器的存储单元是无缺陷的状态时，过电流可以流到上金属层H1以切断熔丝F1，使得上金属层H1和下金属层L1电绝缘，且当对应于位寄存器的存储单元是有缺陷的状态时，可以保持由熔丝F1提供的连接状态。

类似地，当存储单元是不良状态时，对应的位寄存器可以在不期望的状态(例如，位寄存器的熔丝F1在设定之前已经被切断)。因此，为了减少这种故障，当对应的存储单元是良好状态时位寄存器可以保持连接状态，而当对应的存储单元在不良状态时，位寄存器可以构造为保持其绝缘状态。

同样地，在测试每个存储单元是在良好状态还是不良状态后，基于测试结果对对应于每个存储单元的位寄存器进行编程，在半导体存储装置加电(power-up)过程中，位寄存器首先被存取，从而确定对应的存储单元是否是可存取的(例如，缺陷的或无缺陷的)。

因此，根据本发明的实施例，大量缺陷位中的缺陷可以被有效地处理。特别是，可以在纳米级存储器件比如有高的缺陷位产生率的分子存储器等中采用本发明的实施例。

位寄存层可以由不同于形成存储层的方法形成，或可以由与形成存储层的方法相同的方法形成。也就是，当存储层由制作分子存储器件的方法形成时，位寄存层可以由与制作分子存储器件的方法不同的方法形成，或由与制作分子存储器件比如存储层的方法相同的方法形成。

图9A是部分示出根据本发明另一个实施例具有位寄存层的半导体存储装置的结构的示意图，而图9B是示出图9A的位寄存层的示意性透视图。具体地，该实施例包括两个位寄存层。

在图5A和5B所示的半导体存储装置中，位寄存层的位寄存器数目与存储层的存储单元数目的比率等于1∶1，而在图9A所示的半导体存储装置中，位寄存层的位寄存器数目与存储层的存储单元数目的比率等于2∶1。

参照图9A和9B，该半导体存储装置包括具有用于储存数据的存储单元的存储层300。两个位寄存层110和120，每个具有分别对应于存储单元的多个位寄存器且根据对应的存储单元的缺陷状态或无缺陷状态而彼此不同，该两个位寄存层形成在存储层300之上。位寄存层110和120以及存储层300分别通过层间绝缘层115和125绝缘。

图9B示出第一位寄存层110包括上金属层H11和H12以及下金属层L11和L12，该第一位寄存层110具有与图5B中的位寄存层100相同的结构。类似地，图9B示出第二位寄存层120包括上金属层H21和H22以及下金属层L21和L22，该第二位寄存层120具有与图5B中的位寄存层100相同的结构。也就是，应该理解第一和第二位寄存层110和120可以具有关于图7或图8详细描述的具体结构，且第一和第二位寄存层110和120可以具有不同的具体的结构。

同样，考虑到以上所述，由第一和第二位寄存层110和120传达的无缺陷和有缺陷状态可以相关于以上关于图5A-8的位寄存层100来描述，包括所有相关联的替换。

因为对应于存储层300中的一个存储单元的位寄存器设置在两个位寄存层110和120的每个中，所以两个位寄存器对应于一个存储单元。因此，当对应于相同的存储单元的一个位寄存器是不良或有缺陷的状态，且其余一个是良好或无缺陷的状态，并且它们对应的存储单元是良好状态时，在半导体存储装置运行过程中该存储单元被存取。

例如，当对应于存储层300中的存储单元的一个位寄存器是不良状态，且对应于该存储单元的其余一个位寄存器是良好状态时，示出存储单元的良好状态或不良状态的信息可以基于在良好状态的位寄存器。然而，应该理解可以采用其它选择。例如，如果一个位寄存器指示该存储单元是有缺陷的，该存储单元视为是有缺陷的。也就是，对于视为良好(例如，视为可存取的)的存储单元，必须两个位寄存器指示相关联的存储单元是良好。作为另一个实例，该存储单元仅在两个相关联的位寄存器都指示该存储单元是有缺陷时被视为是有缺陷的。

图9C是示出图9A中存储层300的另一个示意性透视图。该存储层300包括位线B 1和B2；存储单元MC1、MC2、MC3、MC4；以及字线W1和W2。

图10是示出根据图9A的半导体存储装置的位寄存层中有效位的总存储位成品率的图。

参照图10，根据两个位寄存层成品率的总存储单元成品率显示40％、60％、80％和100％的位成品率。由点线显示的图说明一个位寄存层的情况，也就是，图5A示出的半导体存储装置。

例如，当存储层的位成品率是40％，总存储单元的成品率理想为40％(在这种情况，位寄存层的成品率是100％)。但当位寄存层的成品率是80％，总存储单元的成品率则接近40％。可以知道两个位寄存层的成品率与一个位寄存层的成品率相比得到了明显改善。

在上述描述中，示范性地解释了两个位寄存层，但该实施例可以应用于三个或多个位寄存层的情况。在这种情况，总存储单元的成品率更接近于理想值。此外，阈值数目的显示好或不良状态的位寄存器可以用于决定相关联的存储单元是良好还是不良状态。

参照图11，将解释基于每个存储单元的测试结果设定位寄存器的过程。

首先，以位的单位测试每个存储单元是良好状态还是不良状态(S10)，以及测试的存储单元是否是缺陷位，也就是，确定在不良状态的存储单元或在良好状态的存储单元(S20)。应该被理解的，测试和缺陷位的确定工艺都是本领域中公知的；并且因此，为了简洁的缘故而不详细描述。如果该存储单元是有缺陷的，数据0被记录到其对应的位寄存器。如果测试的存储单元是良好状态，对应于该存储单元的位寄存器的初始状态被保持。在这种情况，对应于该存储单元的位寄存器的起始状态是示出区别于数据0的状态(例如，数据1)。作为替换，如果测试的存储单元在良好状态，区别于不良状态的情况的数据1可以记录到对应的位寄存器。

作为进一步替换，如果测试的存储单元在不良状态，数据1可以记录到对应的位寄存器。在这种情况，对应于存储单元的位寄存器的起始状态是示出区别于数据1的状态(例如，数据0)。作为替换，如果测试的存储单元在良好状态，与示出不良状态的数据相区别的数据0可以记录到相关联的位寄存器。该工艺的其它变化将由本公开而清楚。

可以通过重复上述操作对每个存储单元执行设定位寄存器的过程。因此，关于测试结果的信息记录到分别对应于每个存储单元的位寄存器。如上所述，当设置两个或多个位寄存层时，对应于每个存储单元的位寄存器可以是两个或多个。

此外，当对应的位寄存器在不良状态而不管测试结果，该方法还可以包括以下步骤：使对应于位寄存器的存储单元具有与在不良状态的位寄存器的状态相同的状态。因此，当位寄存器本身在不良状态时，对应的存储单元设置为不良状态，使得该存储单元不被存取。

参照图12，将解释在关于图11描述的设定位寄存器的工艺之后将数据写入到半导体存储装置的存储单元的过程。

首先记录到对应的位寄存器的数据被读出(S110)，并确定记录的数据是否是1或0(S120)。当记录的数据是0时，数据不写到存储单元，且该过程移到下一个位寄存器(S130)。当记录的数据是1时，数据写到存储单元(S140)。该过程重复输入到半导体存储装置的数据位的数值，因此完成将输入数据写到存储单元。当然应该理解的是有缺陷的状态可以由1替代0来显示。在这种情况，如果位寄存器具有记录在其中的1则数据不被写入，而如果位寄存器具有记录在其中的0则数据被写入。

参照图13，将解释在以上关于图11描述的设定位寄存器的过程之后从半导体存储装置的存储单元读出数据的过程。

首先，记录在对应的位寄存器的数据被读出(S210)，且确定记录的数据是1还是0(S220)。当记录的数据是0，数据不从存储单元读出，且该过程移到下一个位寄存器(S230)。当记录的数据是1，数据从存储单元读出(S240)。该过程重复要从半导体存储装置读出的数据位的数值，因此完成从存储单元读出数据。当然，应该理解缺陷状态可以由1替代0来显示。在这种情况，如果位寄存器具有记录在其中的1则数据不被读出，而如果位寄存器具有记录在其中的0则数据被读出。

如上所述，可以在具有高的缺陷位产生率的半导体存储装置中采用本发明的位寄存层，该存储器件例如为分子存储器、碳纳米管存储器、原子存储器、单电子存储器；具体地，纳米级存储器件，比如由自下而上的化学方法制备的存储器等，使得这种存储器的成品率可以进一步改善。此外，本发明提供增加这种半导体存储装置的成品率的效果。

已经使用示范实施例描述了本发明。然而，应该理解，本发明的范围不限于公开的实施例。根据本发明实施例的具有位寄存层的半导体存储装置和驱动该半导体存储装置的方法不限于这些实施例，而是可以在本发明的范围内以不同的形式和替换的配置修改和应用。因此，权利要求的范围应该按照最宽的解释，以包括所有这些修改和类似配置。

Claims (25)

1.一种半导体存储装置，具有多个用于存储数据的存储单元，该半导体存储装置包括：

至少两个用于记录关于该存储单元的状态信息的位寄存层，包括第一位寄存层和第二位寄存层，

其中所述至少两个位寄存层的每个包括多个位寄存器，所述至少两个位寄存层的每个中的相应位寄存器对应于该存储单元中的一个，

其中每个位寄存器配置为记录状态信息，该状态信息显示对应的存储单元是否是有缺陷的。

2.如权利要求1所述的半导体存储装置，其中如果该对应的存储单元是有缺陷的，则每个位寄存器记录数据0。

3.如权利要求2所述的半导体存储装置，其中该位寄存器具有熔丝结构。

4.如权利要求1所述的半导体存储装置，其中如果该对应的存储单元是有缺陷的，则每个位寄存器记录数据1。

5.如权利要求4所述的半导体存储装置，其中该位寄存器具有反熔丝结构。

6.如权利要求1所述的半导体存储装置，其中

该第一位寄存层包括对应于每个存储单元的位寄存器，该位寄存器用于显示该对应的存储单元的状态；以及

该第二位寄存层包括对应于每个存储单元的位寄存器，该位寄存器用于显示该对应的存储单元的状态。

7.一种半导体存储装置，包括：

具有用于储存数据的存储单元的存储层；以及

至少两个用于记录关于该存储单元的状态信息的位寄存层，包括第一位寄存层和第二位寄存层，

其中所述至少两个位寄存层的每个包括多个位寄存器，所述至少两个位寄存层的每个中的相应位寄存器对应于该存储单元中的一个，

其中每个位寄存器配置为记录状态信息，该状态信息显示该对应的存储单元是否是有缺陷的。

8.如权利要求7所述的半导体存储装置，其中该位寄存器记录状态信息，该状态信息显示如果该存储单元是有缺陷的则不存取该存储单元。

9.如权利要求8所述的半导体存储装置，其中每个位寄存器是一次可编程存储器。

10.如权利要求7所述的半导体存储装置，其中所述位寄存层形成在该存储层之上。

11.如权利要求7所述的半导体存储装置，其中该存储层是分子存储器、碳纳米管存储器、原子存储器和单电子存储器之一。

12.如权利要求7所述的半导体存储装置，其中该存储层包括纳米级存储单元。

13.一种半导体存储装置，包括：

具有用于储存数据的多个存储单元的存储层；以及

包括第一位寄存层和第二位寄存层的至少两个位寄存层，每个位寄存层具有多个位寄存器，所述至少两个位寄存层的每个中的相应位寄存器对应于该存储单元中的一个，每个位寄存器配置为具有根据对应的存储单元是否有缺陷而不同的状态。

14.如权利要求13所述的半导体存储装置，其中如果该对应的存储单元是有缺陷的，则每个位寄存器配置为在第一状态，而如果该对应的存储单元是无缺陷的，则每个位寄存器配置为在第二状态。

15.如权利要求14所述的半导体存储装置，其中如果位寄存器中的一个是有缺陷的，则该位寄存器配置为在第一状态。

16.如权利要求13所述的半导体存储装置，其中该半导体存储装置是纳米级存储装置。

17.一种存取半导体存储装置的方法，该半导体存储装置具有多个存储单元，该方法包括：

读出记录在与存储单元相关联的位寄存器中的状态信息；以及

基于该状态信息存取该存储单元，

其中所述半导体存储装置包括：包括第一位寄存层和第二位寄存层的至少两个位寄存层，用于记录关于该存储单元的状态信息，所述至少两个位寄存层的每个包括多个位寄存器，所述至少两个位寄存层的每个中的相应位寄存器对应于该存储单元中的一个，每个位寄存器配置为记录状态信息，该状态信息显示对应的存储单元是否是有缺陷的。

18.如权利要求17所述的方法，其中

如果该状态信息显示该存储单元是有缺陷的，则该存取步骤不存取该存储单元。

19.如权利要求17所述的方法，其中该存取步骤包括基于该状态信息从该存储单元读出数据。

20.如权利要求17所述的方法，其中该存储步骤包括基于该状态信息将数据写入到该存储单元。

21.如权利要求17所述的方法，其中

该读出步骤读出状态信息，该状态信息记录在与该存储单元相关联的多于一个的位寄存器中；以及

如果从每个相关联的位寄存器读出的状态信息都显示存储单元是无缺陷的，则该存取步骤存取该存储单元。

22.如权利要求17所述的方法，其中

该读出步骤读出状态信息，该状态信息记录在与该存储单元相关联的多于一个的位寄存器中；以及

如果从至少一个该相关联的位寄存器读出的状态信息显示该存储单元是无缺陷的，则该存取步骤存取该存储单元。

23.如权利要求17所述的方法，其中

该读出步骤读出状态信息，该状态信息记录在与该存储单元相关联的多于一个的位寄存器中；以及

如果从至少一个该相关联的位寄存器读出的状态信息显示该存储单元是有缺陷的，则该存取步骤不存取该存储单元。

24.如权利要求17所述的方法，还包括：

测试该存储单元中的每个是否是有缺陷的；以及

基于测试结果将该状态信息记录在该位寄存器中。

25.如权利要求24所述的方法，还包括：

如果该位寄存器是有缺陷的，则将该位寄存器配置为显示有缺陷的存储单元。

Images