CN101262207A - 轨至轨型放大电路及半导体装置 - Google Patents

轨至轨型放大电路及半导体装置 Download PDF

Info

Publication number
CN101262207A
CN101262207A CNA2008100951228A CN200810095122A CN101262207A CN 101262207 A CN101262207 A CN 101262207A CN A2008100951228 A CNA2008100951228 A CN A2008100951228A CN 200810095122 A CN200810095122 A CN 200810095122A CN 101262207 A CN101262207 A CN 101262207A
Authority
CN
China
Prior art keywords
mentioned
differential input
input part
current
rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100951228A
Other languages
English (en)
Inventor
长谷川千洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101262207A publication Critical patent/CN101262207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明是放大来自DAC的模拟信号的轨至轨型放大电路，具备：具有n沟道型晶体管对的第1差动输入部；具有p沟道型晶体管对的第2差动输入部；在第2差动输入部和高电压侧的电源之间设置的第1电流源；和在第1电流源和第2差动输入部之间具有根据向DAC的输入数字数据的规定比特位置的数据来控制向第2差动输入部的电流供给的第2输入部用的电流控制部。在低电压侧的电源和第1差动输入部之间设置第2电流源，在第2电流源和第1差动输入部之间具有根据向DAC的输入数字数据的规定比特位置的数据来控制向第1差动部的电流供给的第1输入部用的电流控制部。

Description

轨至轨型放大电路及半导体装置
技术领域
本发明涉及一种具有轨至轨型放大电路的半导体装置。
背景技术
图1示意性地表示用数字模拟转换(DAC)电路200和与相关技术有关的轨至轨型运算放大器(放大电路)300驱动后级的负荷(例如液晶显示板的各像素)的方式。在要求运算放大器300把由DAC电路200供给的信号在高压-低压侧的电源电压范围内放大为最大限度振幅的放大信号输出的场合，采用输出振幅大致可在电源电压范围内为最大的轨至轨(Rail to Rail)型放大电路是有效的。
轨至轨型放大电路300具备：具有n沟道型晶体管对的差动输入Nin和具有p沟道型晶体管对的差动输入Pin，根据输入信号的电压，将差动输入Pin、差动输入Nin的工作进行切换，相对输入电压，输出把放大电路的高压侧电源Vcc、低压侧电源Vss的整个区域作为振幅的放大信号。这样的轨至轨型放大电路在特开2005-124173号公报等中公开了。
图2表示与相关技术有关的轨至轨型运算放大器的电路结构的一例。该运算放大器在差动输入部不仅具有正输入端子IN1、反相输入端子IN2，而且具有由n沟道型晶体管Qn1、Qn2的差动对构成的差动输入Nin和由p沟道型晶体管Qp1、Qp2的差动对构成的差动输入Pin，差动输入Nin和差动输入Pin都分别连接有与两端子IN1、IN2对应的晶体管。
在差动输入Pin和高压侧电源Vcc之间设置着起电流源作用的常时导通的pch晶体管(以下称电流源晶体管)Qp24和构成电流镜电路CMp1的pch晶体管Qp25、Qp26。电流源晶体管Qp24的栅极连接偏压电源Vbp2，电流源晶体管Qp24根据其偏压电源电压Vbp2，从电源Vcc将恒定的电流供给差动输入Pin的共同连接端。
电流镜电路CMp1的电流输入侧晶体管Qp26，源极与电源Vcc连接，栅·漏极短路连接，该栅-漏极与nch晶体管Qn23的漏极连接。
nch晶体管Qn23，其源极与差动输入Nin的共同连接端及常时导通的电流源晶体管Qn24的漏极连接，栅极与偏压电源Vbn1连接。
在差动输入Nin和低压侧电源Vss之间设置着起电流源作用的常时导通的nch晶体管(以下称电流源晶体管)Qn24和构成电流镜电路CMn1的nch晶体管Qn25、Qn26。电流源晶体管Qn24的栅极连接偏压电源Vbn2，电流源晶体管Qn24根据该偏压电源电压Vbn2，将恒定的电流从差动输入Nin的共同连接端抽出给电源Vss。
电流镜电路CMn1的电流输入侧晶体管Qn26，其源极连接电源Vss，栅·漏极短路连接，该栅-漏极连接pch晶体管Qp23的漏极。pch晶体管Qp23，其源极与差动输入Pin的共同连接端及电流源晶体管Qp24的漏极连接，栅极连接偏压电源Vbn1。
具有这样的差动输入部、电流源、电流镜电路的轨至轨型放大电路300还具有缓冲器部和输出部，缓冲器部具有晶体管Qp31～Qp37、Qn31～Qn37，输出部具有在高压侧电源Vcc和输出端子Qut之间设置的p沟道型输出晶体管Qop1、和在低压侧电源Vss和输出端子Qut之间设置的n沟道型输出晶体管Qon1。利用缓冲器部对与输入到差动输入Pin、Nin的信号对应的差动信号的电流进行调整，从输出端子Qut输出与加到正输入端子IN1和反相输入端子IN2的电压差对应的放大信号。在该放大电路300中，反相输入端子IN2设置有与输出端子Qut连接的负反馈电路。
在从DAC200供给正输入端子IN1的模拟信号的电压比从差动输入Pin的共同端电位(VPcom)减去晶体管Qp1的阈值电压(|Vthp|)后的电压(VPcom-|Vthp|)还低、且比对差动输入Nin的共同端(VNcom)加上晶体管Qn1的阈值电压(|Vthn|)后的电压(VNcom+|Vthn|)还低的低电压范围内，仅差动输入Pin工作。这里，大致按照在仅差动输入Pin工作的电压范围而nch晶体管Qn23导通的方式设定，根据电流源晶体管Qn24向低压侧电源Vss引入的电流量，介由晶体管Qn23，使电流向电流镜电路CMp1的晶体管Qp26流动，对应的电流介由晶体管Qp25供给差动输入Pin的晶体管对的共同连接端。
在供给正输入端子IN1的模拟信号电压不仅使上述差动输入Pin可工作并且比差动输入Nin的共同输入端高且比晶体管Qn1的阈值电压分高的电压范围内，差动输入Pin及Nin的双方都工作。在上述差动输入Nin工作而使其共同端电压上升，且比偏压Vbn1高并比晶体管Qn23的阈值电压Vthn23高的情况下，晶体管Qn23截止，电流镜电路CMp1不工作。另外，由于按照差动输入Pin工作中其共同端的电压与偏压电压Vbp1之差比晶体管Qp23的工作阈值电压小的方式设定，所以pch晶体管Qp23截止，电流镜电路CMn1也不工作。
在供给正输入端子IN1的模拟信号的电压比差动输入Pin可能工作的电压(VPcom-|Vthp|)还高时，差动输入Pin不工作；比差动输入Nin的可能工作电压(VNcom+|Vthn|)还高的场合，仅差动输入Nin工作。这时，pch晶体管Qp23源极所连接的差动输入Pin的共同输入端的电位高，pch晶体管Qp23导通，电流镜电路CMn1工作，电流源晶体管Qp24根据从高压侧电源Vcc流出来的电流量且介由晶体管Qp23使得电流向电流镜电路CMn1的晶体管Qn26流动，对应的电流介由晶体管Qn25从差动输入Nin的晶体管对的共同连接端被抽出。
上述那样的放大电路300进行轨至轨工作，能将输出电压取出达到大致电源电压(Vss～Vcc)最大限度。可是，如上述那样，为了在仅差动输入Pin工作的电压范围、仅差动输入Nin工作的电压范围内，分别与使差动输入Pin和Nin的双方工作的电压范围时，二个差动输入Pin和Nin流动的电流总和相等，除电流源晶体管Qp24、Qn24外，具有电流镜电路CMp1、CMn1。该电流镜电路CMp1、CMn1是电流元件，为了内置于集成电路而在基板需要大的面积。并且，在仅差动输入Pin工作的低压侧的输入电压范围，不能避免由电流镜电路CMp1流动的电流引起的电力消耗；在仅差动输入Nin工作的高压侧的输入电压范围，不能避免由电流镜电路CMn1流动的电流引起的电力消耗。
因此，考虑设置二个只有p沟道型和n沟道型的一方的差动输入的所谓片ch输入型的放大电路且根据输入电压选择使用这二个放大电路的方式。可是，在使用这样极性不同的二个放大电路的场合，在二个放大电路的切换部分而微分线性误差变大。尤其二个放大电路的切换部分是输入模拟信号的电压振幅的中央附近，一般认为这个范围的模拟信号的存在概率多，不希望该区域的误差放大。由于需要二个放大电路，就使元件数增加二倍，对具备放大电路的整个装置的小面积化方面是不利的。
发明内容
本发明涉及轨至轨型放大电路且实现低电力消耗。
本发明是用于将来自数字模拟转换电路的模拟信号放大的轨至轨型放大电路，具备：具有n沟道型晶体管对的第1差动输入部；具有p沟道型晶体管对的第2差动输入部；在上述第2差动输入部和高电压侧的第1电源线之间设置、将来自上述第1电源线的电流供给上述第2差动输入部的第1电流源；在该第1电流源和上述第2差动输入部之间设置、根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据对从上述第1电流源向上述第2差动输入部的电流供给进行控制的第2输入部用的电流控制部；在低电压侧的第2电源线和上述第1差动输入部之间设置、使电流从上述第1差动输入部向上述第2电源线流动用的第2电流源；在该第2电流源和上述第1差动输入部之间设置、根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据对从上述第1差动输入部向上述第2电流源的供给电流进行控制的第1输入部用的电流控制部。
本发明的另一个形态，在上述轨至轨型放大电路中，对上述第1输入部用的电流控制部和上述第2输入部用的电流控制部所供给的上述数字数据，是向上述数字模拟转换电路的输入数字数据的最高位比特数据。
本发明的另一个形态，在上述轨至轨型放大电路中，对上述第1输入部用的电流控制部和上述第2输入部用的电流控制部所供给的上述数字数据，是包含向上述数字模拟转换电路的输入数字数据的最高位比特数据的高位侧的多个比特位置的数据，根据所供给的多个比特位置的数据来控制流到上述第1差动输入部和上述第2差动输入部的电流比。
本发明的其它形态，是一种半导体装置，其具有数字模拟转换电路和用于将从该数字模拟转换电路来的模拟信号进行放大的轨至轨型放大电路，上述轨至轨型放大电路具备：具有n沟道型晶体管对的第1差动输入部；具有p沟道型晶体管对的第2差动输入部；在上述第2差动输入部和高电压侧的第1电源线之间设置、将来自上述第1电源线的电流供给上述第2差动输入部的第1电流源；在该第1电流源和上述第2差动输入部之间设置、根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据来对从上述第1电流源向上述第2差动输入部的电流供给进行控制的第2输入部用的电流控制部；在上述第1差动输入部和低电压侧的第2电源线之间设置、使电流从上述第1差动输入部向上述第2电源线流动用的第2电流源；在该第2电流源和上述第1差动输入部之间设置、根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据来对从上述第1差动输入部向上述第2电流源的电流供给进行控制的第1输入部用的电流控制部。对上述第1输入部用的电流控制部和上述第2输入部用的电流控制部所供给的上述数字数据，是包含向上述数字模拟转换电路的输入数字数据的最高位比特数据的高位侧的多个比特位置的数据，根据所供给的多个比特位置的数据对流到上述第1差动输入部和上述第2差动输入部的电流比进行控制，调整上述数字模拟转换电路的微分线性误差。
本发明中，使用向给放大电路供给模拟信号的数字模拟转换电路的输入模拟信号的规定比特(例如，高位侧比特)，切换向轨至轨型放大电路的第1及第2差动输入的电流供给路径，能够使流到第1及第2差动输入的电流总和维持恒定。
因此，不需要电流镜电路，能削减由电流镜电路引起的电流消耗。另外，在一个放大电路内设置n沟道型和p沟道型的差动输入，能将由这些差动输入得到的信号通过共同的缓冲电路、输出部进行放大输出，由此，能用最小限度的电路元件构成放大电路。
另外，由于用单一的放大电路放大输入的模拟信号，一面切换第1差动输入和第2差动输入一面实行放大处理，能始终在放大特性匹配的状态下处理，而且，缓冲电路和输出部是共同的。因此，可使与向数字模拟转换电路的模拟信号相对的微分线性误差维持在允许的范围内。
由于将供给放大电路的数字信号的规定比特数据设定为多个高位比特分，所以使得在第1及第2差动输入切换时易于上升的微分线性误差的降低变得容易。
附图说明
图1是表示与相关技术有关的轨至轨型放大电路和向该放大电路供给模拟信号的DAC的结构例的图。
图2是表示与相关技术有关的轨至轨型放大电路的电路结构例的图。
图3是表示本发明实施例的轨至轨型放大电路和向该放大电路供给模拟信号的DAC的结构例的图。
图4是表示本发明实施例的轨至轨型放大电路的电路结构例的图。
图5是表示本发明实施例2的轨至轨型放大电路的电路结构例的图。
图6是表示本发明实施例的运算放大器和相关技术的运算放大器相对于消耗电流的输入电压的变化图。
图7是表示本发明的实施例的运算放大器和相关技术的运算放大器相对于输入电压的偏压变化的图。
图8是表示本发明的实施例3的轨至轨型放大电路的电路结构例的图。
具体实施方式
以下，利用附图对本发明的优选实施的方式(实施方式)进行说明。
图3示意性表示实施方式1的轨至轨型放大电路100和数字模拟转换电路(DAC)200。在本实施方式中，DAC200用电阻串(string)把输入数据信号(例如，8比特数字信号)变换为对应的模拟信号，并且把所得到的模拟信号提供给轨至轨型放大电路100的输入部(后述的第1及第2差动输入部)。在本实施方式中，从DAC200的输入部到放大电路100的输入部设置有不仅把模拟信号，而且把向DAC200的输入数字信号的规定高位数位的比特(在该例，最高有效位(most significant bit)：MSB)作为切换信号SEL供给放大电路100的切换信号布线。
以下，参照图4说明轨至轨型放大电路100的具体结构，概略地说，具备：由具有n沟道型晶体管对的第1差动输入部和具有p沟道型晶体管对的第2差动输入部构成的输入部；向各差动输入部供给电流的电流源；调整由输入部得到的检测信号的电流、电压的缓冲器部；和将所调整的检测信号放大并输出的输出部。在本实施方式中，具有根据来自上述DAC200的切换信号SEL而切换对二个差动输入部的供给电流比的电流控制部，通过省略电流镜电路而设置该电流控制部，能始终将供给输入部的电流总和维持为恒定。
在上述DAC200中被转换为模拟信号并在轨至轨型放大电路100中放大的模拟放大信号，例如，作为数据信号等供给如图3表示那样的液晶显示(LCD)面板等的显示装置。在图3，设置多个DAC200和放大电路100。这是因为作为一例，在把放大电路100的输出用为供给LCD面板等具有多个像素的面板的各像素的数据信号的场合，需要将像素数所对应的多个数据信号在限定的期间内处理并提供给面板，由此，对一个面板设置多个系列的把数字数据信号转换为模拟数据信号用的转换放大部，进行并列处理。另外，图3所示的多个DAC200，在把数字信号转换为模拟信号时，通过共同使用电阻串来实现作为具有多个DAC200的半导体装置整体的小面积化，并且在多个DAC200间(在多个信道间)防止输出模拟信号的电压波动。
接着，参照图4，说明本实施方式1的轨至轨型放大电路更具体的电路结构。对与已经说明过的结构共同的部分标注相同标记，并简化说明。
差动输入部具有正输入端子IN1、和反相输入端子IN2，两端子IN1、IN2上连接着由n沟道型晶体管Qn1、Qn2的差动对构成的差动输入Nin(第1差动输入)和由p沟道型晶体管Qp1、Qp2的差动对构成的差动输入Pin(第2差动输入)。
在差动输入Pin的共同端(晶体管Qp1、Qp2的源极)和高压侧电源Vcc之间设置着电流源Csp1和Pin用电流控制部Swp1。电流源Csp1由栅极连接偏压电源Vbp2、源极连接电源Vcc的p沟道型晶体管构成，在图4的例子中，二个晶体管Qp4、Qp6并联设置，这二个晶体管Qp4、Qp6常时导通，向Pin用电流控制部Swp1供给来自电源Vcc的电流。
Pin用电流控制部Swp1由二个p沟道型晶体管Qp3、Qp5构成，对其栅极分别供给来自后述的逻辑电路L10的切换信号，根据切换信号的电平(这里是L电平)使之导通，向差动输入Pin的共同端供给从电流源Csp1对应的电流源晶体管Qp4、Qp6来的电流。
差动输入Nin的共同端(晶体管Qn1、Qn2的源极)和低压侧电源Vss之间设置着电流源Csn1和Nin用电流控制部Swn1。电流源Csn1由栅极连接偏压电源Vbn2、源极连接电源Vss的n沟道型晶体管构成，在图4的例子中，二个晶体管Qn4、Qn6并联设置，这二个晶体管Qn4、Qn6常时导通，从Nin用电流控制部Swn1侧向电源Vss抽出电流。
Nin用电流控制部Swn1由二个n沟道型晶体管Qn3、Qn5构成，向其栅极供给以和Pin用电流控制部Swp1同样的方式从逻辑电路L10来的切换信号。该Nin用电流控制部Swn1的各晶体管Qn3、Qn5根据切换信号的电平(这里是H电平)使之导通，从差动输入Nin的共同端向电流源Csn1流动电流。
从DAC供给的切换信号，在本例中如上述那样是最高位比特，该切换信号从切换端子SEL1供给逻辑电路L10。逻辑电路L10，在本例中是2级的反相器L1、L2，该逻辑电路L10将所供给的MSB数据调整成电流控制部Swp1、Swn1的各晶体管Qp3、Qp5、Qn3、Qn5工作所需要的电流量的切换信号，并供给各晶体管Qp3、Qp5、Qn3、Qn5的栅极。
以下，以对DAC200的输入数字信号的比特数n是8，DAC200把其变换成对应的0电平～255电平的模拟信号并把该模拟信号供给放大电路100的正输入端子IN1的场合为例，简单说明上述放大电路100的工作。
在模拟信号是相当于255电平的电压信号的场合，向放大电路100的逻辑电路L10供给H电平的切换信号作为MSB数据(在128电平以上的场合，供给H电平的切换信号)。因此，由p沟道晶体管构成的Pin用电流控制部Swp1的各晶体管不导通工作，另一方面，由n沟道晶体管构成的Nin用电流控制部Swn1的各晶体管Qn3、Qn5导通。由于供给放大电路100的正输入端子IN1的模拟信号是相当于255电平的电压信号，差动输入Pin不工作，差动输入Nin工作。
介由Nin用电流控制部Swn1从差动输入Nin的共同端子流到电流源Csn1的电流总和是恒定的，差动输入Nin的晶体管Qn1流过与施加到正输入端子IN1的模拟信号电压和向晶体管Qn2的施加到反相输入端子IN2的电压(输出电压)之差对应的电流。在本例中，若设电流源Csn1的流动的总电流为1，则流到晶体管Qn1的电流为[1」，流到晶体管Qn2的电流是「0」。
差动输入Nin的晶体管Qn1的漏极连接缓冲器部的节点T1，该节点T1与电流调整用p沟道晶体管Qp35和电压调整用p沟道晶体管Qp37连接，并且连接着输出部的p沟道型输出晶体管Qop1的栅极。晶体管Qp35其栅极连接偏压电源Vbp2，对节点T1供给与偏压电源Vbp2对应的电流。晶体管Qp37其栅极及漏极连接上述节点T1，其源极介由流动与偏压电源Vbp2对应的电流的晶体管Qp36而连接电源Vcc。
差动输入Nin的晶体管Qn2的漏极，介由在和电源Vcc之间设置的构成电流镜电路的p沟道晶体管Qp31、Qp32和与该晶体管Qp31、Qp32共阴-共栅放大器(cascode)连接的p沟道晶体管Qp33、Qp34，连接缓冲器部的节点T2，。该晶体管Qp33、Qp34的栅极共同连接偏压电源Vbp1，上述晶体管Qp31、Qp32的栅极连接晶体管Qp33的漏极，在放大电路100内的输出路径设置输出电阻，提高放大电路的增益。
另外，节点T2与电流调整用的n沟道晶体管Qn35和电压调整用n沟道晶体管Qn37连接，并且与输出部n沟道型输出晶体管Qon2的漏极连接。此外，晶体管Qn35的栅极连接偏压电源Vbn2，从节点T2抽出与偏压电源Vbn2对应的电流。晶体管Qn37其栅极和漏极连接上述节点T2，其漏极介由流动与偏压电源Vbn2对应的电流的晶体管Qn36而连接电源Vss。
如上述那样，在流到差动输入Nin的晶体管Qn1的电流为「1」，流到晶体管Qn2的电流变为「0」的场合，节点T1和节点T2的电流比也被维持为1∶0，根据该电流决定T1和T2的电位。因而，从输出部的p沟道晶体管Qop1输出最大电压(这里等于Vcc)的信号。
在模拟信号是0电平的场合，向放大电路100的逻辑电路L10供给L电平的切换信号(在0～127电平以下的场合，供给L电平的切换信号)，Nin用电流控制部Swn1的各晶体管不工作，由p沟道晶体管构成的Pin用电流控制部Swp1的各晶体管Qp3、Qp5导通。由于供给放大电路100的正输入端子IN1的模拟信号是相当于0电平的电压信号，差动输入Pin工作，差动输入Nin不工作。
这里，差动输入Pin的晶体管Qp1的漏极直接连接上述的节点T2，另一个晶体管Qp2的漏极，介由在和电源Vss之间设置的构成电流镜电路的n沟道晶体管Qn31、Qn32和与该晶体管Qn31、Qn32共阴-共栅放大器连接的n沟道晶体管Qn33、Qn34，连接节点T1。该晶体管Qn33、Qn34，其栅极共同连接偏压电源Vbn1，上述晶体管Qn31、Qn32的栅极连接晶体管Qn33的漏极，和上述p沟道侧的共阴-共栅放大器连接电路一起，在放大电路100内的输出路径设置输出电阻，提高放大电路的增益。
在切换信号SEL1是L电平的场合，由于差动输入Nin侧不工作，节点T1的电位由上述差动输入Pin的晶体管Qp2的输出决定，节点T2的电位同样由上述差动输入Pin的晶体管Qp1的输出决定。在该例中，节点T1的电位为「0」，相对于此，节点T2的电位为「1」，从输出部的n沟道晶体管Qon1输出最小电压(这里等于Vss)的信号。
如以上那样在图4表示的电路结构中，由于向DAC的输入数字信号的MSB数据作为切换信号SEL被供给，例如，在8比特数字数据(0电平～255电平)的场合，当供给放大电路100的模拟信号是0～127电平时，Pin用电流控制部Swp1工作，向差动输入Pin供给电流；当为128电平～255电平时，Nin用电流控制部Swn1工作，向差动输入Nin供给电流(抽出电流)。
实施方式2
图5表示实施方式2的轨至轨型放大电路110的电路结构例。和图4表示的电路结构不同点是，从图3的DAC200不仅供给MSB而且供给高位多个比特(在该例中高位4比特)数据作为切换信号SEL1～SEL4，控制Pin用电流控制部Swp2、Nin用电流控制部Swn2。
处理高位多个比特的逻辑部L12具有：反相放大MSB数据的二级反相器L1、L2；求出相当于从MSB起为第2位～第4位的比特数据的切换信号SEL2～SEL4的“或非”(NOR)逻辑的NOR门L3；和将NOR逻辑结果及反相器L1的输出的NOR逻辑进行求出的NOR门L4。
向设置在Pin用电流控制部Swp2的二个p沟道晶体管Qp3、Qp5的一个(这里是Qp3)和设置在Nin用电流控制部Swn2的二个n沟道晶体管Qn3、Qn5的一个(这里是Qn5)的栅极供给来自反相器L2的MSB数据所对应的电平的切换信号，控制对应的晶体管工作。
向设置在Pin用电流控制部Swp2的二个p沟道晶体管Qp3、Qp5的另一个(这里是Qp5)和设置在Nin用电流控制部Swn2的二个n沟道晶体管Qn3、Qn5的另一个(这里是Qn3)的栅极供给NOR门L4的输出，控制对应的晶体管工作。
在从MSB起为第2位～第4位的比特数据都是L电平时，从NOR门L3输出H电平，在即使一个有H电平时从NOR门L3也输出L电平。而且，在MSB是L电平时从NOR门L4输出L电平，所以逻辑电路L12的输出变为(L，L)。在MSB是H电平的情况下，剩余的比特全部是L电平时逻辑电路L12的输出为(H，L)；即使其它比特中的一个有H电平时，逻辑电路L12的输出为(H，H)。因而，向差动输入Pin和差动输入Nin的电流供给比变为：
(i)MSB是L电平，其它比特是L或H时(L12的输出＝L，L)，
Pin∶Nin＝2∶0
(ii)MSB是H电平，其它比特是L时(L12的输出＝H，L)，
Pin∶Nin＝1∶1
(iii)MSB是H电平，其它比特中即使一个有H时(L12的输出＝H，H)，
Pin∶Nin＝0∶2。
在用模拟信号的电平考虑的情况下，当以n＝8比特的场合为例时，在0电平～127电平的场合，仅向差动输入Pin供给电流，差动输入Pin工作，从输出晶体管Qon2侧放大对应的0～127电平的信号并输出。在128电平的场合，Pin用电流控制部Swp2、Nin用电流控制部Swn2的双方以1∶1流动电流，并且差动输入Pin及差动输入Nin的双方都工作，对应输出的晶体管Qop2、Qon2一面取得平衡一面工作，输出具有电源Vcc和Vss的中间电压的信号。在144电平～255电平的场合，仅向差动输入Nin供给电流，而且差动输入Nin工作，从输出晶体管Qop1侧放大对应的144～255电平的信号并输出。
这样在实施方式2中，对于与n比特的数字信号对应的模拟信号，用三阶段实行对流到差动输入Pin和差动输入Nin的电流比切换。
这里，用图6和图7，分别对于用上述实施方式1和2的放大电路的场合、用相关技术的放大电路的场合，说明消耗电力和偏压(对应于微分线性误差)的不同。
图6表示实施方式1、2的放大电路(图4，图5)和相关技术方式的放大电路(图2)的消耗电流(A)相对输入电压(IN1)的不同。图中，实线是实施方式1的放大电路的特性，双点划线是实施方式2的放大电路的特性，虚线是相关技术的放大电路的特性。如相关技术那样，在用电流镜电路CMp1、CMn1的放大电路中，分别存在如上述那样仅使差动输入Pin工作时的电流镜电路CMp1的电流消耗、仅使差动输入Nin工作时的电流镜电路CMn1的电流消耗。但是，在本实施方式1、2的任一个放大电路100、110中，由于能省去电流镜电路，所以电流镜电路的电流消耗没有了，电流消耗不取决于输入电压而是恒定的，实施方式1和2均在图6的例子中，相对于相关技术而以约83％的电力消耗为好，能达到低电力消耗化。虽然该数值随着电路特性而变动，但是和使用了电流镜电路的相关技术方式的电路比较，如本实施方式1、2那样，通过利用向DAC的输入数字信号的规定比特来切换向差动输入Nin、Pin的电流供给比的方式，能够为约80％～85％左右的电力消耗量，能实现低电力消耗化。虽然图6没有表示出来，但和相关技术方式比较，由于能省去电流镜电路，本实施方式的放大电路的面积可能为其90％左右(在后述的实施方式3的放大电路也能实现同样的小面积)。
图7表示本实施方式1、2的放大电路(图4，图5)和相关技术方式的放大电路(图2)的相对输入电压的偏压变化(任意单位)的不同(图7是结果不包括电路处理离散的状态的一个例)。和图6同样，图中，实线是实施方式1的放大电路特性，双点划线是实施方式2的放大电路特性，虚线是相关技术的放大电路特性。在图7，为了说明而将曲线中用圆包围的区域部分放大并表示。
在相关技术方式的放大电路中，由于根据从DAC来的模拟信号的电压值(输入电压)，对是否n沟道型差动输入部工作或p沟道型差动输入工作或该双方的差动输入部工作进行切换，偏压在各自切换的区域虽然是曲线性的变化，但是在切换的区域产生着比较大的偏压。
与此相对，实施方式1的放大电路100由于用MSB数据切换差动输入的工作切换和电流供给比，所以在相当于第n-1位的比特位置的输入电压而可看到随着切换暂时的偏压上升。可是，若一旦切换，则其后的偏压变化是线性的，而且和相关技术方式比较，整个输入电压区域的变化量变小是能理解的。
实施方式2的放大电路110使用高位4比特数据，根据MSB数据和其以外的高位比特数据的电平，以三阶段、二次地切换差动输入Nin、Pin的工作和向该差动输入的电流供给比。因此，如图7表示的那样，各切换区域的变化量和实施方式1的变化量相比也降低了。因而，想要提高数字信号MSB的变化点的线性的场合，通过不仅用MSB而且用多个比特实行差动输入的工作切换，能使切换时的变动量减少是可以理解的。例如，实施方式2的放大电路110的偏压变化量可以为实施方式1的放大电路100的变化量的1/2。
该偏压的变化量，通过例如以下说明的实施方式3那样使切换幅度进一步缩小，就能够变得更小，能改善相对输入模拟信号的微分线性误差。
实施方式3
图8表示实施方式3的轨至轨型放大电路120的电路结构例。它和实施方式2的放大电路110(图5)不同点是：用逻辑电路L14判定高位数位的多个比特数据的各电平，根据各电平以四阶段、三次地控制差动输入的工作切换。逻辑电路L14具有：放大MSB数据的二个反相器L1、L2；二个“与非”(NAND)门L5、L6；和NOR门L7、L8。NAND门L5求出数字信号第2比特、第3比特的切换信号SEL2、SEL3的“与非”(NAND)逻辑；NOR门L7求出第2比特、第3比特的切换信号SEL2、SEL3的NOR逻辑；NAND门L6求出NAND门L5的输出和反相器L1的输出的NAND逻辑；NOR门L8求出NOR门L7的输出和反相器L的输出的NOR逻辑。
另外，Pin用电流控制部Swp3具有：MSB所对应的切换信号SEL1供给栅极的p沟道型晶体管Qp3、Qp5；和NAND门L6的输出被输出至栅极的p沟道型晶体管Qp7；和NOR门L8的输出被输出至栅极的p沟道型晶体管Qp9。在和电源Vcc之间所设置的电流源Csp3的各电流源晶体管Qp4、Qp6、Qp8、Qp10分别与上述晶体管Qp3、Qp5、Qp7、Qp9连接。
Nin用电流控制部Swn3具有；MSB所对应的切换信号SEL1供给栅极的n沟道型晶体管Qn3、Qn5；NAND门L6的输出被输出至栅极的p沟道型晶体管Qn9；和NOR门L8的输出被输出至栅极的p沟道型晶体管Qn7。在和电源Vss之间所设置的电流源Csn3的各电流源晶体管Qn4、Qn6、Qn8、Qn10分别与上述晶体管Qn3、Qn5、Qn7、Qn9连接。
说明这种电路结构的电流供给比切换工作的一例如下。当MSB、第2位、第3位的比特数据(SEL1、2、3)都是L电平时，反相器L2输出、NAND门L6输出、NOR门L8输出全部成为L电平。当MSB是L电平，剩余的比特是H电平时，反相器L2输出、NAND门L6输出、NOR门L8输出成为(L、H、L)。
在MSB是H电平而剩余的是L电平时，反相器L2输出、NAND门L6输出、NOR门L8输出成为(H、H、L)。另外，在SEL1、2、3都是H电平时，反相器L2输出、NAND门L6输出、NOR门L8输出全部成为H电平。因而，差动输入Pin和差动输入Nin的电流供给比，归纳如下：
(i)在MSB是L电平，其它比特也是L电平时，
Pin∶Nin＝4∶0
(ii)在MSB是L电平，其它比特是H电平时，
Pin∶Nin＝3∶1
(iii)在MSB是H电平，其它比特是L电平时，
Pin∶Nin＝1∶3
(iv)在MSB是H电平，其它比特是H电平时，
Pin∶Nin＝0∶4。
在上述电流供给比的例子中，在(i)的场合仅差动输入Pin工作，在(iv)的场合仅差动输入Nin工作。因而，那时的节点T1、T2，在仅差动输入Pin工作时根据p型沟道型晶体管Qp1的漏极输出(节点T2)的电位决定输出信号的电平；在仅差动输入Nin工作时根据n型沟道型晶体管Qn1的漏极输出(节点T1)的电位决定输出信号的电平。
在(ii)及(iii)的场合，差动输入Pin和差动输入Nin的双方都工作，通过电流镜电路Qp31、Qp32，在节点T2用由切换信号控制的电流比对差动输入Pin的晶体管Qp1的输出信号和此时的差动输入Nin的晶体管Qn2的输出信号进行加法运算。而且，根据节点T1、节点T2所得到的输出信号，使输出晶体管Qop1、Qon2分别工作，在输出端子Qut得到与供给的模拟信号对应的放大信号。
如以上那样，实施方式3的放大电路120用高位3比特，四阶段控制相对输入电压的电流供给比的切换，调整得比实施方式2的电路110更细，例如，在DAC对10比特数字数据进行转换的场合，也能抑制电流供给比切换区域的微分线性误差的增大，能维持足够的转换精度。通过变更逻辑电路L14的结构，用高位3比特也能实行Pin∶Nin＝2∶2的电流供给比。这时，切换成为5阶段，能进一步谋求降低微分线性误差。
作为一例，在如图3表示的那样在本实施方式1～3的DAC及放大电路的输出信号是供给显示面板各像素的显示数据的场合，除了线性的数字模拟转换外，有时也实行与面板显示特性等相应的γ校正。因此，再将γ校正用的数字数据供给本实施方式(特别是实施方式2及3)的放大电路，例如使模拟信号的低电压侧的切换范围比高电压侧的切换范围狭窄，提高低电压侧的模拟信号的转换·放大精度也可。
在以上的各实施方式1～3中，偏压电源电压Vbp1、Vbp2、Vbn1、Vbn2分别根据放大电路的电路元件阈值、电流特性和放大系数等设定为最佳电压。作为一例，在电源Vcc为5V而电源Vss为0V(接地)时，Vbp1、Vbp2、Vbn1、Vbn2可以分别设定为4.5V，3.5V，1.5V，1.0V。

Claims (4)

1.一种轨至轨型放大电路，用于放大来自数字模拟转换电路的模拟信号，其特征在于，
该轨至轨型放大电路具备：
第1差动输入部，具有n沟道型晶体管对；
第2差动输入部，具有p沟道型晶体管对；
第1电流源，设置在上述第2差动输入部和高电压侧的第1电源线之间，将来自上述第1电源线的电流供给上述第2差动输入部；
第2输入部用的电流控制部，设置在该第1电流源和上述第2差动输入部之间，根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据，对从上述第1电流源向上述第2差动输入部的电流供给进行控制；
第2电流源，设置在低电压侧的第2电源线和上述第1差动输入部之间，使电流从上述第1差动输入部流到上述第2电源线，以及
第1输入部用的电流控制部，设置在该第2电流源和上述第1差动输入部之间，根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据，对从上述第1差动输入部向上述第2电流源的电流供给进行控制。
2.根据权利要求1记载的轨至轨型放大电路，其特征在于，
对上述第1输入部用的电流控制部和上述第2输入部用的电流控制部所供给的上述数字数据，是向上述数字模拟转换电路的输入数字数据的最高位比特数据。
3.根据权利要求1记载的轨至轨型放大电路，其特征在于，
对上述第1输入部用的电流控制部和上述第2输入部用的电流控制部所供给的上述数字数据，是包含向上述数字模拟转换电路的输入数字数据的最高位比特数据的高位侧的多个比特位置的数据，根据所供给的多个比特位置的数据，对流到上述第1差动输入部和上述第2差动输入部的电流比进行控制。
4.一种半导体装置，具有数字模拟转换电路和用于将来自该数字模拟转换电路的模拟信号进行放大的轨至轨型放大电路，其特征在于，
上述轨至轨型放大电路具备：
第1差动输入部，具有n沟道型晶体管对；
第2差动输入部，具有p沟道型晶体管对；
第1电流源，设置在上述第2差动输入部和高电压侧的第1电源线之间，将来自上述第1电源线的电流供给上述第2差动输入部；
第2输入部用的电流控制部，设置在该第1电流源和上述第2差动输入部之间，根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据，对从上述第1电流源向上述第2差动输入部的电流供给进行控制；
第2电流源，设置在低电压侧的第2电源线和上述第1差动输入部之间，使电流从上述第1差动输入部流到上述第2电源线，以及
第1输入部用的电流控制部，设置在该第2电流源和上述第1差动输入部之间，根据向上述数字模拟转换电路的输入数字数据的规定比特位置的数字数据，对从上述第1差动输入部向上述第2电流源的电流供给进行控制，
对上述第1输入部用的电流控制部和上述第2输入部用的电流控制部所供给的上述数字数据，是包含向上述数字模拟转换电路的输入数字数据的最高位比特数据的高位侧的多个比特位置的数据，
根据所供给的多个比特位置的数据，控制流到上述第1差动输入部和上述第2差动输入部的电流比，调整上述数字模拟转换电路的微分线性误差。
CNA2008100951228A 2007-03-06 2008-03-04 轨至轨型放大电路及半导体装置 Pending CN101262207A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007056380A JP2008219655A (ja) 2007-03-06 2007-03-06 レールトゥレール型増幅回路及び半導体装置
JP2007056380 2007-03-06

Publications (1)

Publication Number Publication Date
CN101262207A true CN101262207A (zh) 2008-09-10

Family

ID=39762069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100951228A Pending CN101262207A (zh) 2007-03-06 2008-03-04 轨至轨型放大电路及半导体装置

Country Status (5)

Country Link
US (1) US7592868B2 (zh)
JP (1) JP2008219655A (zh)
KR (1) KR20080081858A (zh)
CN (1) CN101262207A (zh)
TW (1) TWI359560B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001633A (zh) * 2011-09-09 2013-03-27 晨星软件研发(深圳)有限公司 用于高速低解析度的电流控制数字-模拟转换器的nmos缓冲器
CN112448684A (zh) * 2019-08-27 2021-03-05 立积电子股份有限公司 运算放大器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259549B2 (en) * 2009-08-04 2012-09-04 Doug Carson & Associates, Inc. Deflection reference adjustment for variable track pitch media
JP6707477B2 (ja) 2017-02-07 2020-06-10 株式会社東芝 コンパレータ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797631A (en) * 1987-11-24 1989-01-10 Texas Instruments Incorporated Folded cascode amplifier with rail-to-rail common-mode range
KR100560413B1 (ko) 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001633A (zh) * 2011-09-09 2013-03-27 晨星软件研发(深圳)有限公司 用于高速低解析度的电流控制数字-模拟转换器的nmos缓冲器
CN103001633B (zh) * 2011-09-09 2016-08-10 晨星软件研发(深圳)有限公司 用于高速低解析度的电流控制数字-模拟转换器的nmos缓冲器
CN112448684A (zh) * 2019-08-27 2021-03-05 立积电子股份有限公司 运算放大器
CN112448684B (zh) * 2019-08-27 2024-04-05 立积电子股份有限公司 运算放大器

Also Published As

Publication number Publication date
KR20080081858A (ko) 2008-09-10
JP2008219655A (ja) 2008-09-18
US7592868B2 (en) 2009-09-22
US20080224777A1 (en) 2008-09-18
TWI359560B (en) 2012-03-01
TW200845573A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
CN102045035B (zh) 一种低功耗宽带高增益高摆率单级运算跨导放大器
US7023275B2 (en) Variable gain amplifier
US7642853B2 (en) High-swing operational amplifier output stage using adaptive biasing
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
KR101330751B1 (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
CN110729995B (zh) 一种电平转换电路及电平转换方法
US7889008B2 (en) Programmable gain MOS amplifier
US7834791B2 (en) Current steering DAC and voltage booster of same
CN107395162B (zh) 箝位电路及箝位电压的方法
CN101599742A (zh) 放大器和偏移调节电路
JP5570445B2 (ja) 送信回路
US11394389B2 (en) Buffer circuit and buffer
US8519786B2 (en) Variable gain amplifier with fixed bandwidth
CN101262207A (zh) 轨至轨型放大电路及半导体装置
CN104348473A (zh) 具有振幅伺服环的高速电平移位器
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US7053711B2 (en) Multistage differential amplifier
CN102468820A (zh) 用于仿真电阻器的集成电路
CN107171650B (zh) 可变增益放大电路
US9847758B2 (en) Low noise amplifier
CN109067371B (zh) 一种无电阻网络可编程增益放大器电路
CN114756076B (zh) 电压缓冲电路
US11502656B2 (en) Variable gain amplifier
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法
JP2005236675A (ja) 電流出力型ディジタル・アナログコンバータ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080910