CN101261967B - 加强型封装载板及其制造方法 - Google Patents

加强型封装载板及其制造方法 Download PDF

Info

Publication number
CN101261967B
CN101261967B CN2008100955553A CN200810095555A CN101261967B CN 101261967 B CN101261967 B CN 101261967B CN 2008100955553 A CN2008100955553 A CN 2008100955553A CN 200810095555 A CN200810095555 A CN 200810095555A CN 101261967 B CN101261967 B CN 101261967B
Authority
CN
China
Prior art keywords
carrier plate
encapsulating carrier
encapsulating
adhesive body
fringe region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100955553A
Other languages
English (en)
Other versions
CN101261967A (zh
Inventor
郑仁义
陈光雄
许俊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2008100955553A priority Critical patent/CN101261967B/zh
Publication of CN101261967A publication Critical patent/CN101261967A/zh
Application granted granted Critical
Publication of CN101261967B publication Critical patent/CN101261967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种加强型封装载板及其制造方法，在封装载板的上表面的边缘区域及/或下表面的边缘区域上，形成有以封胶体制成的支撑框架，由此增强封装载板的机械强度。该加强型封装载板包含：一封装载板，包含有一第一表面、相对于该第一表面的一第二表面、及连接该第一与第二表面的多个侧面，该第一表面包含有至少一个芯片放置区域以及除该芯片放置区以外的边缘区域；及一第一封胶体，通过一封模工艺形成在该封装载板的第一表面的边缘区域上，由此增强该封装载板的机械强度。

Description

加强型封装载板及其制造方法
技术领域
本发明涉及一种封装载板及其制造方法，以及半导体封装构造的制造方法，更特别有关于一种加强型封装载板及其制造方法，以及使用上述加强型封装载板的半导体封装构造的制造方法。
背景技术
参考图1，已知的封装载板100上设有一至数个封装单元110，封装载板100的外围有一边缘区域120，供封装工艺时用来运输、定位、压持等工序的使用。然而，上述封装载板100的缺点在于：由于封装载板100的厚度因需要而越来越薄时，当封装载板100在机台间进行运输的时候，会因为封装载板100太软而发生卡料(jamming)的情形，使得封装载板100被破坏而无法使用。另外，在进行粘晶与打线的工艺时，封装载板100需要加热以利工艺的进行，然而当封装载板100过薄时，加热会使得封装载板100产生翘曲或变形，影响封装工艺的可制造性及良率。
有鉴于此，便有需要提出一种加强型封装载板，以解决上述问题。
发明内容
本发明的目的在于提供一种加强型封装载板，可增强封装载板的整体刚性。
为达上述目的，本发明的加强型封装载板包含有一封装载板，其具有一第一表面、相对于第一表面的一第二表面、及连接第一与第二表面的多个侧面。在第一表面的边缘区域及/或第二表面的边缘区域上，形成有以封胶体制成的支撑框架，由此增强封装载板的机械强度。
本发明的另一目的在于提供一种加强型封装载板的制造方法。
为达上述目的，本发明的加强型封装载板的制造方法利用封模工艺在封装载板上形成支撑框架。
本发明的再一目的在于提供一种半导体封装构造的制造方法。
为达上述目的，本发明的半导体封装构造的制造方法使用上述的加强型封装载板，并通过粘晶、打线、封胶、植球以及单体分割等工艺，来形成半导体封装构造。
根据本发明的加强型封装载板，由于在封装载板上设置有支撑框架，能够增强封装载板的整体刚性，可避免因封装载板太软在工艺当中发生卡料，或者是因封装载板被加热而发生翘曲的情形。
为了让本发明的上述和其他目的、特征、和优点能更明显，下文特举本发明实施例，并配合所附图示，作详细说明如下。
附图说明
图1为已知封装载板。
图2a为用于本发明的加强型封装载板的封装载板的俯视图。
图2b为用于本发明的加强型封装载板的封装载板的侧视图。
图3a至3d为不同态样的本发明的加强型封装载板的侧视图。
图4a与4b为不同态样的本发明的加强型封装载板的俯视图，其中支撑框架为封闭的环状结构。
图5a与5b为不同态样的本发明的加强型封装载板的俯视图，其中支撑框架为不连续的结构。
图6为本发明的加强型封装载板的侧视图，其中支撑框架的表面形成有凹凸状的构造。
图7显示形成图3a所示的支撑框架所用的模具。
图8a至8e显示本发明的半导体封装构造的制造方法。
附图标记说明
100封装载板            110封装单元
120边缘区域            200封装载板
202上表面              202a边缘区域
204下表面              204a边缘区域
206侧面                210基板单元
220支撑框架            222凹凸结构
230芯片放置区域        300模具
312上模具    314下模具
322模穴      324模穴
410芯片      420焊线
430封胶体    440锡球
具体实施方式
参考图2a及2b，本发明的加强型封装载板的制造方法先提供一封装载板200，例如是一导线架或一基板，基板可为例如是厚度为0.2mm以下的矩形的基板条(substrate strip)，其上界定有多个基板单元210。封装载板200包含有一上表面202，例如是封装载板200的置晶面、一下表面204，例如是封装载板200的背面、以及连接上、下表面202、204的多个侧面206。另外，在封装载板200的上表面202的各基板单元210内，则界定有一芯片放置区域230。
接着，参考图3a至3d，以封模(molding)工艺在封装载板200的上表面202的边缘区域202a上，或者是下表面204的边缘区域204a上，或者是两边缘区域202a及202b上，形成宽度为2mm至5mm、以封胶体(encapsulant)制成的一支撑框架220(见图3a)。此外，亦可在封装载板200的上表面202的边缘区域202a以及侧面206上形成支撑框架220(见图3b)。同样地，支撑框架220可形成在封装载板200的下表面204的边缘区域204a以及侧面206上(见图3c)，或者是支撑框架220形成在封装载板200的上表面202的边缘区域202a、下表面204的边缘区域204a、以及侧面206上(见图3d)。
参考图4a及图4b，本发明的加强型封装载板的支撑框架220可为连续结构形成在封装载板200的上表面202、下表面204、或者是上与下表面202、204上，亦即支撑框架220具有一封闭的环状结构。另外，参考图5a及5b，支撑框架220亦可以不连续结构形成在封装载板200的上表面202、下表面204、或者是上与下表面202、204上，亦即形成在封装载板200上的支撑框架220具有多段的结构。此外，在图3a中形成在边缘区域202a及202b上的支撑框架220的剖面可为例如矩形或梯形。另外，参考图6，在支撑框架220的表面可形成有锯齿状的构造222，以增强其机械强度。
根据本发明的加强型封装载板，其支撑框架可利用封模的工艺来形成。详言之，将熔融的封胶注入模具的模穴内，该模具的模穴具有与支撑框架相对应的形状，待封胶硬化后即形成本发明的支撑框架。例如，参考图7，欲形成图3a所示的支撑框架220，可利用一模具300来形成。模具300包含有一上模具312与一下模具314，上模具312具有一模穴322，其与位在封装载板200的上表面202上的支撑框架220相对应。同样地，下模具314具有一模穴324，其与位在封装载板200的下表面204上的支撑框架220相对应。欲形成图3a所示的支撑框架220，可将上模具312设置于封装载板200的上表面202，下模具314设置于封装载板200的下表面204，并将熔融的封胶注入上、下模穴322、324内，待封胶硬化后，即可形成如图3a所示的支撑框架220。同样地，欲形成图3b至6中的支撑框架220，亦可利用具有对应模穴的模具来达成，在此不再赘述。
参考图8a至8e，本发明的加强型封装载板形成后，可接着进行半导体元件封装工艺，以形成半导体封装构造。举例而言，将芯片410粘着在封装载板200上(见图8a)，再以焊线420将芯片410电性连接至封装载板200(见图8b)，并于封装载板200的上表面202上形成封胶体430，以包覆芯片410与焊线420(见图8c)。若所要形成的半导体封装构造为球栅阵列(ballgrid array；BGA)封装构造，可在封装载板200的下表面204上进行植球的工艺，使得芯片410可通过锡球440与外界电路电性连接(见图8d)。最后将封装载板200单体化，并移除支撑框架220，以形成各个包含有芯片410的半导体封装构造(见图8e)。除了球栅阵列封装构造的外，本发明的加强型封装载板亦可形成平面栅格阵列(land grid array；LGA)封装构造或者是四方扁平无接脚(quad flat non-leaded；QFN)封装构造。应注意者，虽然本实施例采用单独封模的方式来做说明，亦即每一个封装区域均采用单独的封胶体来封模，。无论如何，本发明亦可采用整体封模的方式，亦即封装载板200上所有的封装区域以一整个连续的封胶体来封模。由于此为已知的技术，于此不再详述。
根据本发明的加强型封装载板，由于在封装载板上设置有支撑框架，能够增强封装载板的整体刚性，可避免因封装载板太软在工艺当中发生卡料，或者是因封装载板被加热而发生翘曲的情形。另外，由于支撑框架设置在封装载板的边缘区域上，封装载板的中央区域处仍可供后续的粘晶、打线、封模、单体分割等半导体元件封装工艺。再者，在封装载板完成后续的半导体元件封装工艺后，封装载板的边缘部分被裁切掉，此时位于封装载板的边缘区域上的支撑框架也一并被裁切掉。由于支撑框架由封胶体所形成，被裁切掉的支撑框架可直接当作废料处理，省却了回收的麻烦。
虽然本发明已以前述优选实施例揭示，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (13)

1.一种加强型封装载板，其包含：
一封装载板，包含有一第一表面、相对于该第一表面的一第二表面、及连接该第一与第二表面的多个侧面，该第一表面包含有至少一个芯片放置区域以及除该芯片放置区以外的边缘区域，所述边缘区域供封装工艺时使用；及
一第一封胶体，通过一封模工艺形成在该封装载板的第一表面的边缘区域上，由此增强该封装载板的机械强度，其中在封装载板完成后续的半导体元件封装工艺后，封装载板的边缘部分被裁切掉，此时位于封装载板的边缘区域上的第一封胶体也一并被裁切掉。
2.如权利要求1所述的加强型封装载板，还包含：
一第二封胶体，通过一封模工艺形成在该封装载板的第二表面的边缘区域上，由此增强该封装载板的机械强度。
3.如权利要求1所述的加强型封装载板，其中该第一封胶体更形成在该封装载板的侧面上。
4.如权利要求3所述的加强型封装载板，其中该第一封胶体更形成在该封装载板的第二表面上。
5.如权利要求2所述的加强型封装载板，其中该第一与第二封胶体的剖面为矩形或梯形。
6.如权利要求2所述的加强型封装载板，其中该第一与第二封胶体的表面上形成有锯齿状的构造。
7.如权利要求1所述的加强型封装载板，其中该第一封胶体具有一封闭的环状结构。
8.如权利要求1所述的加强型封装载板，其中该第一封胶体为一不连续结构体。
9.一种加强型封装载板的制造方法，包含下列步骤：
提供一封装载板，其包含有一第一表面、相对于该第一表面的一第二表面、及连接该第一与第二表面的多个侧面，其中该第一表面包含有至少一个芯片放置区域以及除该芯片放置区以外的边缘区域，所述边缘区域供封装工艺时使用；及
以封模工艺在该封装载板的第一表面的边缘区域上形成一第一封胶体，由此增强该封装载板的机械强度，其中在封装载板完成后续的半导体元件封装工艺后，封装载板的边缘部分被裁切掉，此时位于封装载板的边缘区域上的第一封胶体也一并被裁切掉。
10.如权利要求9所述的方法，还包含：
以封模工艺在该封装载板的第二表面的边缘区域上形成一第二封胶体，由此增强该封装载板的机械强度。
11.如权利要求9所述的方法，其中该第一封胶体更形成在该封装载板的侧面上。
12.如权利要求11所述的方法，其中该第一封胶体更形成在该封装载板的第二表面上。
13.一种半导体封装构造的制造方法，包含下列步骤：
提供一封装载板，其包含有一第一表面、相对于该第一表面的一第二表面、及连接该第一与第二表面的多个侧面，其中该第一表面包含有多个芯片放置区域以及除这些芯片放置区以外的边缘区域，所述边缘区域供封装工艺时使用；
以封模工艺在该封装载板的第一表面的边缘区域上形成一第一封胶体，由此增强该封装载板的机械强度；
将多个芯片分别设置在这些芯片放置区域，并与该封装载板电性连接；
在该封装载板的第一表面上形成至少一第三封胶体，用以包覆这些芯片；及
将该载板单体化，移除该第一封胶体，以形成各个半导体封装构造，其中封装载板的边缘部分被裁切掉，此时位于封装载板的边缘区域上的第一封胶体也一并被裁切掉。
CN2008100955553A 2008-04-29 2008-04-29 加强型封装载板及其制造方法 Active CN101261967B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100955553A CN101261967B (zh) 2008-04-29 2008-04-29 加强型封装载板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100955553A CN101261967B (zh) 2008-04-29 2008-04-29 加强型封装载板及其制造方法

Publications (2)

Publication Number Publication Date
CN101261967A CN101261967A (zh) 2008-09-10
CN101261967B true CN101261967B (zh) 2011-07-13

Family

ID=39962308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100955553A Active CN101261967B (zh) 2008-04-29 2008-04-29 加强型封装载板及其制造方法

Country Status (1)

Country Link
CN (1) CN101261967B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930928B (zh) * 2009-06-26 2012-07-04 日月光半导体（上海）股份有限公司 半导体封装用薄型基板的制造方法
KR20170059833A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 스트립기판 및 그 제조 방법
CN107039329B (zh) * 2017-03-22 2019-12-17 上海凯虹科技电子有限公司 针对薄基板的小尺寸封装体的封装方法及封装体

Also Published As

Publication number Publication date
CN101261967A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
CN102203927B (zh) 一种器件塑封的方法及其封装结构
CN101261967B (zh) 加强型封装载板及其制造方法
CN106128965A (zh) 一种无基板封装器件的制作方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
KR20050049346A (ko) 반도체장치 및 그 제조방법
CN101190556B (zh) 废胶剥除装置
CN210006719U (zh) 一种密集型引线框架
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
CN101483168B (zh) 基于金属框架的模塑方式sim卡封装结构及其封装方法
JP5816399B2 (ja) 成形型、基板吸着型、樹脂封止装置および樹脂封止電子部品の製造方法
JP6525835B2 (ja) 電子部品の製造方法
US8273445B2 (en) Reinforced assembly carrier
CN100411121C (zh) 散热型封装结构及其制法
US20050258552A1 (en) Semiconductor molding method and structure
JP4790750B2 (ja) 樹脂封止型半導体装置の製造方法
KR20060111937A (ko) 반도체 패키지 제조용 몰드 구조
CN110634819A (zh) 一种带有散热片的存储类产品封装结构及制造方法
CN100353512C (zh) 防止翘曲的封装结构及其制造方法
CN201075380Y (zh) 一种塑封模具
CN218447899U (zh) 可靠性及作业性改善型框架结构
CN201340608Y (zh) 基于金属框架的模塑方式sim卡封装结构
KR100726039B1 (ko) 복층 리드프레임 및 이를 위한 제조방법
TWI228304B (en) Method for manufacturing ball grid package
CN1354500A (zh) 薄型球栅阵列式集成电路封装的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant