CN101256971A - 芯片接合工具以及相关设备和方法 - Google Patents

芯片接合工具以及相关设备和方法 Download PDF

Info

Publication number
CN101256971A
CN101256971A CNA2007101101298A CN200710110129A CN101256971A CN 101256971 A CN101256971 A CN 101256971A CN A2007101101298 A CNA2007101101298 A CN A2007101101298A CN 200710110129 A CN200710110129 A CN 200710110129A CN 101256971 A CN101256971 A CN 101256971A
Authority
CN
China
Prior art keywords
semiconductor chip
chip
crushing block
protuberance
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101101298A
Other languages
English (en)
Other versions
CN100583403C (zh
Inventor
玉智泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN101256971A publication Critical patent/CN101256971A/zh
Application granted granted Critical
Publication of CN100583403C publication Critical patent/CN100583403C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种芯片接合工具以及相关设备和方法，芯片接合工具包括：挤压块，用于挤压半导体芯片并且激光束从中通过；和突出部，置于挤压块之下，激光束从中通过，半导体芯片被吸附在其上，并且在挤压块和半导体芯片之间保持间隔。

Description

芯片接合工具以及相关设备和方法
相关申请的交叉引用
本申请要求2007年2月28日提交的韩国专利申请NO.2007-0020479的优先权，该申请公开的内容通过引用全部结合在本申请中。
技术领域
本发明涉及芯片接合，更具体地说，涉及芯片接合工具、具有该芯片接合工具的芯片接合设备及其方法，其能够防止在利用激光束将半导体芯片粘合到基板上的芯片接合处理期间由于粘合剂导致的对芯片接合工具的污染。
背景技术
通常，半导体封装通过多种安装方法来组装。最近，随着产品的小型化和高度集成化，要求高性能的半导体芯片，因此应当增加管脚的数量。这就要求进一步地降低管脚之间的距离(即，接合点间距)。为了满足这一要求，开发了倒装芯片接合技术。
在倒装芯片接合技术中，作为用于将半导体芯片粘合到基板上、并能防止外部物质侵入的粘合树脂，广泛地使用各向异性导电膜(ACF)，各向异性导电粘合剂(ACA)，非导电性聚合物(NCP)等。
如上所述，当使用ACF、ACA或NCP将两种介质彼此接合在一起时，考虑到接合介质的特性，使用通过在恒定的温度、压力和时间挤压介质来对介质进行热接合的方法。
在恒定温度下对介质进行加热的方法包括利用：带有加热器的热杆(热压法)、接触部位的摩擦热、超声波(超声波法)、激光(激光法)等。
激光法使用激光束作为热源，光束通过透明窗，同时在半导体芯片和基板上施加恒定压力。
韩国专利申请公开号NO.2005-0123395公开了使用激光束的倒装芯片接合设备，下面对其进行简要描述。
参考图1和图2，被施加了粘合剂3a的基板3置于平台2上，半导体芯片6由半导体芯片的吸附部4吸附到吸附块5的下表面。
在该状态下，吸附半导体芯片6的吸附块5向下移动，使得半导体芯片6的连接端子7与基板3的连接端子8接触。结果，将半导体芯片6向下压，激光束9通过由透明材料形成的吸附块5。
此时，施加于基板3上的粘合剂3a由于激光束9的加热而在半导体芯片6的周围扩散，而后被固化。
但是，在使用激光束的传统倒装芯片接合设备中，在倒装芯片接合处理期间，粘合剂3a可能没有在半导体芯片6周围部分扩散并在其后立即固化，从而固化部可能突出而高于半导体芯片6。
ACF、ACP或NCP的不正确调整可引起这样的问题，并可导致粘合剂对芯片接合工具的污染。
当进行接合处理、粘合剂被固化时，这样的污染可能对半导体芯片和挤压结构造成严重的破坏。尤其是，在使用激光束的倒装芯片接合设备中，由于吸附块由用于传输激光束的透明材料形成，当产生污染时就不能持续地进行接合处理。当吸附块的宽度D1大于半导体芯片的直径D2时，可能产生这样的现象。
也就是说，在使用激光束的传统倒装芯片接合设备中，吸附块的宽度D1大于半导体芯片的直径D2，吸附块由透明材料形成，以将激光束9均匀地照射到半导体芯片6的整个表面上。
然而，当吸附块的宽度D1大于半导体芯片的直径D2时，在倒装芯片接合处理期间粘合剂3a可能会污染吸附块5。如上所述，当吸附块5被污染时，激光束9的透射率会急剧下降，从而造成倒装芯片接合处理的延误或中断。
发明内容
本发明的实施例提供了一种芯片接合工具、具有该芯片接合工具的芯片接合设备及其方法，其能够在芯片接合处理期间有效地防止对挤压块的污染。
一方面，本发明提供一种芯片接合工具，包括：挤压块，用于挤压半导体芯片并且激光束从中通过；和突出部，置于挤压块之下，激光束从中通过，半导体芯片被吸附在其上，并且在挤压块和半导体芯片之间保持间隔。
该挤压块可具有大于半导体芯片宽度的宽度，突出部可具有小于半导体芯片宽度的宽度，从而使得突出部的与半导体芯片接触的下表面置于半导体芯片的上表面内。
突出部可以与挤压块单独形成，也可以与挤压块整体形成。
此外，可以预定间隔形成多个突出部。
另一方面，本发明提供一种芯片接合设备，包括：用于支持基板的平台；挤压块，用于挤压半导体芯片并且激光束从中通过；和突出部，置于挤压块之下，激光束从中通过，半导体芯片被吸附在其上，并且在挤压块和半导体芯片之间保持一定间隔。
挤压块和突出部可具有用于吸附半导体芯片的真空孔。
再一方面，本发明提供一种芯片接合方法，包括：将粘合剂施加于基板上，使用抽吸组件将半导体芯片吸附到突出部的下表面上，使得挤压块与半导体芯片隔开；将挤压块向下移动；使半导体芯片对准基板；以及发射激光束以固化施加于基板上的粘合剂。
当半导体芯片与基板对准时，在使用摄像头(vision camera)检测半导体芯片与基板的位置，以验证半导体芯片的端子与基板的端子接触后，可将半导体芯片向下压。
附图说明
通过下文中详细描述的本发明的实施例及其附图，本发明的上述和其他目的、特征以及优点将变得更加清楚。附图不必按比例，强调的是本发明的原理。
图1是使用激光束的传统倒装芯片接合设备的剖面图。
图2是使用激光束的传统倒装芯片接合设备的剖面图，示出对吸附块的污染。
图3是根据本发明的一个示例性实施例的芯片接合设备的侧视图。
图4和图5是图3的芯片接合设备的剖面图，示出倒装芯片接合处理。
图6是根据本发明的一个示例性实施例的芯片接合工具的分解透视图。
图7是根据本发明的另一个示例性实施例的芯片接合工具的剖面图。
图8是根据本发明的又一个示例性实施例的芯片接合工具的剖面图。
图9是根据本发明的一个示例性实施例的芯片接合处理的流程图。
图10是根据本发明的一个示例性实施例的芯片接合方法中使用的激光束的波长和透射率的图。
具体实施方式
以下参照其中示出本发明的示例性实施例的附图，更全面地描述本发明。
图3是根据本发明的示例性实施例的芯片接合设备的侧视图，图4和图5是图3的芯片接合设备的剖面图，示出倒装芯片接合处理，图6是根据本发明的示例性实施例的芯片接合工具的分解透视图。
参考图3，根据本发明的一个示例性实施例的芯片接合设备100包括：用于支持基板的平台110；和芯片接合工具120，该芯片接合工具120具有用于挤压半导体芯片6并且激光束从中穿过的挤压块121和激光束从中穿过、半导体芯片6被吸附在其上并且置于挤压块下方以将挤压块121从半导体芯片6隔开的突出部123。
光管101安装于芯片接合设备100的主体102的前部以引导激光束。
现在转到图4和图5，芯片接合工具120包括：挤压块121，激光束从中穿过，由透明材料构成，并且挤压半导体芯片6；以及突出部123，置于挤压块121下方，在芯片接合处理期间将挤压块121从半导体芯片6隔开预定间隔G。
用于吸附半导体芯片6的真空孔121b形成于挤压块121的中心。从安装于光管101上方的激光束产生设备(未示出)发出的激光束9穿过透明挤压块121。用于吸入空气的抽吸组件(未示出)连接至真空孔121b。
真空孔123a形成于突出部123上，与挤压块121的真空孔121b连接。通过操作抽吸组件从真空孔121b和123a吸出空气，将半导体芯片6吸附在突出部123的下表面上。
挤压块121具有大于或等于半导体芯片6的宽度D2的宽度D1，突出部123具有小于半导体芯片6的宽度D2的宽度D3。
挤压块121具有大于或等于半导体芯片6的宽度D2的宽度D1的理由是，这样激光束9可以始终照射到半导体芯片6的边缘和中心，以快速地固化粘合剂3a。
用于根据本发明的一个示例性实施例的芯片接合处理设备中的粘合剂可包括：非导电性聚合物(NCP)、各向异性导电粘合剂(ACA)、各向异性导电膜(ACF)等。这些粘合剂可将半导体芯片粘于基板上，并防止外部物质的侵入。
突出部123可以与挤压块121单独形成，而后粘附于挤压块121的下表面上。
使突出部123与挤压块121单独形成的原因是为了增加处理的便利性以及降低生产成本。
可替代地，挤压块121和突出部123也可以用相同的材料整体形成。
突出部123成台阶状形成于挤压块121的下表面上。这样，突出部123具有小于宽度D1的宽度D3，在芯片接合处理期间将挤压块121与半导体芯片6隔开预定间距G。
具体地说，当突出部123的宽度D3大于或等于挤压块121的宽度D1时，即，当与半导体芯片6接触的突出部123的表面没有置于半导体芯片6的上表面之内时，在芯片接合处理期间粘合剂可能污染突出部123。因此，最好是，与半导体芯片6接触的突出部123的表面置于半导体芯片6的上表面之内。
如图6所示，为了便于更换接合工具120，挤压块121可插入到夹持外壳103中，插入了挤压块121的夹持外壳103可用螺钉105固定于光管101的下部。
为了更换新的挤压块121，首先松开螺钉105，夹持外壳103与之分离，然后从夹持外壳103中取出接合工具120。
接下来，在将新的接合工具(未示出)以上述相同的方式插入到夹持外壳103中以后，使用螺钉105将插入了新的接合工具(未示出)的夹持外壳103固定于光管101上。
此外，门槛或台阶103a形成于夹持外壳103的内表面，以便与挤压块121的上边缘表面接触。
挤压块121的上边缘表面由门槛或台阶103a支持，以将挤压块121可靠地固定在夹持外壳103内。
在根据本发明的一个示例性实施例的芯片接合设备100和芯片接合工具120中，粘合剂3a被施加于置于平台110上的基板3上。
同时，抽吸组件进行操作，以通过真空孔121b和123a吸取空气，从而将半导体芯片6吸附在突出部123的下表面上。
此时，利用突出部123将半导体芯片6与挤压块121隔开预定间隔G。
在此，由于将粘合剂3a施加于基板3上的处理与将半导体芯片6吸附在突出部123的下表面上的处理独立进行，因此这些处理可同时或以颠倒的次序进行。
而后，挤压块121将半导体芯片6向下移动以将半导体芯片6与基板3对准。
此时，由于挤压块121的宽度D1大于半导体芯片的宽度D2，激光束9均匀地照射到半导体芯片6的边缘和中心。
根据本发明，当粘合剂3a施加于基板3上，并通过激光束的加热而固化时，即使在由于ACF、ACP或NCP的不适当调整造成粘合剂3a部分置于半导体芯片6上方的情况下，也可以防止对挤压块121的污染。
在根据本发明的一个示例性实施例的倒装芯片接合设备100和接合工具120中，为了形成预定间隔G，突出部可形成各种形状。
现在转到图7，示出了根据本发明的另外一个实施例的接合工具。
接合工具220具有与挤压块221整体形成的突出部230。利用突出部223，在半导体芯片6和挤压块221之间保持间隔G。根据本发明，当粘合剂3a施加于基板3上并且利用激光束9的加热被固化时，即使在粘合剂3a部分置于半导体芯片6上方的情况下，也可以防止对挤压块221的污染。此时，在处理的方便性上略微不利，但在强度上非常有利。
现在转到图8，示出了本发明的另一个示例性实施例。接合工具320包括多个以预定间隔置于挤压块321中心周围的突出部323。突出部323可以具有多个分别与挤压块321的真空孔321b连通的真空孔323a。利用突出部323在半导体芯片6和挤压块321之间保持间隔G。
根据本发明，当粘合剂3a施加于基板3上并且利用激光束9的加热被固化时，即使在粘合剂3a部分置于半导体芯片6上方的情况下，也可以防止对挤压块321的污染。
此时，由于半导体芯片6能够被均匀下压，半导体芯片6可以牢固地粘附于基板3上。
图9是根据本发明的一个示例性实施例的芯片接合处理的流程图。以下将参考图4、5和9描述根据本发明的一个示例性实施例的倒装芯片接合方法。
首先，使用粘合剂供应单元(未示出)将粘合剂3a施加于基板3上，并顺序地置于平台110之上。
同时，当芯片运输机器人(未示出)拾取一个半导体芯片6并在挤压块下移动该半导体芯片6时，抽吸组件通过形成于挤压块121和突出部123中的真空孔121b和123a抽吸空气，以将半导体芯片6吸附在突出部123的下表面上(S110)。
此时，置于挤压块121下表面上的突出部123将半导体芯片6与挤压块121以一定间隔G隔开。
然后，挤压块121向下移动(S120)。接下来，半导体芯片6与基板3对准(S130)。
在该状态下，激光束9照射到半导体芯片6的上表面上，使得不污染挤压块121，从而固化施加于基板3上的粘合剂3a(S140)。由于突出部123在挤压块121和芯片6之间保持间隔，从而防止了来自粘合剂3a的污染。
当半导体芯片6与基板3对准时(S130)，半导体芯片6的连接端子7与基板3的连接端子8接触，半导体芯片6被向下挤压。
图10是在根据本发明的示例性实施例的倒装芯片接合方法中使用的激光束的波长和透射率的图。
参考图10，在根据本发明的一个示例性实施例的倒装芯片接合方法中，可以使用波长为800-900nm的激光束，同时，该激光通过挤压块的透射率可为80-100％。
在这种情况下，可以将半导体芯片加热到某一合适的温度，通过使粘合剂在半导体芯片周围向下流动，同时使粘合剂固化，可以有效的防止对挤压块的污染。
例如，尽管参照倒装芯片接合技术来描述根据本发明的一个示例性实施例的芯片接合设备，但可以将同样的设备适用于将模具粘合到引线框、印刷电路板(PCB)、电路带等的模具接合技术。
当然，半导体芯片的连接端子和基板的连接端子之间的连接结构可适用例如球形网格阵列(BGA)等多种连接结构。
如上所述，由于突出部在半导体芯片和挤压块之间保持了间隔，从而可避免挤压块被污染。此外，通过有效地防止对挤压块的污染，可顺利地执行芯片接合处理并延长挤压工具的生命周期。
在此示出了本发明的示例性实施例，尽管使用了特定术语，但它们是在一般性和描述性的意义上、而非为了限制性的目的被使用和解释。因此，本领域技术人员应当理解，在不背离如下权利要求所阐明的精神和范围的情况下，可对本发明的形式和细节进行多种改变。

Claims (19)

1. 一种芯片接合工具，包括：
挤压块，用于挤压半导体芯片并且激光束从中通过；和
突出部，置于挤压块之下，激光束从中通过，半导体芯片被吸附在其上，并且在挤压块和半导体芯片之间保持间隔。
2. 根据权利要求1的芯片接合工具，其中挤压块的宽度大于半导体芯片的宽度，突出部的宽度小于半导体芯片的宽度。
3. 根据权利要求1的芯片接合工具，其中突出部的与半导体芯片接触的下表面置于半导体芯片的上表面内。
4. 根据权利要求1的芯片接合工具，其中挤压块和突出部由透明材料形成。
5. 根据权利要求1的芯片接合工具，其中突出部与挤压块单独形成。
6. 根据权利要求1的芯片接合工具，其中突出部以台阶的方式形成于挤压块的下表面上。
7. 根据权利要求1的芯片接合工具，其中突出部与挤压块整体形成。
8. 根据权利要求1的芯片接合工具，其中多个突出部以预定间隔形成。
9. 一种芯片接合设备，包括：
用于支持基板的平台；
挤压块，用于挤压半导体芯片并且激光束从中通过；和
突出部，置于挤压块之下，激光束从中通过，半导体芯片被吸附在其上，并且在挤压块和半导体芯片之间保持一定间隔。
10. 根据权利要求9的芯片接合设备，其中挤压块和突出部具有用于吸附半导体芯片的真空孔。
11. 根据权利要求9的芯片接合设备，其中挤压块的宽度相对地大于或等于半导体芯片的宽度，突出部的宽度相对地小于半导体芯片的宽度。
12. 根据权利要求9的芯片接合设备，其中突出部与挤压块单独形成。
13. 根据权利要求9的芯片接合设备，其中突出部以台阶的方式形成于挤压块的下表面上。
14. 根据权利要求9的芯片接合设备，其中突出部与挤压块整体形成。
15. 根据权利要求9的芯片接合设备，其中多个突出部以预定间隔形成。
16. 一种芯片接合方法，包括：
将粘合剂施加于基板上，使用抽吸组件将半导体芯片吸附到突出部的下表面上，使得挤压块与半导体芯片隔开；
将挤压块向下移动；
使半导体芯片对准基板；以及
发射激光束以固化施加于基板上的粘合剂。
17. 根据权利要求16的芯片接合方法，其中当半导体芯片对准基板时，在对半导体芯片和基板的位置进行检测后，
半导体芯片的端子与基板的端子接触，并且将半导体芯片向下挤压。
18. 根据权利要求16的芯片接合方法，其中挤压块的宽度相对地大于或等于半导体芯片的宽度，突出部的宽度相对地小于半导体芯片的宽度。
19. 根据权利要求16的芯片接合方法，其中突出部与挤压块单独形成。
CN200710110129A 2007-02-28 2007-06-18 芯片接合工具以及相关设备和方法 Expired - Fee Related CN100583403C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070020479A KR100899421B1 (ko) 2007-02-28 2007-02-28 칩 본딩 툴, 그 본딩 툴을 구비하는 플립 칩 본딩 장치 및 방법
KR1020070020479 2007-02-28

Publications (2)

Publication Number Publication Date
CN101256971A true CN101256971A (zh) 2008-09-03
CN100583403C CN100583403C (zh) 2010-01-20

Family

ID=39714544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710110129A Expired - Fee Related CN100583403C (zh) 2007-02-28 2007-06-18 芯片接合工具以及相关设备和方法

Country Status (3)

Country Link
US (1) US7886796B2 (zh)
KR (1) KR100899421B1 (zh)
CN (1) CN100583403C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554354B (zh) * 2012-06-28 2016-10-21 澁谷工業股份有限公司 接合頭
TWI644750B (zh) * 2016-10-20 2018-12-21 科泰機械股份有限公司 倒裝晶片焊接裝置的加壓頭及包括其的加壓組件
CN111730204A (zh) * 2020-06-11 2020-10-02 苏州富强科技有限公司 一种激光焊接吸嘴及激光焊枪

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166130B2 (en) * 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
US20080283198A1 (en) * 2007-05-20 2008-11-20 Silverbrook Research Pty Ltd Die picker with heated picking head
KR100838089B1 (ko) * 2007-07-30 2008-06-16 삼성에스디아이 주식회사 회로 기판 조립체 및 이를 구비하는 플라즈마 디스플레이장치
FR2925969B1 (fr) * 2007-12-26 2010-01-22 Datacard Corp Procede et dispositif d'encartage d'un module ou puce.
TW200947641A (en) * 2008-05-15 2009-11-16 Gio Optoelectronics Corp Die bonding apparatus
US7845543B1 (en) * 2009-11-17 2010-12-07 Asm Assembly Automation Ltd Apparatus and method for bonding multiple dice
US20120092580A1 (en) * 2010-10-13 2012-04-19 Microsoft Corporation Controlling spacing between display and reinforcement layer
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
KR101245356B1 (ko) 2012-08-30 2013-03-19 (주)정원기술 플립 칩 본더의 가압 헤드
JP6070349B2 (ja) * 2013-03-28 2017-02-01 富士通株式会社 接合装置及び接合方法
WO2015072594A1 (ko) * 2013-11-14 2015-05-21 (주)정원기술 레이저 칩 본딩기의 칩 정렬장치
KR20180137888A (ko) 2017-06-20 2018-12-28 주식회사 프로텍 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
KR102410948B1 (ko) * 2017-09-29 2022-06-20 삼성전자주식회사 반도체 칩 접합용 지그, 이러한 지그를 포함하는 반도체 칩의 접합 장치 및 이 장치를 이용한 반도체 칩의 접합 방법
KR102465369B1 (ko) 2018-03-05 2022-11-10 삼성전자주식회사 패키지 온 패키지의 제조방법 및 그의 본딩 장치
KR102134169B1 (ko) * 2018-10-30 2020-07-17 한국생산기술연구원 얼라인헤드를 포함하는 본딩장치
KR20200084174A (ko) * 2019-01-02 2020-07-10 주식회사 프로텍 반도체 칩 레이저 본딩 장치
KR102228432B1 (ko) * 2019-04-09 2021-03-16 레이저쎌 주식회사 레이저 리플로우 장치의 레이저 가압 헤드 모듈
KR102327167B1 (ko) * 2019-11-20 2021-11-16 레이저쎌 주식회사 레이저 리플로우 장치의 레이저 가압 헤드 모듈
JP2022139881A (ja) 2021-03-12 2022-09-26 キオクシア株式会社 半導体製造装置
TWI783662B (zh) * 2021-09-02 2022-11-11 均華精密工業股份有限公司 雷射式固晶設備

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28798E (en) * 1969-12-31 1976-05-04 Western Electric Co., Inc. Methods of and apparatus for aligning and bonding workpieces
JP2530853B2 (ja) * 1987-06-12 1996-09-04 松下電器産業株式会社 液晶表示素子の製造方法
JP3885388B2 (ja) * 1998-10-23 2007-02-21 セイコーエプソン株式会社 水晶振動子の製造装置
JP3487264B2 (ja) * 2000-07-06 2004-01-13 松下電器産業株式会社 電子部品のボンディング装置
KR100584840B1 (ko) * 2002-12-24 2006-05-30 주식회사 이오테크닉스 칩 스케일 마커 및 마킹위치 보정방법
KR20050123395A (ko) * 2004-06-25 2005-12-29 삼성테크윈 주식회사 플립칩 본딩용 칩 흡착 레이저 투과장치
KR100740762B1 (ko) * 2005-02-10 2007-07-19 오므론 가부시키가이샤 접합 방법 및 접합 장치
CN100362641C (zh) * 2005-11-30 2008-01-16 哈尔滨工业大学 用于mems高温压力传感器自动阳极键合的加热装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554354B (zh) * 2012-06-28 2016-10-21 澁谷工業股份有限公司 接合頭
TWI644750B (zh) * 2016-10-20 2018-12-21 科泰機械股份有限公司 倒裝晶片焊接裝置的加壓頭及包括其的加壓組件
CN111730204A (zh) * 2020-06-11 2020-10-02 苏州富强科技有限公司 一种激光焊接吸嘴及激光焊枪

Also Published As

Publication number Publication date
KR20080079885A (ko) 2008-09-02
US20080202677A1 (en) 2008-08-28
KR100899421B1 (ko) 2009-05-27
CN100583403C (zh) 2010-01-20
US7886796B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN100583403C (zh) 芯片接合工具以及相关设备和方法
US6498051B1 (en) Method of packaging semiconductor device using anisotropic conductive adhesive
KR101245356B1 (ko) 플립 칩 본더의 가압 헤드
KR20010012758A (ko) 패턴화된 솔더 범프 어레이의 제조 방법
US20100089983A1 (en) Forming Solder Balls on Substrates
CN1985351A (zh) 电气器件的高密度结合
US7056767B2 (en) Method and apparatus for flip chip device assembly by radiant heating
JP6543421B2 (ja) 転写方法および実装方法
JP5020629B2 (ja) 電子部品の接続方法
CN1784776A (zh) 非接触id卡及其制造方法
JP2006202806A (ja) 圧着装置および圧着方法
US7131200B2 (en) Method for making a radiating appliance
US20210358885A1 (en) Laser bonding method and a semiconductor package including a bonding part and a bonding target
CN114527589A (zh) 绑定装置及显示面板的制作方法
JP4075323B2 (ja) 回路基板の接合方法
TWI555398B (zh) 攝像模組及其製造方法
CN114823460A (zh) 芯片转移模块以及芯片转移与固晶装置与方法
KR102535108B1 (ko) 레이저 접합 방법
US6967123B2 (en) Adhesive die attachment method for a semiconductor die and arrangement for carrying out the method
TWI762953B (zh) 利用巨量轉移發光二極體晶片的面板製造方法
CN113808988B (zh) 发光芯片承载结构及其制作方法
TWI607884B (zh) Pressing method of thin film display and flexible circuit board and pressing device thereof
CN113630981A (zh) 元器件集量焊接方法
JP2003133707A (ja) 電子部品の装着方法及び装置
JP5045177B2 (ja) 電子部品の搭載方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Gyeongnam, South Korea

Patentee after: SAMSUNG TECHWIN CO., LTD.

Address before: Gyeongnam, South Korea

Patentee before: Samsung TECHWIN Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20180618