CN101242708A - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN101242708A
CN101242708A CN200810005820.4A CN200810005820A CN101242708A CN 101242708 A CN101242708 A CN 101242708A CN 200810005820 A CN200810005820 A CN 200810005820A CN 101242708 A CN101242708 A CN 101242708A
Authority
CN
China
Prior art keywords
terminal
layer
circuit board
wired circuit
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810005820.4A
Other languages
English (en)
Inventor
龟井胜利
中村和哉
V·塔维普斯皮波恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101242708A publication Critical patent/CN101242708A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种布线电路基板及其制造方法，所述布线电路基板具备第1绝缘层，形成于第1绝缘层上的具有端子部的导体布图，在第1绝缘层上的用于包覆导体布图而形成的第2绝缘层。按照端子部的表面从第1绝缘层及第2绝缘层露出的状态进行设置。至少在端子部的上表面及两侧面形成锡合金层。

Description

布线电路基板及其制造方法
技术领域
本发明涉及布线电路基板及其制造方法，具体涉及可良好地用作带电路的悬挂基板的布线电路基板及其制造方法。
背景技术
电子·电气设备等中所用的布线电路基板通常具备基底绝缘层、形成于基底绝缘层上的导体布图和在基底绝缘层上的用于包覆导体布图而形成的覆盖绝缘层。此外，导体布图具备从覆盖绝缘层露出的端子部。
此外，近年来随着电子·电气设备的薄型化和小型化，已知为了适应布线电路基板的配置空间的狭小化，将端子部作为使其表面从基底绝缘层和覆盖绝缘层露出的跨线(flying lead)形成的技术方案。
例如，提出有硬盘驱动器中所用的带电路的悬挂基板上形成跨线作为端子部的技术方案(例如参照日本专利特开2006-202358号公报)。
发明内容
然而，跨线通常使用接合工具等，通过施加超声波振动，其正面和背面分别与外部端子连接。但是，跨线从基底绝缘层和覆盖绝缘层露出，因此存在容易断线的问题。
此外，近年来随着布线的精细间距化，希望配线的强度进一步提高，但这样的跨线难以充分满足这一要求。
本发明的目的在于提供可以充分实现作为跨线形成的端子部的强度的提高的布线电路基板及其制造方法。
为了实现上述目的，本发明的布线电路基板的特征在于，具备第1绝缘层，形成于所述第1绝缘层上的具有端子部的导体布图，在所述第1绝缘层上的用于包覆所述导体布图而形成的第2绝缘层；按照所述端子部的表面从所述第1绝缘层及所述第2绝缘层露出的状态进行设置，至少在所述端子部的上表面及两侧面形成锡合金层。
此外，本发明的布线电路基板中，较好是所述锡合金层还形成于所述端子部的下表面。
此外，本发明的布线电路基板中，较好是至少在端子部中的所述锡合金层的表面形成镀金层。
此外，本发明的布线电路基板中，较好是所述锡合金层的厚度为1.0～3.0μm。
此外，本发明的布线电路基板中，较好是所述导体布图由铜形成，所述锡合金层是通过锡向铜扩散而形成的锡铜合金层。
此外，本发明的布线电路基板中，较好是所述布线电路基板为带电路的悬挂基板。
本发明的布线电路基板中，至少在端子部的上表面及两侧面形成锡合金层，所以可以充分实现该端子部的强度的提高。因而，可以获得连接可靠性高的布线电路基板。
此外，本发明的布线电路基板的制造方法的特征在于，具备准备金属支承基板的步骤，在所述金属支承基板上形成基底绝缘层的步骤，在所述基底绝缘层上形成具有端子部的由铜构成的导体布图的步骤，至少在所述端子部的上表面及两侧面形成锡层的步骤，在所述基底绝缘层上以包覆所述导体布图且将所述端子部的上表面及两侧面露出的状态形成覆盖绝缘层的步骤，至少在所述端子部的上表面及两侧面通过加热所述锡层、锡向铜扩散而形成锡铜合金层的步骤，在所述金属支承基板及所述基底绝缘层分别形成金属开口部及基底开口部使所述端子部的下表面露出的步骤。
此外，本发明的布线电路基板的制造方法中，较好是具备至少在端子部中的所述锡铜合金层的表面形成镀金层的步骤。
此外，本发明的布线电路基板的制造方法中，较好是包括形成所述覆盖绝缘层的步骤，层积未固化的树脂的步骤，通过加热使被层积的未固化的所述树脂固化的步骤；同时实施通过加热使未固化的所述树脂固化的步骤和形成所述锡铜合金层的步骤。
此外，本发明的布线电路基板的制造方法中，较好是所述锡层的厚度为0.01～0.20μm。
本发明的布线电路基板的制造方法中，至少在端子部的上表面及两侧面形成锡合金层，所以可以充分实现该端子部的强度的提高。因而，可以获得连接可靠性高的布线电路基板。
附图说明
图1为表示作为本发明的布线电路基板的一种实施方式的带电路的悬挂基板的要部平面图。
图2为图1所示的带电路的悬挂基板的两端部的截面图，左侧图是沿长边方向的部分截面图，右侧图是沿宽度方向的截面图。
图3为表示作为本发明的布线电路基板的制造方法的一种实施方式的图2所示的带电路的悬挂基板的制造方法的制造步骤图，
(a)表示准备金属支承基板的步骤，
(b)表示在金属支承基板上形成基底绝缘层的步骤，
(c)表示在基底绝缘层上形成导体布图的步骤，
(d)表示在包括端子部的导体布图的上表面及两侧面形成锡层的步骤，
(e)表示形成包覆被膜的步骤，
(f)表示通过加热使未固化的包覆被膜固化的同时，形成锡合金层的步骤。
图4为接着图3表示作为本发明的布线电路基板的制造方法的一种实施方式的图2所示的带电路的悬挂基板的制造方法的制造步骤图，
(g)表示在金属支承基板形成金属开口部的步骤，
(h)表示在基底绝缘层形成基底开口部的步骤，
(i)表示除去底层的步骤，
(j)表示在端子部中的锡合金层的表面和端子部的下表面形成镀金层的步骤。
图5为作为本发明的布线电路基板的另一种实施方式(锡合金层仅形成于端子部的上表面和两侧面的方式)的带电路的悬挂基板的两端部的截面图，左侧图是沿长边方向的部分截面图，右侧图是沿宽度方向的截面图。
图6为作为本发明的布线电路基板的另一种实施方式(锡合金层形成于端子部的上表面、两侧面和下表面的方式)的带电路的悬挂基板的两端部的截面图，左侧图是沿长边方向的部分截面图，右侧图是沿宽度方向的截面图。
具体实施方式
图1为表示作为本发明的布线电路基板的一种实施方式的带电路的悬挂基板的要部平面图，图2为图1所示的带电路的悬挂基板的两端部的截面图，左侧图是带电路的悬挂基板的沿长边方向(以下也简称“长边方向”)的部分截面图，右侧图是带电路的悬挂基板的沿与长边方向正交的方向(以下也简称“宽度方向”)的截面图。
该带电路的悬挂基板1安装于硬盘驱动器，搭载磁头，以与磁盘相对的状态支承该磁头，形成有用于连接磁头和读写基板等的外部电路的导体布图4。
此外，如图2的左侧图所示，该带电路的悬挂基板1具备金属支承基板2、形成于金属支承基板2上的作为第1绝缘层的基底绝缘层3、形成于基底绝缘层3上的导体布图4、在基底绝缘层3上的用于包覆导体布图4而形成的作为第2绝缘层的覆盖绝缘层6。
如图1所示，金属支承基板2呈沿长边方向延伸的俯视矩形薄板形状，由金属箔或金属薄板形成。此外，金属支承基板2的厚度例如为10～60μm，较好是15～30μm。
基底绝缘层3以层叠于金属支承基板2的上表面的状态形成。更具体地，基底绝缘层3在金属支承基板2上作为对应于形成导体布图4的配线12的部分的布图形成。此外，基底绝缘层3的厚度例如为1～30μm，较好是2～20μm。
导体布图4一体地连续具备磁头侧连接端子部11A、外部侧连接端子部11B、用于连接所述的磁头侧连接端子部11A和外部侧连接端子部11B的配线12。
配线12沿长边方向设置，在宽度方向相互间隔地并列配置多个(4个)。
磁头侧连接端子部11A配置于金属支承基板2的前端部，沿宽度方向相互间隔地并列配置。此外，磁头侧连接端子部11A以分别连接各配线12的前端部的状态设置多个(4个)。
此外，如图2和后述所示，磁头侧连接端子部11A以其下表面从金属支承基板2和基底绝缘层3露出、其上表面从覆盖绝缘层6露出的状态设置。该磁头侧连接端子部11A上连接磁头的端子部(未图示)。
如图1所示，外部侧连接端子部11B配置于金属支承基板2的后端部，沿宽度方向相互间隔地并列配置。此外，外部侧连接端子部11B以分别连接各配线12的后端部的状态设置多条(4条)。
此外，如图2和后述所示，外部侧连接端子部11B以其下表面从金属支承基板2和基底绝缘层3露出、其上表面从覆盖绝缘层6露出的状态设置。该外部侧连接端子部11B上连接读写基板的端子部(未图示)。
另外，导体布图4以后述的加成法(additive method)形成的情况下，各配线12和基底绝缘层3之间介有底层20。底层20形成于配线12的下表面，更具体来说，以与配线12相同的布图形成。
导体布图4的厚度例如为1～15μm，较好是3～12μm。此外，各配线12的宽度与各磁头侧连接端子部11A和各外部侧连接端子部11B的宽度例如为相同或不同，例如为50～500μm，较好是80～300μm，各配线12间的间隔、各磁头侧连接端子部11A间的间隔、各外部侧连接端子部11B间的间隔例如为相同或不同，例如为5～500μm，较好是15～100μm。此外，各磁头侧连接端子部11A和各外部侧连接端子部11B的长度(长边方向长度)例如为100～2000μm，较好是500～1200μm。此外，底层20的厚度例如为1～6000nm，较好是5～5000nm。
以下，特别是不需要区分的情况下，磁头侧连接端子部11A和外部侧连接端子部11B略作端子部11进行说明。
覆盖绝缘层6以包覆导体布图4且包覆从导体布图4露出的基底绝缘层3的上表面的状态形成。更具体地，如图2所示，覆盖绝缘层6俯视下以与基底绝缘层3相同的布图形成。此外，覆盖绝缘层6的厚度例如为1～20μm，较好是2～10μm。
另外，该带电路的悬挂基板1中，金属支承基板2、基底绝缘层3和覆盖绝缘层6分别在对应于端子部11的部分开口。
更具体地，金属支承基板2在形成端子部11的部分形成贯穿厚度方向的金属开口部8。如图1所示，该金属开口部8俯视下以包括所有(4个)的端子部11的状态开口成俯视近似矩形形状。
此外，基底绝缘层3在形成端子部11的部分形成贯穿厚度方向的基底开口部9。该基底开口部9俯视下以包括所有(4个)的端子部11的状态开口成与金属开口部8相同的形状。即，基底开口部9以俯视下其长边方向两端缘和宽度方向两端缘与金属开口部8的长边方向两端缘和宽度方向两端缘位于同一位置的状态形成。
由此，端子部11的下表面从金属支承基板2的金属开口部8和基底绝缘层3的基底开口部9露出。
此外，覆盖绝缘层6在形成端子部11的部分形成贯穿厚度方向的包覆开口部10。该包覆开口部10俯视下以包括所有(4个)的端子部11的状态开口成与基底开口部9相同的形状。即，包覆开口部10以俯视下其长边方向两端缘和宽度方向两端缘与基底开口部9的长边方向两端缘和宽度方向两端缘位于同一位置的状态形成。
由此，端子部11的上表面和两侧面从覆盖绝缘层6的包覆开口部10露出。
即，该端子部11以其表面(上表面、两侧面和下表面)从金属支承基板2的金属开口部8、基底绝缘层3的基底开口部9和覆盖绝缘层6的包覆开口部10露出的状态形成，该端子部11作为跨线形成。
另外，该带电路的悬挂基板1中，锡合金层5连续地设置于导体布图4(配线12和端子部11)的上表面和各侧面(即，宽度方向两侧面和长边方向两侧面)。
锡合金层5以侵入导体布图4的上表面、宽度方向两侧面和长边方向两侧面的状态形成。
具体来说，配线12中，锡合金层5连续地设置于配线12的上表面、宽度方向两侧面和长边方向两侧面。
此外，端子部11中，锡合金层5连续地设置于端子部11的上表面和宽度方向两侧面。此外，锡合金层5以包覆覆盖绝缘层6的包覆开口部10的长边方向两端缘和导体布图4交叉的交叉部分24的状态形成。
锡合金层5的厚度例如为1.0～3.0μm，较好是2.0～3.0μm。如果锡合金层5的厚度高出上述的范围，则端子部11的表面电阻率可能会过高。如果锡铜合金层5的厚度不到上述的范围，则可能会无法实现端子部11的强度提高。
另外，锡合金层5的厚度可以通过TOF-SIMS测定。
此外，该带电路的悬挂基板1中，在端子部11中于锡合金层5的表面形成有镀金层7。
更具体来说，镀金层7在形成于端子部11的上表面和两侧面的锡合金层5的表面和端子部11的下表面连续地形成。镀金层7的厚度例如为0.2～5μm，较好是0.5～3μm。
以下，参照图3～4对作为本发明的布线电路基板的制造方法的一种实施方式的带电路的悬挂基板的制造方法进行说明。
首先，该方法中，如图3(a)所示，准备金属支承基板2。
作为形成金属支承基板2的金属材料，例如可以使用不锈钢、42合金等，较好是使用不锈钢。
接着，该方法中，如图3(b)所示，在金属支承基板2上形成基底绝缘层3。
作为形成基底绝缘层3的绝缘材料，例如可以使用聚酰亚胺、聚酰胺酰亚胺、丙烯酸、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚氯乙烯、含氟树脂等合成树脂，较好是使用感光性的合成树脂，更好是使用感光性聚酰亚胺。
例如，使用感光性聚酰亚胺在金属支承基板2上形成基底绝缘层3时，首先将感光性聚酰亚胺树脂前体的清漆(感光性聚酰胺酸树脂溶液)均匀地涂布在金属支承基板2的整个上表面，在例如70～120℃下进行加热，干燥，形成基底被膜。接着，将该基底被膜隔着光刻掩模曝光后，进行显影，再将其在例如350～400℃加热固化，从而在金属支承基板2上以上述的布图形成基底绝缘层3。
接着，该方法中，如图3(c)所示，在基底绝缘层3上以具有端子部11的上述的布图形成导体布图4。
作为形成导体布图4的导体材料，例如可以使用铜、镍、金、焊锡或它们的合金等导体材料，较好是使用铜。
导体布图4例如通过加成法、减成法(subtractive method)等公知的布图形成法形成。
加成法中，首先在基底绝缘层3的整个上表面形成底层20。底层20通过溅射，较好是通过铬溅射和铜溅射依次层叠铬薄膜和铜薄膜而形成。
接着，在该底层20的上表面以与上述的导体布图4的布图相反的布图形成未图示的抗镀膜后，在从抗镀膜露出的底层20的上表面通过例如电解电镀、较好是电解镀铜以上述的布图形成导体布图4。然后，除去抗镀膜和层叠了该抗镀膜的部分底层20。
由此，可以在基底绝缘层3上以具有端子部11的上述的布图形成导体布图4。
接着，该方法中，如图3(d)所示，在导体布图4的上表面及各侧面形成锡层21。
形成锡层21时，例如通过无电解镀锡，在包括端子部11的导体布图4的上表面和各侧面形成锡层21。
另外，该无电解镀锡中，导体布图4由铜形成的情况下，由于铜和锡的置换，导体布图4的表面被刻蚀，更具体来说，锡层21以导体布图4的上表面、宽度方向两侧面和长边方向两侧面被侵入的状态形成。
此外，虽然未图示，底层20以铬薄膜和铜薄膜依次层叠的状态形成的情况下，由于铜和锡的置换，铜薄膜被侵入。另一方面，铬和锡不会置换，因此铬薄膜不会被侵入。由此，锡层21被层叠于铬薄膜的宽度方向两端缘和长边方向两端缘的上表面。
锡层21的厚度例如为0.01～0.20μm，较好是0.05～0.15μm。如果锡层21的厚度在上述的范围外，则可能会无法将锡合金层5的厚度设定在上述的范围内。
接着，该方法中，如图3(e)所示，以使形成于端子部11的上表面和宽度方向两侧面的锡层21露出的上述的布图形成包覆被膜23。
包覆被膜23为形成覆盖绝缘层6前的未固化的树脂，作为形成包覆被膜23的材料，例如可以使用与形成基底绝缘层3同样的绝缘材料。较好是使用感光性合成树脂，更好是使用感光性聚酰亚胺。
使用感光性聚酰亚胺形成包覆被膜23的情况下，首先将感光性聚酰胺酸树脂溶液涂布在包含导体布图4和锡层21的基底绝缘层3的整个上表面，在例如70～120℃下进行加热，干燥。接着，将其隔着光刻掩模曝光后，进行显影，形成为形成有包覆开口部10的布图。由此，可以以使形成于端子部11的上表面和宽度方向两侧面的锡层21露出的上述的布图形成包覆被膜23。
接着，该方法中，如图3(f)所示，通过加热形成的未固化的包覆被膜23而使其固化的同时，形成锡合金层5。
形成锡合金层5的锡合金中，与锡形成合金的金属材料是上述的导体布图4的导体材料，较好是铜。即，作为形成锡合金层5的锡合金，较好是锡铜合金。
通过加热使包覆被膜23固化的同时形成锡合金层5时，例如将形成了包覆被膜23的制造过程中的带电路的悬挂基板1在例如减压下在例如300～450℃、较好是350～400℃加热例如60～300分钟、较好是120～300分钟，加热在例如大气等含氧气氛或氮等惰性气体气氛下进行，较好是在惰性气体气氛下进行。
通过该加热，在使未固化的包覆被膜23固化的同时，锡向导体布图4的导体材料扩散且导体布图4的导体材料也向锡扩散，从而形成锡合金层5。较好是，导体布图4由铜形成的情况下，锡向铜扩散的同时，铜向锡扩散，从而形成锡铜合金层5。
该锡的扩散中，形成于导体布图4的上表面的锡层21的锡向下侧扩散的同时，形成于导体布图4的宽度方向两侧面和长边方向两侧面的锡层21的锡向宽度方向内侧和长边方向内侧扩散，由此形成具有比加热前的锡层21大的厚度的锡合金层5。
通过该锡的扩散，锡层21被转换为锡合金层5，锡层21实质上消失。
该锡合金层5中，锡浓度、即锡扩散的重量比例根据加热前的锡层21和加热后的锡合金层5的厚度算出，相对于锡合金为例如0.08～1.6重量％，较好是0.4～1.2重量％。
另外，锡的扩散在厚度方向、宽度方向和长边方向具有分布，即锡合金层5中，最外层的锡浓度最高，锡浓度自该最外层越向厚度方向下侧、宽度方向内侧和长边方向内侧越低。
接着，该方法中，如图4(g)所示，在金属支承基板2形成金属开口部8。
金属开口部8的形成中，例如可以使用干法刻蚀(例如等离子体刻蚀)或湿法刻蚀(例如化学刻蚀)等公知的刻蚀法、钻孔、激光加工，较好是使用化学刻蚀。
接着，该方法中，如图4(h)所示，在基底绝缘层3形成基底开口部9。
基底开口部9的形成中，例如可以使用干法刻蚀(例如等离子体刻蚀)或湿法刻蚀(例如化学刻蚀)等公知的刻蚀法、钻孔、激光加工，较好是使用等离子体刻蚀。
由此，与端子部11在厚度方向上相对的底层20从金属支承基板2的金属开口部8和基底绝缘层3的基底开口部9露出。
接着，该方法中，如图4(i)所示，除去从金属支承基板2的金属开口部8和基底绝缘层3的基底开口部9露出的底层20。
底层20的除去中，例如可以使用干法刻蚀(例如等离子体刻蚀)或湿法刻蚀(例如化学刻蚀)等公知的刻蚀法或剥离等，较好是使用剥离。
由此，端子部11的下表面从金属支承基板2的金属开口部8和基底绝缘层3的基底开口部9露出。
接着，该方法中，如图4(j)所示，在形成于端子部11的上表面和两侧面的锡合金层5的表面和端子部11的下表面连续地形成镀金层7。
镀金层7通过例如电解镀金或无电解镀金，较好是电解镀金形成。
另外，该带电路的悬挂基板1及其制造方法中，在包括端子部11的导体布图4的上表面和各侧面形成锡合金层5，所以可以充分实现端子部11的强度提高。因而，可以获得连接可靠性高的带电路的悬挂基板1。
此外，该带电路的悬挂基板1在端子部11中的锡合金层5的表面形成有镀金层7，所以可以进一步实现端子部11的强度提高。
尤其，该带电路的悬挂基板1的制造方法中，通过加热使所形成的包覆被膜23固化的同时，通过该加热形成锡向导体材料(较好是铜)扩散而得的锡合金层(锡铜合金层)5。即，同时实施用于固化的加热和用于扩散的加热。因而，可以简化制造步骤，能够简便且高效地制造带电路的悬挂基板1。
另外，该带电路的悬挂基板1中，锡合金层5以包覆交叉部分24的状态形成。因此，不仅是端子部11，还可以加强交叉部分24附近的配线12。因而，可以防止交叉部分24的应力集中而引起的导体布图4的断线，能够实现导体布图4的强度提高。
图5为作为本发明的布线电路基板的另一种实施方式(锡合金层仅形成于端子部的上表面和两侧面的方式)的带电路的悬挂基板的两端部的截面图，左侧图是沿长边方向的部分截面图，右侧图是沿宽度方向的截面图。另外，以后的各图中，与上述同样的构件标同样的符号，略去其说明。
上述的说明中，通过加热使未固化的包覆被膜23固化的同时，形成锡合金层5，但也可以首先通过加热使未固化的包覆被膜23固化，形成覆盖绝缘层6，然后通过无电解镀锡形成锡层21，再通过加热使锡扩散，从而形成锡合金层5。
另外，如图5所示，通过该方法获得的带电路的悬挂基板1中，锡合金层5仅连续设置在端子部11的表面，即端子部11的上表面和两侧面(宽度方向两侧面)。
锡合金层5以侵入端子部11的上表面、宽度方向两侧面的状态形成。
此外，如图5的左侧图所示，在比交叉部分24更靠外的长边方向两外侧，锡合金层5形成于导体布图4的上表面和两侧面(图5中未图示)。即，锡合金层5的长边方向两端部通过锡向铜的扩散以自交叉部分24向长边方向两外侧膨出的状态形成。由此，锡合金层5以长边方向长度比端子部11(包覆开口部10)的长度长的状态形成。
图6为作为本发明的布线电路基板的另一种实施方式(锡合金层形成于端子部的上表面、两侧面和下表面的方式)的带电路的悬挂基板的两端部的截面图，左侧图是沿长边方向的部分截面图，右侧图是沿宽度方向的截面图。
上述的说明中，将锡合金层5设于端子部11的上表面和两侧面，但例如也可以再设于端子部11的下表面。
如图6所示，锡合金层5在端子部11的上表面、两侧面和下表面连续地形成。
锡合金层5以侵入端子部11的上表面、宽度方向两侧面和下表面的状态形成。此外，如图6的左侧图所示，形成于端子部11的下表面的锡合金层5以其长边方向两端部通过锡向铜的扩散而自交叉部分24向长边方向两外侧膨出的状态形成。
此外，镀金层7在形成于端子部11的上表面、两侧面和下表面的锡合金层5的表面连续地形成。
另外，制造该带电路的悬挂基板1时，例如首先准备金属支承基板2(参照图3(a))，接着在金属支承基板2上形成基底绝缘层3(参照图3(b))，接着在基底绝缘层3上以上述的布图形成导体布图4(参照图3(c))，接着在导体布图4的上表面及各侧面(宽度方向两侧面和长边方向两侧面)形成锡层21(参照图3(d))。接着，以形成有包覆开口部10的布图形成覆盖绝缘层6的同时，将形成了锡层21的制造过程中的带电路的悬挂基板1加热，由此在导体布图4的表面形成锡向导体材料扩散而得的锡合金层5(参照图3(e)和3(f))。然后，在金属支承基板2形成金属开口部8(参照图4(g))，接着在基底绝缘层3形成基底开口部9(参照图4(h))，接着除去从金属支承基板2的金属开口部8和基底绝缘层3的基底开口部9露出的底层20(参照图4(i))，然后在端子部11的下表面形成锡层21。接着，将形成了锡层21的制造过程中的带电路的悬挂基板1加热，由此再在端子部11的下表面形成锡向导体材料扩散而得的锡合金层5。然后，在形成于端子部11的上表面、两侧面和下表面的锡合金层5的表面形成镀金层7。
该带电路的悬挂基板1中，锡合金层5还形成于端子部11的下表面，所以可以进一步充分实现该端子部11的强度提高。
此外，上述的说明中，以具备金属支承基板2的带电路的悬挂基板1为例对本发明的布线电路基板进行了说明，但本发明的布线电路基板并不局限于此，例如也可以广泛地用于具备作为加强层的金属支承基板2的柔性布线电路基板或不具备金属支承基板2的柔性布线电路基板等其它布线电路基板。
实施例
以下，示例实施例和比较例，对本发明进行更具体的说明，但本发明并不受实施例和比较例的任何限制。
实施例1
准备厚20μm的由不锈钢(SUS304)铂形成的金属支承基板(参照图3(a))。
接着，将感光性聚酰胺酸树脂溶液均匀地涂布在金属支承基板的整个上表面，在90℃下进行加热，干燥，形成基底被膜。接着，将该基底被膜隔着光刻掩模曝光后，进行显影，再将其在370℃加热固化(酰亚胺化)，从而在金属支承基板上以上述的布图形成厚10μm的由聚酰亚胺形成的基底绝缘层(参照图3(b))。
接着，在该基底绝缘层的整个上表面通过溅射蒸镀法依次形成厚50nm的铬薄膜和厚100nm的铜薄膜，从而形成底层。接着，在该底层的上表面形成与导体布图相反的布图的抗镀膜后，通过电解镀铜形成厚10μm的由铜形成的导体布图(参照图3(c))。各配线的宽度为100μm，各配线间的间距为20μm。
接着，在导体布图的上表面、宽度方向两侧面和长边方向两侧面通过无电解镀锡形成厚0.15μm的锡层(参照图3(d))。
接着，将感光性聚酰胺酸树脂溶液涂布在包含导体布图和锡层的基底绝缘层的整个上表面，在90℃下进行加热，干燥。接着，将其隔着光刻掩模曝光后，进行显影，形成长边方向长度为1000μm的包覆开口部，将包覆被膜形成为锡层露出的布图(参照图3(e))。
接着，将形成了包覆被膜的制造过程中的带电路的悬挂基板在减压下于370℃加热120分钟。由此，使包覆被膜固化(聚酰亚胺化)的同时，形成锡向铜扩散而得的锡铜合金层(参照图3(f))。锡铜合金层的厚度为2.5μm。另外，锡铜合金层的厚度通过TOF-SIMS测定。
接着，通过化学刻蚀金属支承基板而形成金属开口部(参照图4(g))，接着通过等离子体刻蚀基底绝缘层而形成基底开口部(参照图4(h))，接着将从金属开口部和基底开口部露出的底层通过剥离除去(参照图4(i))。
然后，通过电解镀金在形成于端子部的上表面和两侧面的锡铜合金层的表面以及端子部的下表面连续地形成厚2μm的镀金层(参照图4(j))。
实施例2
锡层的形成中，除了将锡层的厚度从0.15μm改为0.10μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为2.0μm。
实施例3
锡层的形成中，除了将锡层的厚度从0.15μm改为0.05μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为1.5μm。
实施例4
锡层的形成中，除了将锡层的厚度从0.15μm改为0.20μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为2.5μm。
实施例5
锡层的形成中，除了将锡层的厚度从0.15μm改为0.01μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为1.0μm。
实施例6
锡层的形成中，除了将锡层的厚度从0.15μm改为0.25μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为2.5μm。
实施例7
锡层的形成中，除了将锡层的厚度从0.15μm改为0.005μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为1.0μm。
实施例8
锡层的形成中，除了将锡层的厚度从0.15μm改为0.001μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为0.5μm。
实施例9
锡层的形成中，除了将锡层的厚度从0.15μm改为0.30μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为3.0μm。
实施例10
锡层的形成中，除了将锡层的厚度从0.15μm改为0.50μm以外，与实施例1同样地获得带电路的悬挂基板。另外，锡铜合金层的厚度为3.5μm。
实施例11
准备厚20μm的由不锈钢(SUS304)铂形成的金属支承基板(参照图3(a))。
接着，将感光性聚酰胺酸树脂溶液均匀地涂布在金属支承基板的整个上表面，在90℃下进行加热，干燥，形成基底被膜。接着，将该基底被膜隔着光刻掩模曝光后，进行显影，再将其在370℃加热固化(酰亚胺化)，从而在金属支承基板上形成厚10μm的由聚酰亚胺形成的基底绝缘层(参照图3(b))。
接着，在该基底绝缘层的整个上表面通过溅射蒸镀法依次形成厚50nm的铬薄膜和厚100nm的铜薄膜，从而形成底层。接着，在该底层的上表面形成与导体布图相反的布图的抗镀膜后，通过电解镀铜形成厚10μm的由铜形成的导体布图(参照图3(c))。各配线的宽度为20μm，各配线间的间距为20μm。
接着，在导体布图的上表面、宽度方向两侧面和长边方向两侧面通过无电解镀锡形成厚0.15μm的锡层(参照图3(d))。
接着，将感光性聚酰胺酸树脂溶液涂布在包含导体布图的基底绝缘层的整个上表面，在90℃下进行加热，干燥。接着，将其隔着光刻掩模曝光后，进行显影，在将其在370℃加热固化(酰亚胺化)，从而以长边方向长度为1000μm的形成有包覆开口部的布图形成覆盖绝缘层。与此同时，在包含端子部的导体布图的上表面、宽度方向两侧面和长边方向两侧面形成锡向铜扩散而得的锡铜合金层(参照图3(e)和图3(f))。该锡铜合金层的厚度为2.5μm。
接着，通过化学刻蚀金属支承基板而形成金属开口部(参照图4(g))，接着通过等离子体刻蚀基底绝缘层而形成基底开口部(参照图4(h))，接着将从金属开口部和基底开口部露出的底层通过剥离除去(参照图4(i))。
接着，通过将基底绝缘层作为抗镀膜的无电解镀锡在导体布图的下表面形成厚0.15μm的锡层。
接着，将形成了锡层的制造过程中的带电路的悬挂基板在370℃加热120分钟。由此，再在端子部的下表面形成锡向铜扩散而得的锡铜合金层。锡铜合金层的厚度为2.5μm。
然后，通过电解镀金在形成于端子部的上表面、两侧面和下表面的锡铜合金层的表面连续地形成厚2μm的镀金层(参照图6)。
比较例1
除了不形成锡层以外，与实施例1同样地获得带电路的悬挂基板。即，该带电路的悬挂基板中，未形成锡铜合金层，镀金层形成于端子部的上表面、两侧面和下表面。
(评价)
1)连接强度
使用接合工具，施加超声波振动，从而使通过各实施例和比较例得到的带电路的悬挂基板的外部侧连接端子连接于读写基板的由金焊盘形成的端子部。然后，通过万能试验机(TENSILON，艾安得株式会社(エ一·アンド·デイ社)制)实施以180度方向剥离的剥离试验，测定外部侧连接端子的连接强度。其结果示于表1。
2)表面电阻
使用表面电阻测定装置(三菱化学株式会社(三菱化学(株))制，Hiresta-up MCP-HT450)在温度25℃、湿度15％的条件下测定通过各实施例和比较例得到的带电路的悬挂基板的外部侧连接端子的表面电阻。其结果示于表1。
表1
  实施例·比较例   实施例1   实施例2   实施例3   实施例4   实施例5   实施例6   实施例7   实施例8   实施例9   实施例10   实施例11   比较例1
  锡层   (加热前)   厚度(μm)   0.15   0.10   0.05   0.20   0.01   0.25   0.005   0.001   0.30   0.50   0.15   -
锡铜合金层 (加热后)   端子部的形成面   上表面两侧面   上表面两侧面下表面 -
  厚度(μm)   2.5   2.0   1.5   2.5   1.0   2.5   1.0   0.5   3.0   3.5   2.5   -
评价   连接强度(MPa)   200   200   200   200   180   200   160   140   200   200   200   130
  表面电阻值(Ω·cm)   2.30×10-8   2.26×10-8   2.15×10-8   2.31×10-8   2.05×10-8   2.30×10-8   1.99×10-8   1.91×10-8   2.31×10-8   2.50×10-8   2.20×10-8   1.90×10-8
另外，上述说明供作本发明的示例的实施方式，但这仅仅是单纯的示例，不应解释为限定。本领域的技术人员所显而易见的本发明的变形例包括在后述的权利要求的范围内。

Claims (10)

1.布线电路基板，其特征在于，包括：
第1绝缘层；
形成于该第1绝缘层上的具有端子部的导体布图；
在该第1绝缘层上的用于包覆所述导体布图而形成的第2绝缘层；
按照所述端子部的表面从所述第1绝缘层及所述第2绝缘层露出的状态进行设置，至少在所述端子部的上表面及两侧面形成锡合金层。
2.如权利要求1所述的布线电路基板，其特征在于，所述锡合金层还形成于所述端子部的下表面。
3.如权利要求1所述的布线电路基板，其特征在于，至少在端子部中的所述锡合金层的表面形成镀金层。
4.如权利要求1所述的布线电路基板，其特征在于，所述锡合金层的厚度为1.0～3.0μm。
5.如权利要求1所述的布线电路基板，其特征在于，所述导体布图由铜形成，所述锡合金层是通过锡向铜扩散而形成的锡铜合金层。
6.如权利要求1所述的布线电路基板，其特征在于，所述布线电路基板为带电路的悬挂基板。
7.布线电路基板的制造方法，其特征在于，包括以下步骤：
准备金属支承基板的步骤；
在所述金属支承基板上形成基底绝缘层的步骤；
在所述基底绝缘层上形成具有端子部的由铜构成的导体布图的步骤；
至少在所述端子部的上表面及两侧面形成锡层的步骤；
在所述基底绝缘层上以包覆所述导体布图且将所述端子部的上表面及两侧面露出的状态形成覆盖绝缘层的步骤；
至少在所述端子部的上表面及两侧面通过加热所述锡层、锡向铜扩散而形成锡铜合金层的步骤；
在所述金属支承基板及所述基底绝缘层分别形成金属开口部及基底开口部使所述端子部的下表面露出的步骤。
8.如权利要求7所述的布线电路基板的制造方法，其特征在于，包括至少在端子部中的所述锡铜合金层的表面形成镀金层的步骤。
9.如权利要求7所述的布线电路基板的制造方法，其特征在于，包括：
形成所述覆盖绝缘层的步骤；
层积未固化的树脂的步骤；
通过加热使被层积的未固化的所述树脂固化的步骤；
同时实施通过加热使未固化的所述树脂固化的步骤和形成所述锡铜合金层的步骤。
10.如权利要求7所述的布线电路基板的制造方法，其特征在于，所述锡层的厚度为0.01～0.20μm。
CN200810005820.4A 2007-02-09 2008-02-02 布线电路基板及其制造方法 Pending CN101242708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007031137A JP2008198738A (ja) 2007-02-09 2007-02-09 配線回路基板およびその製造方法
JP2007031137 2007-02-09

Publications (1)

Publication Number Publication Date
CN101242708A true CN101242708A (zh) 2008-08-13

Family

ID=39415132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810005820.4A Pending CN101242708A (zh) 2007-02-09 2008-02-02 布线电路基板及其制造方法

Country Status (4)

Country Link
US (1) US20080190652A1 (zh)
EP (1) EP1956875A3 (zh)
JP (1) JP2008198738A (zh)
CN (1) CN101242708A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513616A (zh) * 2014-10-14 2016-04-20 日东电工株式会社 带电路的悬挂基板
CN105979700A (zh) * 2015-03-10 2016-09-28 日东电工株式会社 带电路的悬挂基板和其制造方法
CN106068057A (zh) * 2015-04-24 2016-11-02 日本发条株式会社 布线薄板以及制造该布线薄板的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026875A (ja) * 2007-07-18 2009-02-05 Nitto Denko Corp 配線回路基板
JP2009032844A (ja) * 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法
JP4831783B2 (ja) * 2008-02-01 2011-12-07 メック株式会社 導電層及びこれを用いた積層体と、これらの製造方法
JP4528869B1 (ja) 2009-05-22 2010-08-25 株式会社東芝 ヘッドジンバルアッセンブリおよびこれを備えたディスク装置
JP5136668B2 (ja) * 2010-03-24 2013-02-06 大日本印刷株式会社 サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP5603744B2 (ja) 2010-11-10 2014-10-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP5075970B2 (ja) * 2010-11-30 2012-11-21 株式会社東芝 ヘッドジンバルアッセンブリおよびこれを備えたディスク装置
JP2013152771A (ja) * 2012-01-25 2013-08-08 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP6157978B2 (ja) 2012-11-26 2017-07-05 日東電工株式会社 配線回路基板およびその製造方法
JP2015207330A (ja) * 2014-04-21 2015-11-19 日東電工株式会社 回路付サスペンション基板
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4026822C2 (de) * 1990-08-24 1999-08-19 Sel Alcatel Ag Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers
KR970009271B1 (en) * 1992-08-08 1997-06-09 Shinko Electric Ind Kk Tab tape and method for producing it
JP2942458B2 (ja) * 1993-04-16 1999-08-30 住友電気工業株式会社 フラットケーブル用導体の製造方法および製造設備
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
JP2002167676A (ja) * 2000-11-24 2002-06-11 Millenium Gate Technology Co Ltd 無電解金メッキ方法
US7425683B2 (en) * 2002-07-03 2008-09-16 Mitsui Mining & Smelting Co., Ltd. Flexible wiring base material and process for producing the same
JP4028477B2 (ja) * 2003-12-04 2007-12-26 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP4228234B2 (ja) * 2004-07-08 2009-02-25 株式会社フジクラ フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
JP2006202358A (ja) 2005-01-18 2006-08-03 Dainippon Printing Co Ltd 磁気ヘッドサスペンション及びその製造方法
JP4607612B2 (ja) * 2005-02-09 2011-01-05 日東電工株式会社 配線回路基板およびその製造方法
JP4828884B2 (ja) * 2005-07-26 2011-11-30 株式会社東芝 プリント回路配線基板、及び電子機器
US20080000679A1 (en) * 2006-06-09 2008-01-03 Nitto Denko Corporation Wired circuit board and producing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513616A (zh) * 2014-10-14 2016-04-20 日东电工株式会社 带电路的悬挂基板
CN105513616B (zh) * 2014-10-14 2019-05-17 日东电工株式会社 带电路的悬挂基板
CN105979700A (zh) * 2015-03-10 2016-09-28 日东电工株式会社 带电路的悬挂基板和其制造方法
CN106068057A (zh) * 2015-04-24 2016-11-02 日本发条株式会社 布线薄板以及制造该布线薄板的方法

Also Published As

Publication number Publication date
EP1956875A3 (en) 2009-09-30
JP2008198738A (ja) 2008-08-28
US20080190652A1 (en) 2008-08-14
EP1956875A2 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
CN101242708A (zh) 布线电路基板及其制造方法
CN1829413B (zh) 布线电路基板
US7132607B2 (en) Wired circuit board
EP1895820B1 (en) Wired circuit board and production method thereof
CN100553409C (zh) 布线电路基板
CN101547571B (zh) 多层柔性印刷布线板及其制造方法
JP4866812B2 (ja) 配線回路基板の接続構造
CN101419803B (zh) 带电路的悬挂基板
EP2413674B1 (en) Method of manufacturing a printed circuit board
JP4757079B2 (ja) 配線回路基板およびその製造方法
US11019731B2 (en) Printed circuit board and method of fabricating the same
CN1805125A (zh) 电路化衬底与制造其之方法、电组合件以及信息处理系统
JP4963981B2 (ja) フレキシブルプリント配線板
CN1976556B (zh) 配线电路基板
JP2003188495A (ja) プリント配線基板の製造方法
JPH05183259A (ja) 高密度プリント配線板の製造方法
JP2000208881A (ja) プリント配線板の導体パタ―ン形成方法およびプリント配線板
US20060086535A1 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
CN101754580B (zh) 配线电路基板及其连接构造
CN103841772A (zh) 布线电路基板及其制造方法
JP2004014975A (ja) 金属箔付フレキシブル回路基板
JP4128998B2 (ja) 配線回路基板およびその製造方法
JP4640853B2 (ja) 配線回路基板
JP4611075B2 (ja) 配線回路基板
JP2790921B2 (ja) フレキシブル印刷配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080813