CN101238553A - 带有介电间隔环的边缘环组件 - Google Patents

带有介电间隔环的边缘环组件 Download PDF

Info

Publication number
CN101238553A
CN101238553A CNA2006800289689A CN200680028968A CN101238553A CN 101238553 A CN101238553 A CN 101238553A CN A2006800289689 A CNA2006800289689 A CN A2006800289689A CN 200680028968 A CN200680028968 A CN 200680028968A CN 101238553 A CN101238553 A CN 101238553A
Authority
CN
China
Prior art keywords
dielectric spacer
substrate
spacer ring
edge ring
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800289689A
Other languages
English (en)
Other versions
CN101238553B (zh
Inventor
杰里米·张
安德烈亚斯·菲舍尔
巴巴克·卡德库达彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101238553A publication Critical patent/CN101238553A/zh
Application granted granted Critical
Publication of CN101238553B publication Critical patent/CN101238553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49718—Repairing
    • Y10T29/49721—Repairing with disassembling
    • Y10T29/4973—Replacing of defective part

Abstract

边缘环组件围绕等离子体蚀刻室中基片支撑件表面。该边缘环组件包括边缘环和介电间隔环。该介电间隔环围绕该基片支撑件表面并且在径向方向上被该边缘环围绕，该介电间隔环配置为将该边缘环与该基板绝缘。围绕该基片支撑件表面整合该边缘环组件可降低在基片下侧和沿该基片边缘的聚合物堆积，并可增加基片的等离子体蚀刻均一性。

Description

带有介电间隔环的边缘环组件
背景技术
在下述说明中，对某些结构及方法进行了参考，但是，这些参考不应当必然解释为承认这些结构和方法限定为在相关适用的法规规定下的现有技术。申请人保留证明任何参考的主题不构成现有技术的权利。
在半导体处理领域，等离子体处理室一般用于蚀刻在基片上形成的一个或多个层。在蚀刻过程中，基片支撑于该室内的基片支撑件表面上。基片支撑件可包括围绕该基片支撑件(即，围绕该基片)设置的边缘环，用于将等离子体限制在该基片之上的体积，和/或保护该基片支撑件(其通常包括夹紧机构)免受等离子体侵蚀。该边缘环(有时称为聚焦环)可以是牺牲(即，可消耗的)部件。以下共有美国专利描述了导电和非导电边缘环：美国专利No.5,805,408；5,998,932；6,013,984；6,039,836以及6,383,931。
光刻技术可用于在半导体基片表面中形成几何图案。在光刻处理过程中，图案(例如集成电路图案)可由掩模或中间掩模投影，并传递到在基片表面形成的光敏(例如，光刻胶)涂层上。相应地，等离子体蚀刻可用于将在光刻胶层中形成的图案传递到在该基片上形成的位于光刻胶层之下的一个或多个层。
在等离子体蚀刻过程中，通过在低压下将大量的能量添加到气体(或气体混合物)，从而在基片表面上方形成等离子体。该等离子体可包括离子、自由基以及具有高动能的中性物质。通过调整基片的电位，可引导等离子体中的带电物质撞击该基片的表面，并由此从基片上去除物质(例如，原子)。
通过使用可与待蚀刻材料化学反应的气体，可更有效地进行等离子体蚀刻。所以，所谓的“反应性离子蚀刻”将等离子体的高能蚀刻效应与反应性气体的化学蚀刻效应相结合。但是，在等离子体蚀刻过程中，除了蚀刻半导体材料的一层或多层外，光刻胶层也可被等离子体去除。
来自于光刻胶和/或作为蚀刻副产物而形成聚合物的剩余物，其可能不被期望地(undesirably)再沉积在基片的侧边缘(例如，斜面边缘)或下侧。可在后续处理过程中挥发的斜面聚合物，可能会对处理产量具有负面影响。为了最大化地产量，期望在基片的下侧和斜面边缘上减少聚合物的堆积。
发明内容
在第一个实施方式中，一种适于围绕在等离子体蚀刻室中的基片支撑件表面的边缘环组件包括边缘环，该边缘环尺寸适于位于设在基片支撑件表面上的基片的周缘部分之下，并提供在该基片的下部周缘表面和该边缘环的上表面之间的隙距，以及在该边缘环和该基片支撑件表面之间的介电间隔环，该介电间隔环尺寸适于提供在该基片的下表面和该介电间隔环的上表面之间的隙距。
当该边缘环组件安装于等离子体蚀刻室中时，在该边缘环和该介电间隔环之间的环形间隙和/或在该介电间隔环和该基片支撑件表面之间的环形间隙优选地小于0.25mm，并且该介电间隔环的上表面和该边缘环的最靠内的上表面优选地是大体上共面的。
该边缘环组件优选地配置为在该基片支撑件表面的平面和该介电间隔环的最靠上表面的平面之间的距离小于约0.25mm，并且在该基片支撑件表面的平面和该边缘环径向内部的上表面的平面之间的距离小于约0.25mm。由此，当基片设置于该基片支撑件表面时，在该基片下表面和该介电间隔环上表面之间的间隙优选地小于约0.25mm，并且在该基片下表面和该边缘环径向内部的上表面之间的间隙优选地小于约0.25mm。在一个实施方式中，该边缘环的径向外部比该介电间隔环厚。
在进一步的实施方式中，一种等离子体蚀刻室，其包括边缘环组件，该边缘环组件适于围绕在等离子体蚀刻室中的基片支撑件表面。该基片支撑件优选地包括在形成下部电极的基板的上表面上的静电卡盘。该边缘环组件可在耦合环之上，该耦合环在该基板的周缘部分之上。基片可安装在该基片支撑件表面上，从而该基片的外部边缘突出该介电间隔环和该边缘环的径向内部。
优选的介电间隔环的宽度(例如，从约0.5到2.5mm)有效地将该边缘环与该基板电绝缘，并且其高度(例如，1到3mm)有效地最小化在该介电间隔环和该基片之间的间隙内的聚合物沉积。至少一个气体通道可延伸并通过该耦合环或该基板，该气体通道适合于提供热传递气体到该边缘环和/或该介电间隔环的邻近表面。
优选的等离子体蚀刻室包括平行板反应器，其具有面向该基片支撑件表面的上部喷头电极。该基板可包括RF驱动电极和/或该基片支撑件表面可包括在基板的上表面上的静电卡盘。
该边缘环组件优选地适于减小下列项中的至少一个：(i)该边缘环和该基板之间的RF耦合，(ii)该边缘环和该基板之间的电弧放电，以及(iii)在支撑于该基片支撑件表面上的基片的下侧和/或边缘的聚合物沉积。
一种蚀刻在等离子体蚀刻室中的半导体基片上的层的方法，该等离子体蚀刻室具有边缘环组件，该方法包括在设置于该室内部的基片支撑件表面上支撑该基片，向该室提供蚀刻气体，邻近该基片的暴露表面将该蚀刻气体激励成等离子体状态，以及利用该等离子体蚀刻在该半导体基片上的一个或多个层。由于该介电间隔环的等离子体侵蚀，在蚀刻预定数量的半导体基片后，该介电间隔环可从该室中移除，并用另一个的介电间隔环代替。
根据再一个实施方式，介电间隔环尺寸适于提供在设置于等离子体蚀刻室中基片支撑件表面上的基片的下表面和该介电间隔环的上表面之间的隙距，该介电间隔环尺寸进一步设为适于被边缘环围绕，该边缘环尺寸适于位于该基片之下并提供在该基片的下表面和该边缘环的上表面之间的隙距。
当该介电间隔环和该边缘环安装于该等离子体蚀刻室内时，该介电间隔环的上表面和该边缘环最靠内的上表面优选地是大体上共面的。
该介电间隔环可与耦合环的上表面或基板的上表面结合(bond)，并且该介电间隔环和该耦合环中的任一种由石英制成，或均由石英制成。在进一步的实施方式中，该介电间隔环可包括在耦合环的径向内表面上形成的轴向向上延伸部分。
附图说明
图1是平行板等离子体蚀刻反应器的示意图；
图2示出了根据一个实施方式，包括有安装在耦合环上的边缘环组件的平行板等离子体蚀刻反应器；
图3示出了根据进一步的实施方式，包括有边缘环组件的平行板等离子体蚀刻反应器；以及
图4示出了根据另一个实施方式，包括有安装在基板上的边缘环组件的平行板等离子体蚀刻反应器。
具体实施方式
在平行板等离子体蚀刻反应器中，其中通过喷头电极提供处理气体，并且由通过向该喷头电极和/或底部电极提供RF能量而生成的等离子体对支撑在该底部电极上半导体基片等离子体蚀刻，通过在该底部电极和该等离子体之间的RF耦合可影响等离子体均一性。
为提高等离子体均一性，边缘环组件围绕在等离子体蚀刻反应器中的基片支撑件表面。该边缘环组件包括边缘环和介电间隔环，设置为该介电间隔环围绕该基片支撑件表面，并且该边缘环围绕该介电间隔环。围绕该基片支撑件表面的边缘环组件的整合可减少在基片的下侧及沿该基片边缘的聚合物的堆积，和/或增加了该基片的等离子体蚀刻均一性。
在一个优选的实施方式中，该介电间隔环是搁在围绕该基片支撑件表面的元件表面上的独立部件。该元件可以是在该介电间隔环和该边缘环之下，或者是该基板的一部分的耦合环。在一个备选的实施方式中，该介电间隔环可通过导热性人造橡胶粘结剂接合到该元件。在更进一步优选的实施方式中，该介电间隔环和耦合环可以是一体的部件。
通过提供介电间隔环，可减小在该边缘环和该基板之间的RF耦合。另外，如以下更详细解释的，在该基片支撑件表面和该边缘环之间插入介电间隔环，可减少在基片的等离子体蚀刻过程中，在导电的边缘环和该基片支撑件/基板之间的电弧放电(arcing)倾向，和/或减少在支撑于基片支撑件表面的基片的下侧和/或边缘上的聚合物沉积。一种等离子体蚀刻室包括该边缘环组件，以及一种蚀刻半导体基片的方法包括在包括该边缘环组件的等离子体蚀刻室中蚀刻该半导体基片。
该边缘环组件适于围绕等离子体蚀刻反应器中的基片支撑件表面。在对支撑或夹持在该基片支撑件表面上的基片进行等离子体蚀刻过程中，该边缘环组件可将等离子体集中在该基片上方和/或通过该基片集中RF功率。确信该边缘环可提高等离子体蚀刻效果，并降低等离子体反应器部件的磨损。另外，该介电间隔环和该边缘环可以是一次性的部件，这些部件可保护该基片支撑件和/或基板免受等离子体侵蚀。
等离子体室通常用于通过向该室提供包括一种或多种气体的蚀刻气体以及向该蚀刻气体施加能量以将该气体激励成等离子体状态，而蚀刻在基片上的材料层。多种等离子体室设计是熟知的，其中射频(RF)能量、微波能量和/或磁场可用于产生和维持中等密度或高密度的等离子体。
该边缘环组件可整合入电感耦合、螺旋波(helicon)、电子回旋共振、平行板、或其它类型的等离子体室。例如，在变压器耦合等离子体(TCPTM)反应器中或在电子回旋共振(ECR)反应器中可产生高密度的等离子体。变压器耦合等离子体反应器(其中RF能量感应耦合进入反应器)可从California，Fremont的Lam ResearchCorporation得到。在共有美国专利No.5,948,704中披露了可提供高密度等离子体的高流量等离子体反应器的一个示例，因此通过引用结合其公开。平行板反应器、电子回旋共振(ECR)反应器、以及变压器耦合等离子体(TCPTM)反应器在以下共有的美国专利中披露：No.4,340,462；4,948,458；5,200,232以及5,820,723,因此通过引用结合其公开。
例如，可在平行板蚀刻反应器中产生等离子体，例如在共有的美国专利No.6,090,304中描述的双频等离子体蚀刻反应器，因此通过引用结合其公开。一种优选的平行板等离子体蚀刻室为双频电容式耦合等离子体反应器，其包括上部喷头电极和下部电极，该下部电极(例如，基板)具有基片支撑件，例如整合入该下部电极的上表面的静电卡盘。为说明的目的，这里根据平行板类型的等离子体蚀刻室描述该边缘环组件的实施方式。
图1说明了平行板等离子体蚀刻反应器。该等离子体蚀刻反应器100包括室110、入口装载锁(load lock)112、以及可选的出口装载锁114，其进一步的细节在美国共有专利No.6,824,627中描述，由此通过引用结合其整体。
该装载锁112和114(如提供的话)包括移动设备，以将基片(例如晶片)从基片供应(supply)162通过室110移出至晶片容器164。装载锁泵176可在装载锁112和114中提供期望的真空压力。
真空泵172(例如涡轮泵)适于保持该室内期望的压力。在等离子体蚀刻过程中，该室压力是受控的，并且优选地保持在足以维持等离子体的水平。过高的室压力会不利地导致蚀刻停止，而过低的室压力会导致等离子体消失。在中等密度的等离子体反应器中，例如平行板反应器，优选地该室压力保持在低于约200mTorr的压力下(例如，小于100mTorr或小于50mTorr)。
该真空泵可连接到在该反应器壁内的出口，并可利用阀173调节流，以控制该室内的压力。优选地，当蚀刻气体流入该室时，该真空泵能够保持该室内低于200mTorr的压力。
该室110包括上部电极组件120，该上部电极组件120包括上部电极125(例如，喷头电极)，以及下部电极组件140，该下部电极组件140包括基板(即，下部电极)160和形成于该基板160上表面内的基片支撑件表面150。该上部电极组件120安装于上部框架(housing)130内。该上部框架130可利用机构132垂直移动，以调整上部电极125和基片支撑件表面150之间的间隙。
蚀刻气体源170可连接到该框架130，以将包括有一种或多种气体的蚀刻气体输送到上部电极组件120。在一个优选的蚀刻反应器中，该上部电极组件包括气体分配系统，可用于将反应物和/或载体气体输送到邻近基片表面的区域。可包括一个或多个气体环、喷射器和/或喷头的气体分配系统(例如，喷头电极)在共有美国专利No.6,333,272；6,230,651；6,013,155和5,824,605中披露，因此通过引用合并其公开。
该上部电极125优选地包括喷头电极，其包括多个孔(图未示)以分配通过那里的蚀刻气体。该喷头电极可包括一个或多个垂直隔开的折流板(baffle plate)，该折流板可促进所期望的蚀刻气体分配。上部和下部电极可由任何合适的材料形成，例如石墨、硅、碳化硅、铝(例如，阳极氧化铝)或它们的组合。热传递液体源174可连接到上部电极组件120，以及另一个热传递液体源可连接到基板160。
共有美国专利No.6,019,060(由此通过引用结合其公开)披露了一种等离子体限制环组件。由于在进行蚀刻的基片上方的等离子体限制，在基片表面的压力可能高于为反应器室设置的真空压力。为保持低的室压力，优选地，将惰性载体气体以约50到500标准立方厘米每分钟(sccm)的流率添加到该室。对于200mm的基片蚀刻气体混合物中单个反应性成分的单个流率通常在约1到200sccm的范围，以及对于更大的基片流率更高。
等离子体密度指该等离子体蚀刻区域内的阳离子密度。通常，等离子体密度是提供给电极的功率的函数。较高的功率趋于产生较高密度的等离子体，其依赖于其它参数，通过产生大流量的离子到该基片表面，该等离子体可增加先前在基片上形成的层的蚀刻率。中等密度等离子体的特征为其包括从约1010到1011离子/cm3的离子密度，而高密度等离子体通常具有从约1011到1012离子/cm3或更大的离子密度。
在一些实施方式中，上部电极或下部电极可以是通电电极，而下部电极或上部电极的另一个为电接地(回路)的电极。在另一些实施方式中，上部电极和下部电极均可带电，并且这两个电极相对于电压互相不同相通电。在平行板反应器中，功率源178可提供射频(RF)功率到上部电极125和/或基板(即，下部电极)160。
该反应器可以是单频、双频或多频等离子体反应器。在双频率等离子体反应器中，例如，可经过匹配网络以两种不同频率对该上部和/或下部电极提供RF功率而产生等离子体。例如，低频(如2MHz)可应用于下部电极，而较高的频率(如27MHz)可应用于上部电极。或者，该上部电极可电接地，而RF功率可以两个或更多不同的频率(例如，约10-60MHz以及低于约10MHz)应用于该下部电极。
在蚀刻过程中，可对基片应用连续的或非连续的RF偏置。RF偏置可确定阳离子流量撞击该基片表面的能量。RF功率优选地在约50到3000瓦特的范围内，而对于200mm的基片应用于该下部电极的RF偏置功率可在0到3000瓦特的范围内。优选地，该下部电极具有的表面面积可使RF偏置功率向该基片提供约0-8瓦特/cm2以及优选地至少2瓦特/cm2的功率。
通过向该下部电极提供RF功率，相对于该基片表面可形成DC鞘电压(sheath voltage)。该鞘电压是该偏置功率的函数，并且本质上不依赖于等离子体产生。高偏置功率产生大的鞘电压，并且在蚀刻过程中可导致高能离子轰击该基片表面。
在平行板反应器中电极之间的间隙宽度会影响介电层的蚀刻率。期望的间隙宽度的选取部分取决于在蚀刻过程中使用的室压力。通常，在较高室压力下(例如，从约75mTorr到1Torr)，优选的间隙宽度为约1到1.5cm。在较低室压力下(例如，低于约75mTorr)，可使用较大的间隙宽度，如约1.3到2.5cm的间隙宽度。另外，该间隙宽度可选为关于应用到该电极的频率的函数。通常，对于介电层的蚀刻，对于高频率选取较小的间隙宽度是更优选的，而对于低频率而言选取较大的间隙宽度是更优选。在中等密度的平行板反应器中，在上部电极和支撑基片的下部电极之间的间隙可以是约1到2.5cm。
下部电极组件240的细节，包括根据第一实施方式的边缘环组件270，在图2中示出。该下部电极组件240包括具有法兰262的基板260，以及如静电卡盘(ESC)的基片支撑件250包括在该基板上表面内形成的基片支撑件表面254。该基板(下部电极)可包括导电材料，并且该ESC可包括陶瓷材料，具有埋入其中的电极252。该ESC可与基板的上表面结合。下部电极可通过RF源和用于提供RF匹配的附加电路(attendant circuitry)等进行供电。该下部电极优选地是温度受控的，并可选地包括加热设置。基片支撑件表面254适于支撑单一的半导体基片，例如200mm或300mm的晶片。
如图2的实施方式所示，边缘环280和介电间隔环285支撑在耦合环290(例如石英耦合环)的上表面上，该耦合环290搁在基板260的法兰262上。该耦合环290可利用或不利用机械的或粘结的扣件(如多个螺钉224)支撑在该基板上。可将基片210支撑/夹持在基片支撑件表面上，从而优选地突出于该介电间隔环285和边缘环280的至少径向内部281。
该基片支撑件250优选地包括在该支撑件内的通道，用于在基片210和支撑件表面254之间提供足够阻止光刻胶在基片上燃烧的量的氦，以冷却在等离子体蚀刻过程中的基片210。优选地，在等离子体蚀刻过程中，该基片保持在低于约140℃的温度。在中等密度的等离子体反应器中，该基片支撑件优选地冷却至约-20到80℃的温度，从而将该基片保持在期望的温度。
为该基片保持在期望的温度，可以约1到30Torr的压力在该基片和该基片支撑件表面之间的间隔内提供氦。另外，可通过调节RF偏置的水平和ESC温度以及此处描述的其他参数，来控制基片温度。共有的美国专利No.6,140,612披露了一种通过将加压气体引入基片和基片支撑件表面之间的间隔来控制基片温度的方法，因此通过引用结合其公开。
耦合环290可选地包括位于其上表面的边缘环卡盘(图未示)。该边缘环卡盘(如果提供)可以是单极或双极卡盘，并可使用合适的电连接由DC电源提供DC电力。边缘环卡盘可用于将边缘环280(例如硅边缘环)与耦合环固定。共有美国专利No.6,475,336披露了静电式夹持的边缘环的细节，因此通过引用结合其公开。
边缘环280可由半导体或导电材料制成，例如硅(例如，单晶硅或多晶硅)或硅碳化物(例如，化学气相沉积硅碳化物)。因为边缘环将会直接暴露于等离子体，因此优选的边缘环由高纯度材料制成。用于边缘环的其它材料包括铝氧化物、铝氮化物、硅氮化物、石英等。边缘环可以是电漂浮(electrically floating)或电耦接DC地。
为减少基片支撑件和/或基板对等离子体中离子/反应性物质的暴露，优选地该基片支撑件尺寸适于该基片突出该基片支撑件表面。仍参照图2，该基片可突出基片支撑件表面约1至2mm，其突出介电间隔环285和边缘环280径向内部281(例如，介电间隔环和在该基片的周缘下延伸的边缘环的一部分)。因此，介电间隔环的径向宽度优选地小于该基片突出基片支撑件表面的量。
在一种优选的边缘环组件中，边缘环280的径向内边缘接触或设置为靠近介电间隔环285径向外边缘，以及介电间隔环285的径向内边缘接触或设置为靠近基片支撑件和/或基板260的外部边缘。“靠近”是指边缘环和介电间隔环之间的间隙(例如，环形间隙)或介电间隔环和基片支撑件表面之间的间隙小于约0.25mm，更优选地小于约0.12mm。因此，介电间隔环和边缘环大体上覆盖耦合环290(或边缘环卡盘，若提供)的顶部表面，从而可减小耦合环的顶部表面对等离子体的反应性物质和/或离子的暴露。在一个实施方式中，该介电间隔环可与耦合环结合(即，耦合环的上表面可与介电间隔环的下表面结合)。
热传递气体(如氦)可用于改进在边缘环组件和基板之间的热传递。可由气体源230通过气体通道232将该热传递气体提供到边缘环组件和耦合环290之间的界面，和/或耦合环290和基板260之间的界面。气体通道232可延伸并在围绕基板260隔开的一处或多处通过基板260和耦合环290，例如，延伸通过螺钉224内的通道。
在一些实施方式中，在基片支撑件和介电间隔环之间和/或在介电间隔环和边缘环之间具有间隙，该一个或多个间隙内的氦流可减少蚀刻气体和/或挥发性副产物的进入并因此减少等离子体蚀刻过程中聚合物沉积。
仍参考图2，基片向外地隔开的边缘环的内表面优选地形成为与大体上垂直于基片表面的平面形成一个角度。因此，优选的边缘环包括径向内部281以及径向外部，其中径向内部其厚度小于径向外部的厚度，并且该径向外部的厚度大于该介电间隔环的厚度。介电间隔环的上表面和边缘环径向最靠内部的上表面优选地设置于尽可能靠近基片的下侧。根据优选的实施方式，介电间隔环的上表面和边缘环径向最靠内上表面基本上是共面的，并配置为在突出基片支撑件表面上的那部分基片之下。或者，介电间隔环的上表面可以比边缘环的上部径向内表面较高或较低。
在介电间隔环和基片之间以及在边缘环径向内部和基片之间的隙距(clearance gap)是考虑到在等离子体蚀刻过程中该介电间隔环和边缘环的热膨胀。优选地，在介电间隔环的上表面和基片的底部表面之间具有隙距G，而在边缘环的上部内表面和基片的底部表面之间具有隙距G’。期望在介电间隔环和基片之间以及在边缘环和基片之间提供充分的间隙，从而在蚀刻过程中，介电间隔环和/或边缘环的热膨胀不会将基片抬离基片支撑件表面。
优选的介电间隔环的宽度有效地将该边缘环与基板电绝缘，并且其高度有效地在基片的等离子体蚀刻过程中最小化介电间隔环和基片之间的间隙(G)。通过最小化间隙G，可最小化该基片下侧或斜面边缘的聚合物沉积。
介电间隔环可具有正方形或矩形的横截面。示范性的介电间隔环具有约0.5mm至2.5mm的宽度，更优选地约0.8至1.2mm，以及具有约1至3mm的高度，更优选地约2.4至2.8mm。根据一个优选的实施方式，介电间隔环适于安装在基片支撑件表面上的基片突出之下，并且在介电间隔环和基片之间的隙距(G)小于约0.25mm。根据另外的优选的实施方式，基片支撑件表面所在的平面与介电间隔环上表面所在的平面之间的距离优选地小于约0.25mm，并且基片支撑件表面所在的平面与边缘环径向内部的上表面所在平面之间的距离优选地小于约0.25mm。
适于用作介电间隔环的材料包括陶瓷材料，如硅氧化物(比如石英)或铝氧化物，以及聚合物材料，如DupontVespel、DupontKapton等。优选的介电间隔环由石英制成。
根据进一步的实施方式，用于边缘环组件的一种备选的几何架构包括改良的耦合环。参考图3，下部电极组件340包括改良的耦合环390’，该耦合环390’包括在其内部径向表面上轴向向上延伸部分385。与图2的实施方式(其包括分开的耦合环和介电间隔环)对比，在图3的实施方式中，耦合环和介电间隔环配置为安装于基板360上的整体的、单一的部件。因此，该改良的耦合环的轴向向上延伸部分385适于代替分开的介电间隔环。可利用或不利用机械或粘结扣件将该改良的耦合环390’支撑在基板360上。
在图3的实施方式中，边缘环380可大体上与关于图2的实施方式所描述的边缘环相同，边缘环380搁在改良的耦合环390’的外部法兰部分。可由石英制成的改良的耦合环390’可搁在或连接(例如，通过螺钉324)到基板360的法兰部分362。
热传递气体(如氦)可用于改进在该改良的耦合环组件和基板之间的热传递。可由气体源330通过气体通道332将该热传递气体提供到改良的耦合环390’和基板360之间的界面，和/或改良的耦合环390’和边缘环380之间的界面。气体通道332可延伸并在围绕基板360隔开的一处或多处通过基板360和改良的耦合环390’，例如，延伸通过螺钉324内的通道。
基片向外地隔开的边缘环380的上部内表面优选地成形为与大体上垂直于基片表面的平面形成一个角度。基片支撑件350可包括ESC，其具有基片支撑件表面354和埋入其中的电极352。该ESC可与基板360的上表面结合。
边缘环380径向内表面382接触或设置为靠近该轴向向上延伸部分385的径向外表面386，并且轴向向上延伸部分385的径向内表面387接触或设置为靠近基片支撑件350和/或基板360的径向外表面。
边缘环380的径向内部381和改良的耦合环390’的轴向向上延伸部分385均在基片310的突出部分下延伸。根据一个优选的实施方式，轴向向上延伸部分385的上表面与边缘环的最靠内上表面基本上是共面的，并配置为在突出基片支撑件表面的那部分基片之下。或者，改良的耦合环390’轴向向上延伸部分385的上表面可以高于或低于边缘环的上部内表面。优选地，在轴向向上延伸部分385的上表面和基片底部表面之间有隙距G，并且在边缘环380的上部内表面和基片的底部表面之间有隙距G’。
根据一个优选的实施方式，改良的耦合环390’的轴向向上延伸部分385适于安装在基片支撑件表面上的基片的突出之下，并且隙距(G)小于约0.25mm。
用于蚀刻介电材料(如SiO2)的等离子体蚀刻反应器的示例性操作条件如下：晶片直径约200mm或300mm；在基片上的介电材料厚度至少为约200nm；介电材料密度至少为理论密度的约90％；下部电极温度为约0℃到约90℃；室压力为约0Torr到2Torr，优选地高至约200mTorr；基片温度为约20℃到200℃，优选地20℃到50℃；蚀刻气体流率为约10sccm到1,000sccm；在上部电极和下部电极之间传输的总的双频率功率至少为约2,500瓦特；并且用于介电材料的蚀刻时间至少为约1分钟。
多种蚀刻气体可用于蚀刻不同的介电材料。蚀刻气体可包括一种或多种含卤素气体、一种或多种含氧气体和/或一种或多种含氮气体。典型的蚀刻气体混合物可包括例如含氯气体，例如，但不限于，Cl2、HCl和BCl3；含氟气体，例如，但不限于，CF4、C2F6、C3F8、C4F8、CHF3、CH2F2、CH3F、NF3和SF6；含氧气体，例如，但不限于，O2、CO、H2O和SO2；含氮气体，例如，但不限于，N2、NH3，以及惰性和其它气体，例如，但不限于，He、Ne、Kr、Xe和Ar。
蚀刻气体混合物优选地包括惰性载体气体。在对如氧化物、氮化物或其结合的介电材料进行等离子体蚀刻的过程中，载体气体可溅射该介电材料，这有利于增加总体的蚀刻率。重的稀有气体具有低电离电位并可形成离子，其在给定的RF功率下可加强该溅射速度。另外，稀有气体的低电离电位可助于在基片表面生成均一的等离子体。示范性的载体气体包括氦、氖、氩、氪和/或氙。氩是一种优选的惰性载体气体。这些和其它气体可组合使用在蚀刻气体混合物中。
一种在2300Exelan或ExelanHPT双频中等密度平行板等离子体室内(可从CA，Fremont的Lam Research Corporation得到)实施的示范性的介电蚀刻处理，将在以下描述，其中在主蚀刻步骤中蚀刻气体化学制剂为八氟环丁烷(C4F8)、二氟甲烷(CH2F2)、氮(N2)和氩(Ar)的混合物。可使用的其它蚀刻步骤中，其可能包括其它蚀刻气体。尽管气体混合物最佳的流率和比例可根据等离子体蚀刻反应器的选择、基片尺寸等而改变，但在蚀刻位于300mm硅晶片上的硅氧化物层的情况下，可以以下流率将蚀刻气体的单个组分提供给反应器室：2至20sccm的六氟-1，3-丁二烯(C4F6)；2至20sccm的C4F8；1至10sccm的CH2F2；50至200sccm的四氟甲烷(CF4)；50至200sccm的N2；200至800sccm的Ar；100至400sccm的一氧化碳(CO)；以及100至400sccm的氧(O2)。在蚀刻过程中，室压力可设置在1至500mTorr，优选地5到200mTorr。在主蚀刻步骤过程中，C4F8的流率与CH2F2的流率比可以是0.5到4，优选地1到3，以达到相对于该被蚀刻结构的其它层的期望的选择性程度。
在介电蚀刻过程中，上部电极优选地电接地，并且向下部电极提供一个或多个功率水平(及频率)的RF功率。另外，上部电极优选地包括喷头电极，该喷头电极可包括双气体输送构造，其中，该喷头电极包括两个或多个气体输送穿过区域，例如中心区域以及围绕该中心区域的径向(边缘)区域。在双气体输送设置中，可控制通过中心区域和通过围绕环绕延伸的边缘区域的蚀刻气体的流率(即，可控制流率比)。共有的美国专利No.6,245,192披露了等离子体蚀刻反应器的一个示例，此反应器包括带有双气体输送设置的喷头电极，通过引用将该披露结合入此处。
介电层可包括氮化硅、非掺杂或掺杂硅氧化物(例如，氟化的硅氧化物)、旋涂玻璃、硅酸盐玻璃(例如磷酸硼硅酸盐玻璃(BPSG)或磷酸盐硅酸盐玻璃(PSG))、非掺杂或掺杂的热生长氧化物、非掺杂或掺杂的四乙氧基硅烷(TEOS)沉积的硅氧化物、以及无机或有机的低介电常数(即，低k)层。这些层可形成大马士革结构(damascene structure)的一部分。用于介电材料的掺杂物可包括，但不限于，硼、氟、磷和/或砷。
介电层可在半导体基片上形成，或者介电层可在导体或半导体层上形成。例如，介电层可覆于例如多晶硅、包括铝、铜、钛、钨、钼的金属层、氮化物(例如氮化钛)、硅化物(例如硅化钛、硅化钴、硅化钨、硅化钼等)的导体或半导体层。
图4示出了边缘环组件如何安装在基板上而非耦合环上的一种变化。如图4所示，边缘环组件的470的介电间隔环485和边缘环480支撑于基板460的表面上，并且基片410支撑于基片支撑件450的支撑件表面454上，该基片支撑件450并入基板460的中心部分，从而该基片支撑件的表面垂直地高于在基片突出之下的边缘环组件部件的上表面。为促进从边缘环组件470到基板460的热传递，气体供应430可通过一个或多个通道432提供热传递气体进入边缘环组件的部件与基板和/或基片支撑件之间的界面内。一种优选的热传递气体为氦。
确信边缘环组件可用于获得对半导体基片的更均一的等离子体蚀刻。特别地，边缘环组件可用于操纵基片边缘附近的RF阻抗路径。可通过选择用于介电间隔环和边缘环的材料来控制RF阻抗路径。
通常，从通电的下部电极通过基片支撑件和基片到等离子体的RF阻抗路径，可能与从该下部电极的周缘部分到等离子体的RF阻抗路径不同。来自于基片支撑件和基片的边缘效应可导致纵贯该基片的不均一的等离子体密度，这可导致不均一的蚀刻。
不期望受限于理论，确信该介电间隔环减少了进入边缘环的RF耦合以及增加了进入基片周缘的RF耦合。通过增加进入基片周缘的RF耦合，可增加在基片周缘的蚀刻率。围绕基片支撑件整合介电间隔环还减少了在基片边缘下侧以及沿该基片边缘的聚合物的堆积。这种聚合物通常在蚀刻步骤过程中产生(例如，作为蚀刻光刻胶和/或介电材料的副产物)。
当完成介电蚀刻后，测量斜面聚合物(例如，在基片下侧和/或边缘的聚合物)的堆积。当围绕基片支撑件未整合介电间隔环时，在完成10秒钟(第一过蚀刻)和30秒钟(第二过蚀刻)的标准过蚀刻时间的蚀刻处理后，观察到55-65nm的斜面聚合物堆积。增加过蚀刻时间可观察到增加的斜面聚合物堆积。
使用介电间隔环可导致斜面聚合物堆积的量的减少。通过在边缘环和基片支撑件之间整合介电间隔环(2.62mm高×0.965mm宽)，在标准过蚀刻后以及在标准过蚀刻时间增加50％后(即15秒钟的第一过蚀刻和45秒钟的第二过蚀刻)，基片大体上没有斜面聚合物。但在进一步增加过蚀刻时间后，可观察到斜面聚合物堆积。表1结合优选的介电蚀刻处理，将斜面聚合物堆积程度总结作为过蚀刻时间函数(以纳米，nm为单位测量)。
表1介电间隔环对斜面聚合物堆积的影响
  过蚀刻条件   斜面聚合物(无介电间隔环)   斜面聚合物(带有介电间隔环)
  标准   55-65nm   无
  +50％   ＞65nm   无
  +75％   ＞65nm   ～16nm
  +100％   ＞65nm   ～30nm
  +200％   ＞65nm   ～75nm
一种在等离子体蚀刻室中蚀刻半导体基片的优选的方法，包括在该等离子体蚀刻室内基片支撑件的支撑件表面上安装基片，提供蚀刻气体进入该室中，激励该蚀刻气体，以在基片的暴露表面附近产生等离子体，以及利用该等离子体蚀刻该基片，其中包括边缘环和介电间隔环的边缘环组件围绕该基片支撑件。该边缘环围绕该基片支撑件，并且介电间隔环置于该边缘环和该基片支撑件之间。因为该介电间隔环为消耗部件，所以当蚀刻预定数量的半导体基片后，它可从室中移除并以另外的介电间隔环替换。
尽管在附图中将这些电极称为以及描述为“上部”或“下部”电极，但是具有整合入其中的边缘环组件的等离子体蚀刻室应当这样构成将正被蚀刻基片保持(即，夹持)为被处理侧朝下而非朝上。另外，边缘环组件可用于蚀刻非圆形的基片。
此处所使用的术语“包括(comprise)”或“包括(comprising)”用于指定一定的(stated)特征、步骤或部件的存在；但使用这些用语并不排除一个或多个其它特征、步骤、部件或其集合的增加或存在。
与具体地以及单独地指出以将各单个参考通过引用整体并入此处的范围相同，所有上述的参考引用通过引用整体并入此处。
尽管本发明已根据优选的实施方式进行了描述，但是，应当理解，可采取对本领域技术人员显而易见的变化和修正。这些变化和修正应当理解为在由所附权利要求所限定的本发明的界限范围内。

Claims (29)

1.一种边缘环组件，其适于围绕在等离子体蚀刻室中的基片支撑件表面，所述边缘环组件包括：
边缘环，其尺寸适于位于设在所述室内的基片支撑件表面上的基片之下，并提供在所述基片的下表面和所述边缘环的上表面之间的隙距；以及
在所述边缘环和所述基片支撑件表面之间的介电间隔环，所述介电间隔环的尺寸适于在位于所述基片支撑件表面上的基片的下表面和所述介电间隔环的上表面之间提供隙距。
2.根据权利要求1所述的边缘环组件，其中，所述介电间隔环与耦合环的上表面或基板的上表面结合。
3.根据权利要求1所述的边缘环组件，其中，在所述边缘环和所述介电间隔环之间的径向间隙和/或在所述介电间隔环和所述基片支撑件表面之间的径向间隙小于0.25mm。
4.根据权利要求1所述的边缘环组件，其中，所述介电间隔环具有从约0.5mm到2.5mm的宽度，以及从约1mm到3mm的高度。
5.根据权利要求1所述的边缘环组件，其中，所述介电间隔环包括在耦合环径向内表面上形成的轴向向上延伸的部分。
6.根据权利要求1所述的边缘环组件，其中，当所述介电间隔环和所述边缘环安装于所述室中时，所述介电间隔环的上表面和所述边缘环的最靠内的上表面大体上是共面的。
7.根据权利要求2所述的边缘环组件，其中，所述介电间隔环和/或所述耦合环由石英制成。
8.根据权利要求1所述的边缘环组件，其中，所述边缘环由硅、硅碳化物、铝氧化物、铝氮化物、硅氮化物、石英或其组合制成。
9.根据权利要求1所述的边缘环组件，其中，所述边缘环的径向外部比所述介电间隔环厚。
10.根据权利要求2所述的边缘环组件，进一步包括至少一个延伸通过所述耦合环或所述基板的气体通道，所述气体通道适于提供热传递气体到所述边缘环和/或所述介电间隔环的邻近表面。
11.一种等离子体蚀刻室，其包括边缘环组件，所述边缘环组件适于围绕在所述等离子体蚀刻室中的基片支撑件表面，所述等离子体蚀刻室包括：
基片支撑件，其具有基片支撑件表面；
边缘环，其尺寸适于位于基片之下，并在位于所述室内的所述基片支撑件表面上的基片的下表面和所述边缘环的上表面之间提供隙距；以及
在所述边缘环和所述基片支撑件表面之间的介电间隔环，所述介电间隔环的尺寸适于在位于所述基片支撑件表面上的所述基片的下表面和所述介电间隔环的上表面之间提供隙距。
12.根据权利要求11所述的等离子体室，其中，基片被安装在所述基片支撑件表面上，使得所述基片的外部边缘突出所述介电间隔环和所述边缘环的径向内部。
13.根据权利要求12所述的等离子体室，其中，所述介电间隔环具有有效地将所述边缘环与所述基板电绝缘的宽度，以及具有有效地最小化在所述介电间隔环和所述基片之间的间隙内的聚合物沉积的高度。
14.根据权利要求11所述的等离子体室，其中，在所述基片支撑件表面的平面和所述介电间隔环上表面的平面之间的距离小于约0.25mm，并且在所述基片支撑件表面的平面和所述边缘环径向内部的上表面的平面之间的距离小于约0.25mm。
15.根据权利要求12所述的等离子体室，其中，在所述基片下表面和所述介电间隔环上表面之间的间隙小于约0.25mm，并且在所述基片下表面和所述边缘环径向内部的上表面之间的间隙小于约0.25mm。
16.根据权利要求11所述的等离子体室，其中，所述等离子体蚀刻室包括平行板反应器，所述平行板反应器具有面向所述基片支撑件的上部喷头电极。
17.根据权利要求11所述的等离子体室，其中，所述基片支撑件包括射频驱动电极。
18.根据权利要求11所述的等离子体室，其中，所述基片支撑件包括静电卡盘。
19.根据权利要求11所述的等离子体室，其中，所述边缘环组件适于减小下列项中的至少一项：(i)所述边缘环和所述基板之间的射频耦合，(ii)所述边缘环和所述基板之间的电弧放电，以及(iii)在支撑于所述基片支撑件表面上的基片的下侧和/或边缘上的聚合物沉积。
20.一种蚀刻在如权利要求11所述的等离子体蚀刻室中的半导体基片上形成的层的方法，所述方法包括以下步骤：
在设置于所述室的内部的所述基片支撑件表面上支撑所述半导体基片；
向所述室提供蚀刻气体；
邻近所述基片的暴露表面形成等离子体；以及
利用所述等离子体蚀刻在所述半导体基片上形成的一个或多个层。
21.一种替换在如权利要求11所述的等离子体蚀刻室中的所述介电间隔环的方法，包括在蚀刻预定数量的半导体基片后，从所述室中移除所述介电间隔环，并利用另一个介电间隔环替换所述介电间隔环。
22.一种介电间隔环，其尺寸适于在位于等离子体蚀刻室中的基片支撑件表面上的基片的下表面和所述介电间隔环的上表面之间提供隙距，所述介电间隔环尺寸进一步设为使得被边缘环围绕，所述边缘环尺寸适于位于所述基片之下，并在所述基片的下表面和所述边缘环的上表面之间提供隙距。
23.根据权利要求22所述的介电间隔环，其中，所述介电间隔环具有从约0.5mm到2.5mm的宽度，以及从约1mm到3mm的高度。
24.根据权利要求22所述的介电间隔环，其中，所述介电间隔环包括在耦合环径向内表面上形成的轴向向上延伸的部分。
25.根据权利要求22所述的介电间隔环，其中，当所述介电间隔环和所述边缘环安装于所述等离子体蚀刻室中时，所述介电间隔环的上表面和所述边缘环的最靠内的上表面大体上是共面的。
26.根据权利要求22所述的介电间隔环，其中，所述介电间隔环由石英制成。
27.根据权利要求22所述的介电间隔环，其中，所述介电间隔环具有从约0.95mm到1.0mm的宽度，以及具有从约2.5mm到2.7mm的高度。
28.根据权利要求22所述的介电间隔环，其中，所述介电间隔环适于围绕等离子体蚀刻室中的静电卡盘，并且所述介电间隔环具有小于支撑在所述静电卡盘上的晶片的突出量的宽度。
29.根据权利要求24所述的介电间隔环，其中，所述介电间隔环和耦合环由单块石英材料构成。
CN200680028968.9A 2005-08-08 2006-07-24 带有介电间隔环的边缘环组件 Active CN101238553B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/198,296 US20070032081A1 (en) 2005-08-08 2005-08-08 Edge ring assembly with dielectric spacer ring
US11/198,296 2005-08-08
PCT/US2006/028844 WO2007019049A2 (en) 2005-08-08 2006-07-24 Edge ring assembly with dielectric spacer ring

Publications (2)

Publication Number Publication Date
CN101238553A true CN101238553A (zh) 2008-08-06
CN101238553B CN101238553B (zh) 2014-07-02

Family

ID=37718175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680028968.9A Active CN101238553B (zh) 2005-08-08 2006-07-24 带有介电间隔环的边缘环组件

Country Status (5)

Country Link
US (3) US20070032081A1 (zh)
KR (1) KR101432832B1 (zh)
CN (1) CN101238553B (zh)
TW (1) TWI417957B (zh)
WO (1) WO2007019049A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165374A (zh) * 2011-12-08 2013-06-19 中微半导体设备(上海)有限公司 一种等离子体处理装置及应用于等离子处理装置的边缘环
CN103187232A (zh) * 2011-12-28 2013-07-03 中微半导体设备(上海)有限公司 一种减少晶片背面生成聚合物的聚焦环
CN102150243B (zh) * 2008-08-15 2014-11-26 朗姆研究公司 温控热边缘环组合件
CN108206148A (zh) * 2016-12-16 2018-06-26 应用材料公司 用于边缘均匀性控制的可调整的延伸电极
CN109037018A (zh) * 2017-06-09 2018-12-18 细美事有限公司 基板处理设备
CN113097038A (zh) * 2021-02-25 2021-07-09 长江存储科技有限责任公司 刻蚀装置
CN114008738A (zh) * 2019-06-18 2022-02-01 朗姆研究公司 用于衬底处理系统的缩小直径承载环硬件

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032081A1 (en) 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
US20070059938A1 (en) * 2005-09-15 2007-03-15 Hanako Kida Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon
US7393788B2 (en) * 2006-02-10 2008-07-01 Cook Julie A Method and system for selectively etching a dielectric material relative to silicon
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
JP5317424B2 (ja) 2007-03-28 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置
EP2149899A4 (en) * 2007-06-22 2010-05-26 Ulvac Inc METHOD AND METERING DEVICE
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
US7758764B2 (en) * 2007-06-28 2010-07-20 Lam Research Corporation Methods and apparatus for substrate processing
JP5264231B2 (ja) * 2008-03-21 2013-08-14 東京エレクトロン株式会社 プラズマ処理装置
US8409355B2 (en) * 2008-04-24 2013-04-02 Applied Materials, Inc. Low profile process kit
US8161906B2 (en) * 2008-07-07 2012-04-24 Lam Research Corporation Clamped showerhead electrode assembly
US8206506B2 (en) * 2008-07-07 2012-06-26 Lam Research Corporation Showerhead electrode
KR101588482B1 (ko) * 2008-07-07 2016-01-25 램 리써치 코포레이션 플라즈마 처리 챔버에 사용하기 위한 진공 갭을 포함하는 플라즈마 대향 프로브 장치
US8869741B2 (en) * 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
US8402918B2 (en) * 2009-04-07 2013-03-26 Lam Research Corporation Showerhead electrode with centering feature
US8272346B2 (en) 2009-04-10 2012-09-25 Lam Research Corporation Gasket with positioning feature for clamped monolithic showerhead electrode
SG169960A1 (en) * 2009-09-18 2011-04-29 Lam Res Corp Clamped monolithic showerhead electrode
KR200464037Y1 (ko) 2009-10-13 2012-12-07 램 리써치 코포레이션 샤워헤드 전극 어셈블리의 에지-클램핑되고 기계적으로 패스닝된 내부 전극
KR20120116923A (ko) * 2009-11-30 2012-10-23 램 리써치 코포레이션 각진 측벽을 가진 정전 척
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
US9111729B2 (en) 2009-12-03 2015-08-18 Lam Research Corporation Small plasma chamber systems and methods
US9190289B2 (en) 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
US8268184B2 (en) 2010-06-29 2012-09-18 Tokyo Electron Limited Etch process for reducing silicon recess
US8999104B2 (en) 2010-08-06 2015-04-07 Lam Research Corporation Systems, methods and apparatus for separate plasma source control
US9449793B2 (en) 2010-08-06 2016-09-20 Lam Research Corporation Systems, methods and apparatus for choked flow element extraction
US9967965B2 (en) 2010-08-06 2018-05-08 Lam Research Corporation Distributed, concentric multi-zone plasma source systems, methods and apparatus
US9155181B2 (en) 2010-08-06 2015-10-06 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US8573152B2 (en) 2010-09-03 2013-11-05 Lam Research Corporation Showerhead electrode
US8501630B2 (en) 2010-09-28 2013-08-06 Tokyo Electron Limited Selective etch process for silicon nitride
US20120318455A1 (en) * 2011-06-14 2012-12-20 Andreas Fischer Passive compensation for temperature-dependent wafer gap changes in plasma processing systems
US9177762B2 (en) 2011-11-16 2015-11-03 Lam Research Corporation System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing
US10283325B2 (en) 2012-10-10 2019-05-07 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US8988848B2 (en) * 2011-12-15 2015-03-24 Applied Materials, Inc. Extended and independent RF powered cathode substrate for extreme edge tunability
US9252002B2 (en) * 2012-07-17 2016-02-02 Applied Materials, Inc. Two piece shutter disk assembly for a substrate process chamber
EP3427830B1 (en) 2012-10-24 2021-06-23 Genmark Diagnostics Inc. Integrated multiplex target analysis
US10217615B2 (en) 2013-12-16 2019-02-26 Lam Research Corporation Plasma processing apparatus and component thereof including an optical fiber for determining a temperature thereof
US10804081B2 (en) 2013-12-20 2020-10-13 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
CN103811247B (zh) * 2014-02-17 2016-04-13 清华大学 用于等离子体刻蚀的聚焦环及具有其的等离子体刻蚀装置
KR101594928B1 (ko) * 2014-03-06 2016-02-17 피에스케이 주식회사 기판 처리 장치 및 방법
EP3374681A4 (en) 2015-11-11 2019-07-24 Greene, Tweed Technologies, Inc. SEALING RINGS AND SEAL RING ASSEMBLIES FOR FINAL APPLICATIONS AT HIGH TEMPERATURE
US10163642B2 (en) * 2016-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and tool of manufacture
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US9922857B1 (en) * 2016-11-03 2018-03-20 Lam Research Corporation Electrostatically clamped edge ring
US10032661B2 (en) 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
WO2018183245A1 (en) * 2017-03-31 2018-10-04 Mattson Technology, Inc. Material deposition prevention on a workpiece in a process chamber
KR102505152B1 (ko) * 2017-12-15 2023-02-28 램 리써치 코포레이션 플라즈마 챔버에서 사용하기 위한 링 구조체들 및 시스템들
JP7404268B2 (ja) 2018-04-18 2023-12-25 アプライド マテリアルズ インコーポレイテッド 自己センタリング特徴を有するツーピースシャッタディスクアセンブリ
US11251028B2 (en) 2018-05-12 2022-02-15 Applied Materials, Inc. Pre-clean chamber with integrated shutter garage
KR20230106754A (ko) * 2018-08-13 2023-07-13 램 리써치 코포레이션 에지 링 포지셔닝 및 센터링 피처들을 포함하는 플라즈마 시스 튜닝을 위한 교체가능한 에지 링 어셈블리 및/또는 접을 수 있는 에지 링 어셈블리
CN109767968B (zh) * 2018-12-17 2021-06-08 北京北方华创微电子装备有限公司 下电极结构及反应腔室
CN111354672B (zh) * 2018-12-21 2023-05-09 夏泰鑫半导体(青岛)有限公司 静电卡盘及等离子体加工装置
US10784089B2 (en) 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
US11018046B2 (en) 2019-04-12 2021-05-25 Samsung Electronics Co., Ltd. Substrate processing apparatus including edge ring
KR102214333B1 (ko) 2019-06-27 2021-02-10 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20220037456A (ko) * 2019-07-01 2022-03-24 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 결합 재료들을 최적화하는 것에 의한 막 특성들의 조절
KR102116474B1 (ko) * 2020-02-04 2020-05-28 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법
US20220293397A1 (en) * 2021-03-10 2022-09-15 Applied Materials, Inc. Substrate edge ring that extends process environment beyond substrate diameter

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340462A (en) * 1981-02-13 1982-07-20 Lam Research Corporation Adjustable electrode plasma processing chamber
JPS5911629A (ja) 1982-07-12 1984-01-21 Toshiba Corp 表面清浄化方法
US4948458A (en) * 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5200232A (en) * 1990-12-11 1993-04-06 Lam Research Corporation Reaction chamber design and method to minimize particle generation in chemical vapor deposition reactors
US6140612A (en) * 1995-06-07 2000-10-31 Lam Research Corporation Controlling the temperature of a wafer by varying the pressure of gas between the underside of the wafer and the chuck
US5824605A (en) * 1995-07-31 1998-10-20 Lam Research Corporation Gas dispersion window for plasma apparatus and method of use thereof
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
WO1997011482A2 (en) 1995-09-05 1997-03-27 Lsi Logic Corporation Removal of halogens and photoresist from wafers
US5805408A (en) * 1995-12-22 1998-09-08 Lam Research Corporation Electrostatic clamp with lip seal for clamping substrates
US5820723A (en) * 1996-06-05 1998-10-13 Lam Research Corporation Universal vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
US5948704A (en) * 1996-06-05 1999-09-07 Lam Research Corporation High flow vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
US5748434A (en) * 1996-06-14 1998-05-05 Applied Materials, Inc. Shield for an electrostatic chuck
US6013155A (en) * 1996-06-28 2000-01-11 Lam Research Corporation Gas injection system for plasma processing
US5667631A (en) * 1996-06-28 1997-09-16 Lam Research Corporation Dry etching of transparent electrodes in a low pressure plasma reactor
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US6388226B1 (en) * 1997-06-26 2002-05-14 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US6042687A (en) * 1997-06-30 2000-03-28 Lam Research Corporation Method and apparatus for improving etch and deposition uniformity in plasma semiconductor processing
US6090304A (en) * 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
US6364957B1 (en) * 1997-10-09 2002-04-02 Applied Materials, Inc. Support assembly with thermal expansion compensation
US6039836A (en) * 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
US6149829A (en) * 1998-03-17 2000-11-21 James W. Mitzel Plasma surface treatment method and resulting device
US6551939B2 (en) * 1998-03-17 2003-04-22 Anneal Corporation Plasma surface treatment method and resulting device
US6013984A (en) * 1998-06-10 2000-01-11 Lam Research Corporation Ion energy attenuation method by determining the required number of ion collisions
US7014788B1 (en) * 1998-06-10 2006-03-21 Jim Mitzel Surface treatment method and equipment
US6019060A (en) * 1998-06-24 2000-02-01 Lam Research Corporation Cam-based arrangement for positioning confinement rings in a plasma processing chamber
US5998932A (en) * 1998-06-26 1999-12-07 Lam Research Corporation Focus ring arrangement for substantially eliminating unconfined plasma in a plasma processing chamber
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
US6230651B1 (en) * 1998-12-30 2001-05-15 Lam Research Corporation Gas injection system for plasma processing
US6245192B1 (en) * 1999-06-30 2001-06-12 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6451157B1 (en) * 1999-09-23 2002-09-17 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6852636B1 (en) * 1999-12-27 2005-02-08 Lam Research Corporation Insitu post etch process to remove remaining photoresist and residual sidewall passivation
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6426304B1 (en) * 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
US6333272B1 (en) * 2000-10-06 2001-12-25 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
US6461972B1 (en) * 2000-12-22 2002-10-08 Lsi Logic Corporation Integrated circuit fabrication dual plasma process with separate introduction of different gases into gas flow
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6834656B2 (en) * 2001-05-23 2004-12-28 Axcelis Technology, Inc. Plasma process for removing polymer and residues from substrates
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
US6838012B2 (en) * 2002-10-31 2005-01-04 Lam Research Corporation Methods for etching dielectric materials
CN101996843B (zh) * 2003-01-07 2013-05-01 东京毅力科创株式会社 等离子体处理装置及聚焦环
WO2004095529A2 (en) * 2003-03-21 2004-11-04 Tokyo Electron Limited Method and apparatus for reducing substrate backside deposition during processing
TW200520632A (en) * 2003-09-05 2005-06-16 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP4588391B2 (ja) 2004-09-01 2010-12-01 芝浦メカトロニクス株式会社 アッシング方法及びアッシング装置
US20070032081A1 (en) 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150243B (zh) * 2008-08-15 2014-11-26 朗姆研究公司 温控热边缘环组合件
CN103165374A (zh) * 2011-12-08 2013-06-19 中微半导体设备(上海)有限公司 一种等离子体处理装置及应用于等离子处理装置的边缘环
CN103187232A (zh) * 2011-12-28 2013-07-03 中微半导体设备(上海)有限公司 一种减少晶片背面生成聚合物的聚焦环
CN108206148A (zh) * 2016-12-16 2018-06-26 应用材料公司 用于边缘均匀性控制的可调整的延伸电极
CN109037018A (zh) * 2017-06-09 2018-12-18 细美事有限公司 基板处理设备
CN114008738A (zh) * 2019-06-18 2022-02-01 朗姆研究公司 用于衬底处理系统的缩小直径承载环硬件
CN113097038A (zh) * 2021-02-25 2021-07-09 长江存储科技有限责任公司 刻蚀装置
CN113097038B (zh) * 2021-02-25 2022-07-15 长江存储科技有限责任公司 刻蚀装置

Also Published As

Publication number Publication date
WO2007019049A3 (en) 2007-12-27
US8500953B2 (en) 2013-08-06
US20070032081A1 (en) 2007-02-08
US20090186487A1 (en) 2009-07-23
TWI417957B (zh) 2013-12-01
WO2007019049A2 (en) 2007-02-15
TW200715402A (en) 2007-04-16
US20130292056A1 (en) 2013-11-07
CN101238553B (zh) 2014-07-02
US8911589B2 (en) 2014-12-16
KR20080032163A (ko) 2008-04-14
KR101432832B1 (ko) 2014-08-26

Similar Documents

Publication Publication Date Title
CN101238553B (zh) 带有介电间隔环的边缘环组件
US10541113B2 (en) Chamber with flow-through source
US8845856B2 (en) Edge ring assembly for plasma etching chambers
JP5470421B2 (ja) プラズマ処理チャンバ
TWI604524B (zh) 用於蝕刻低ｋ及其它介電質膜的製程腔室
US8222157B2 (en) Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
TWI447807B (zh) 電漿蝕刻室用之整合電容性及電感性電源
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
EP1269529B1 (en) Method for improving uniformity and reducing etch rate variation of etching polysilicon
US20060175015A1 (en) Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
KR20050016080A (ko) 탄소-도우핑된 저유전체들의 선택적 식각
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
JP2000208496A (ja) ドライエッチング装置および半導体装置の製造方法
Pu Plasma Etch Equipment
US11810792B2 (en) Etching method and substrate processing apparatus
US20210183620A1 (en) Chamber with inductive power source

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant