CN101211865A - 制造半导体器件的方法 - Google Patents

Abstract

一种制造包含第一区域与第二区域的半导体器件的方法，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在第一区域中形成的蚀刻目标图案的密度，该方法包括：提供含有该第一区域与该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层以分别在该第一区域与第二区域中形成第一硬掩模图案与第二硬掩模图案；减小在第二区域中形成的第二硬掩模图案的宽度；及使用该第一硬掩模图案与具有减小宽度的该第二硬掩模图案作为蚀刻阻挡，来蚀刻该蚀刻目标层，以在该第一区域与第二区域中形成蚀刻目标图案。

Description

制造半导体器件的方法

相关申请的交叉引用

本发明要求2007年12月27日提交的韩国专利申请2006-0134353的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及一种制造半导体器件的方法，并更特别地，涉及一种在具有不同图案密度的区域中使用硬掩模方案的蚀刻方法。

背景技术

随着半导体器件变得更高度集成，栅极的临界尺寸(CD)减小。不仅在存储单元区域中而且也在周边区域域中需要CD的减小，其中在所述周边区域域中形成用以驱动单元的驱动电路、诸如译码器的逻辑器件和读出放大器的周边区域。

一般而言，硬掩模方案应用于形成半导体器件栅极的栅极蚀刻工艺中。根据该硬掩模方案，在光刻胶图案下方形成具有与用作蚀刻掩模的光刻胶图案基本上相同图案的硬掩模，以补偿光刻胶图案的限制。然后，在除去该光刻胶图案之后，将该硬掩模用作该栅极蚀刻工艺的蚀刻掩模。

然而，当在该栅极蚀刻工艺期间蚀刻用于该硬掩模的氮化物层时，与单元区域相比，由图案密度差异导致的负载效应增加了周边区域的最终检视临界尺寸(FICD)。即使在对该单元区域和该周边区域应用相同的DICDs时，与周边区域的显影检视临界尺寸(DICD)相比，该负载效应增加了该FICD。

因此，需要以与相应于该FICD改变值的蚀刻CD偏压一样多地降低周边区域的DICD。然而，在该情况下，当使用光掩模进行曝光工艺时，会减小裕度。结果，在该周边区域中发生诸如图案塌陷的图案故障。此外，随着半导体器件的线宽的减小，周边区域的栅极FICD减小。因此，需要与该蚀刻CD偏压一样多地减小该周边区域的DICD。因此，光刻工艺的裕度降低，使得难以形成图案。

发明内容

本发明的实施方案提供一种制造半导体器件的方法，所述方法防止具有高图案密度的区域(即，存储单元区域)和具有低图案密度的区域(即，周边区域域)之间的栅极最终检测临界尺寸(FICD)差异的增加。

依据本发明的一个方面，提供一种制造包含第一区域和第二区域的半导体器件的方法，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在该第一区域中形成的蚀刻目标图案的图案密度。该方法包括：提供含有该第一区域和该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层以分别在该第一区域和第二区域中形成第一硬掩模图案和第二硬掩模图案；减小在该第二区域中形成的第二硬掩模图案的宽度；及使用该第一硬掩模图案和具有减小宽度的该第二硬掩模图案作为蚀刻阻挡来蚀刻该蚀刻目标层，以在该第一区域和第二区域中形成蚀刻目标图案。

附图说明

图1A到1F举例说明根据本发明实施方案制造半导体器件的方法的横截面图。

具体实施方式

本发明的实施方案涉及制造半导体器件的方法。

参照附图，放大所举例说明的层和区域的厚度以利于说明。当第一层被称为“在第二层上”或“在衬底上”时，其可以表示该第一层直接形成在第二层或衬底上，或其也可表示在该第一层与该衬底之间可存在第三层。此外，在本发明各种实施方案中的相同或相似的附图标记在不同的附图中表示相同或相似的元件。

图1A到1F举例说明根据本发明实施方案的制造半导体器件的方法的横截面图。

参照图1A，提供包含存储单元区域CELL与周边区域PERI的衬底10。该衬底10包含绝缘体上硅(SOI)衬底或价钱低廉的大块衬底。

随后，在衬底10上形成栅极绝缘层11。该栅极绝缘层11包含氧化硅(SiO₂)层，氧化硅层与氮化物层的叠层结构，或者诸如氧化铪(HfO₂)层、氧化锆(ZrO₂)层、及氧化铝(AlO₃)层的金属氧化物层，该金属氧化物层具有比氧化硅层高的介电常数。例如，当使用SiO₂层形成该栅极绝缘层11时，其可通过湿氧化、干氧化、或者自由基氧化法实现。

然后，在该栅极绝缘层11上形成栅极导电层12。此时，该栅极导电层12包含掺杂的多晶硅层和未掺杂的多晶硅层。例如，通过使用硅烷(SiH₄)气体的低压化学气相沉积(LPCVD)法来形成该未掺杂的多晶硅层。形成栅极金属层13以降低栅极电极的电阻率。

此时，该栅极金属层13包含选自过渡金属、稀土金属、及其合金的一种，或具有这些金属的叠层结构。该栅极金属层13也可包含该过渡金属、稀土金属或其合金的氧化物物质、氮化物物质、或者硅化物物质。例如，该栅极金属层13可具有钨(W)层及硅化钨(Wsi)层的叠层结构，或W层、氮化钨(WN)层和Wsi层的叠层结构。

氮化物层14形成在该栅极金属层13上作为栅极硬掩模层。

在该氮化物层14上形成氮化钛层(TiN)15作为硬掩模层。除了该TiN层之外，硬掩模层可由钛(Ti)/TiN层、四氯化钛(TiCl₄)层、W层、WN层、及Al₂O₃层的一种形成。

在该TiN层15上形成包含大量硅即包含大于10％硅的硅富集的碳(SRC)层16，作为第二硬掩模层。该SRC层16用作抗反射涂(ARC)层。因此，不需要单独地形成有机基ARC层。

在该SRC层16上进行光刻工艺，以形成用于栅极蚀刻掩模的光刻胶图案17。

参照图1B，使用图1A中所示的光刻胶图案17作为蚀刻掩模来蚀刻该SRC层16，以分别在单元区域CELL和周边区域PERI中形成第一硬掩模图案和第二硬掩模图案。通过使用反应离子蚀刻(RIE)或磁增强RIE(MERIE)法并使用CF₄与O₂气体来进行该蚀刻工艺。此外，使用C_xF_y、C_xH_yF_z、三氟化氮(NF₃)、氯(Cl₂)、或三氯硼烷(BCl₃)气体的一种，或其气体混合物，其中x、y及z为自然数。然后，除去该光刻胶图案17。

参照图1C，进行光刻工艺以形成覆盖单元区域CELL并暴露周边区域PERI的光刻胶图案18。

使用该光刻胶图案18作为蚀刻掩模，仅选择性地蚀刻形成在该周边区域PERI中的SRC层16。该蚀刻工艺19优选为使用RIE或MERIE法的各向同性蚀刻。在该蚀刻工艺19中，使用对该TiN层15具有较高蚀刻选择性的四氟甲烷(CF₄)和氧(O₂)气体，以防止该TiN层15的损失。此外，仅使用C_xF_y、C_xH_yF_z、NF₃、Cl₂、与BCl₃气体的一种，或使用包含上述气体的气体混合物，其中x、y及z为自然数。此外，对于该各向同性蚀刻工艺，由源功率分别施加小于约300W的偏压功率，优选约100W到约300W。在此方式下，该第二硬掩模图案的宽度减小，导致形成在周边区域PERI中的SRC层16的CD减小。即，在图1B中、在周边区域PERI中的SRC层16的CD(CD1)大于在图1C中SRC层16的CD(CD2)。同时，在该单元区域CELL中该SRC层16的CD不改变。

参照图1D，除去该光刻胶图案18(参照图1C)。当除去该光刻胶图案18时，优选使用等离子体O₂气体、N₂/O₂的气体混合物、或N₂/O₂/H₂的气体混合物，以防止损害该SRC层16。

使用该SRC层16作为蚀刻阻挡来蚀刻该TiN层15。使用Cl₂、BCl₃、CH₄、或N₂气体来进行该蚀刻工艺。

参照图1E，使用该TiN层15作为蚀刻阻挡来除去氮化物层14，同时除去该SRC层16或者不除去。此时，使用C_xF_y/O₂/Ar的气体混合物或C_xH_yF_z/O₂/Ar的气体混合物进行该蚀刻工艺，其中x，y及z为自然数。因此，氮化物图案14A形成为具有垂直外形。

参照图1F，除去该TiN层15(参照图1E)。然后，使用该氮化物图案14A作为蚀刻阻挡，蚀刻该栅极金属层13和该栅极导电层12。通过使用高密度等离子体(HDP)蚀刻系统诸如感应耦合等离子体(ICP)、去耦等离子体源(DPS)、及电子回旋共振(ECR)系统，进行该蚀刻工艺。使用BCl₃、C_xF_y、NF_x、SF_x气体的一种及其气体混合物。每种BCl₃、C_xF_y、NF_x和SF_x气体的流量为约10sccm到约50sccm。同时，Cl₂气体的流量为约50sccm到约200sccm。为了形成垂直外形，施加约500W到约2000W的源功率并使用附加气体，其中该附加气体包含流量约1sccm到约20sccm的O₂气体、流量约1sccm到约100sccm的氮(N₂)气体、流量约50sccm到约200sccm的氩(Ar)气体、流量约50sccm到约200sccm的氦(He)气体、及其气体混合物的一种。此后，该蚀刻的栅极金属层和该蚀刻的导电图案的附图标记分别改为13A和12A。

依据另一个实施方案，在使用该氮化物图案14A蚀刻该栅极金属层13之后，可在得到的结构上沉积薄氮化物层(即，盖氮化物层)，以防止金属材料比如构成该栅极金属层13的钨异常氧化。即，当使用该氮化物图案14A蚀刻该栅极金属层13和该栅极导电层12时，该栅极导电层12的暴露部分保持有特定的厚度。然后，在蚀刻的栅极金属层13A和蚀刻的栅极导电层(没有显示)的侧壁上形成该盖氮化物层。使用NF₃、CF₄、SF₆、Cl₂、O₂、Ar、He、HBr或N₂气体、或其气体混合物形成该盖氮化物层。然后，通过使用在其上形成盖氮化物层的氮化物图案14A作为蚀刻掩模，除去栅极导电层的剩余暴露部分。此时，使用Cl₂、HBr、O₂或N₂气体作为蚀刻气体以得到对于栅极绝缘层11的高蚀刻选择性。

然后，通过使用臭氧(O₃)气体与溶剂、缓冲氧化物蚀刻剂(BOE)和去离子(DI)水将所得结构浸于浸浴中，来进行清洗工艺。也可通过使用旋转型方法进行该清洗工艺。

根据上述的本发明，在具有相对高图案密度与相对低图案密度的区域中减小硬掩模的CDs之后，使用具有减小CDs的硬掩模作为蚀刻阻挡来蚀刻蚀刻目标层。因此，其能够减小在具有低图案密度的区域中的蚀刻目标图案的FICD。

虽然关于具体实施方案说明了本发明，但本领域技术人员显而易见的是，不背离如下述权利要求所限定的本发明的精神与范围，可以进行各种改变与修改。特别地，虽然在本发明的实施方案中，作为蚀刻蚀刻目标层举例说明了栅极，但本发明可应用于蚀刻在具有不同图案密度的域中形成的蚀刻目标层的任何工艺。

Claims (11)

1.一种制造半导体器件的方法，该半导体器件包含第一区域和第二区域的，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在该第一区域中形成的蚀刻目标图案的图案密度，该方法包括：

提供含有该第一区域和该第二区域的衬底；

在该衬底上形成蚀刻目标层；

在该蚀刻目标层上形成硬掩模层；

蚀刻该硬掩模层，以分别在该第一区域和第二区域中形成第一硬掩模图案和第二硬掩模图案；

减小在该第二区域中形成的第二硬掩模图案的宽度；和

使用该第一硬掩模图案和具有减小宽度的该第二硬掩模图案作为蚀刻阻挡来蚀刻该蚀刻目标层，以在该第一区域和第二区域中形成蚀刻目标图案。

2.如权利要求1的方法，其中该硬掩模层为单层或具有叠层结构。

3.如权利要求1的方法，其中该硬掩模层包含含硅的碳层。

4.如权利要求1的方法，其中通过使用四氟化碳(CF₄)与氧气(O₂)的气体混合物，或C_xF_y、C_xH_yF_z、NF₃、Cl₂和BCl₃气体中的一种，或其气体混合物来进行该第一硬掩模图案和第二硬掩模图案的形成，其中x、y和z为自然数。

5.如权利要求3的方法，其中通过各向同性蚀刻工艺来进行该第二硬掩模图案宽度的减小。

6.如权利要求5的方法，其中通过使用CF₄与O₂的气体混合物，或者C_xF_y、C_xH_yF_z、NF₃、Cl₂和BCl₃气体中的一种、或其气体混合物来进行该各向同性蚀刻工艺，其中x、y及z为自然数。

7.如权利要求5的方法，其中通过施加约100W到约300W的偏压功率来进行该各向同性蚀刻工艺。

8.如权利要求1的方法，其中形成该硬掩模层包括：

通过使用氮化钛(TiN)层、钛(Ti)/TiN层、四氯化钛(TiCl₄)层、钨(W)层、氮化钨(WN)层和氧化铝(Al₂O₃)层的一种，在该蚀刻目标层上形成掩模层；和

在该掩模层上形成含有硅的碳层。

9.如权利要求1的方法，其中形成该蚀刻目标层包括：

在衬底上形成栅极绝缘层；

在该栅极绝缘层上形成栅极导电层；和

在该栅极导电层上形成栅极金属层。

10.如权利要求9的方法，还包括在该栅极金属层上形成栅极硬掩模层。

11.如权利要求10的方法，其中该栅极硬掩模层包含氮化物层。

Images