CN101276755B - 形成快闪存储器件的栅极图案的方法 - Google Patents
形成快闪存储器件的栅极图案的方法 Download PDFInfo
- Publication number
- CN101276755B CN101276755B CN2008100027140A CN200810002714A CN101276755B CN 101276755 B CN101276755 B CN 101276755B CN 2008100027140 A CN2008100027140 A CN 2008100027140A CN 200810002714 A CN200810002714 A CN 200810002714A CN 101276755 B CN101276755 B CN 101276755B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal electrode
- electrode layer
- conductive layer
- etch process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 29
- 239000006117 anti-reflective coating Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical group 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 239000007789 gas Substances 0.000 abstract description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- -1 dichlorosilane (Dichlorosiline) Chemical compound 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种形成快闪存储器件的栅极图案的方法，可包括在半导体衬底上形成隧道介电层、用于浮置栅极的导电层、介电层、用于控制栅极的导电层、金属电极层和硬掩模膜。可以蚀刻金属电极层，使得上侧壁的正坡度可以形成为大于金属电极层的下侧壁的正坡度。然后可以蚀刻用于控制栅极的导电层、介电层和用于浮置栅极的导电层。例如可使用高分子量氩气以改善等离子体的各向异性的蚀刻特性。可以减少金属电极层的过蚀刻以减少弯曲外形。可以降低字线的电阻并且可以改善电特性。
Description
相关申请的交叉引用
本发明要求2007年3月27日提交的韩国专利申请10-2007-29626的优先权，其全部内容通过引用并入本文。
发明领域
本发明涉及形成快闪存储器件的栅极图案的方法，更具体地涉及形成可以降低快闪存储器件的字线电阻的快闪存储器件的栅极图案的方法。
背景技术
通常，快闪存储单元包括栅极，其中在半导体衬底上层叠隧道介电层、浮置栅极、介电层和控制栅极，和在栅极两侧的半导体衬底上形成结区。随着热电子注入到浮置栅极，数据编程到快闪存储单元中，并且随着通过F-N隧穿释放注入的电子，擦除编程到快闪存储单元中的数据。
图1是说明形成快闪存储器件的栅极图案的常规方法的截面图。
参考图1，在半导体衬底10上顺序地层层叠隧道介电层11、用于浮置栅极的导电层12、介电层13、用于控制栅极的导电层14、金属电极层15以及硬掩模膜16和17。然后实施图案化工艺以形成栅极图案。
近年来，随着半导体器件变得更高度集成，图案的尺寸降低。在栅极图案的蚀刻过程中的横向损伤导致出现弯曲外形。尤其是，在介电层的蚀刻过程中发生的金属电极层15的侧壁损伤导致字线电阻增加。因此，器件的运行变慢，并且电特性降低。
发明内容
本发明的多种实施方案涉及形成快闪存储器件的栅极图案的方法，其可以通过在栅极图案的蚀刻过程中利用例如具有高分子量的氩气(Ar)气体改善等离子体的各向异性蚀刻特性，并且通过减少金属电极层的过蚀刻减少弯曲外形(bowing profile)，从而降低字线电阻并且改善电特性。
在本发明的一个实施方案中，形成快闪存储器件的栅极图案的方法可以包括：在半导体衬底上形成隧道介电层、用于浮置栅极的导电层、介电层、用于控制栅极的导电层、金属电极层、和硬掩模膜；通过使用硬掩模膜实施蚀刻工艺来蚀刻金属电极层，由此暴露用于控制栅极的导电层；和蚀刻暴露的用于控制栅极的导电层、介电层和用于浮置栅极的导电层。在金属电极层的蚀刻中，金属电极层的上侧壁的正坡度(positive slope)可以形成为大于金属电极层的下侧壁的正坡度。
在本发明的一个实施方案中，硬掩模膜可以包括例如氧化物膜、非晶碳层、氧氮化硅(SiON)层、和抗反射涂(ARC)层。可以由例如多晶硅膜形成用于浮置栅极的导电层和用于控制栅极的导电层。可以由例如硅化钨(WSix)形成金属电极层。可以利用例如甲硅烷(MS)或二氯硅烷(Dichlorosiline)(DCS)方法形成金属电极层。
在本发明的一个实施方案中，金属电极层的蚀刻工艺可以包括利用金属电极层作为目标实施的第一蚀刻工艺以及过蚀刻金属电极层的第二蚀刻工艺。
在本发明的一个实施方案中，可以在约4～10mT的低压范围内利用约20～30sccm的三氟化氮(NF3)、Ar气体、约800～1200W的源功率、和约40～100W的偏压功率来实施第一蚀刻工艺。可以通过设定过蚀刻目标为约20～40％来实施第二蚀刻工艺。另外，可以利用二氟化氮(NF2)气体、氯(Cl2)气体和Ar气体实施第二蚀刻工艺。可以在ICP型设备中实施第一蚀刻工艺和第二蚀刻工艺。用于控制栅极的导电层和介电层的蚀刻步骤可以利用金属电极层的蚀刻步骤原位进行。
附图说明
图1是说明形成快闪存储器件的栅极图案的常规方法的截面图。
图2～5是说明根据本发明的一个实施方案形成快闪存储器件的栅极图案的方法的截面图。
图6是说明根据现有技术和本发明一个实施方案的快闪存储器件的字线电阻的图。
具体实施方式
现在将参考附图说明根据本发明的优选实施方案。这些实施方案仅用于说明性的目的，本发明不限于此。
参考图2，可以在半导体衬底100上形成隧道介电层101。可以例如由氧化物膜形成隧道介电层101。可以在包括隧道介电层101的整个表面上形成用于浮置栅极的导电层102。可以例如由多晶硅膜形成用于浮置栅极的导电层102。可以在包括用于浮置栅极的导电层102的整个表面上形成介电层103、用于控制栅极的导电层104、和金属电极层105。可以顺序地在整个表面上形成介电层103、用于控制栅极的导电层104、和金属电极层105。介电层103例如可具有其中顺序地形成第一氧化物膜、氮化物膜和第二氧化物膜的氧化物/氮化物/氧化物(ONO)结构。可以例如由多晶硅膜形成用于控制栅极的导电层104。可以由例如WSix形成金属电极层105。可以例如利用甲硅烷(MS)或二氯硅烷(DCS)方法形成金属电极层105。
可以在包括金属电极层105的整个表面上形成第一硬掩模膜106、第二硬掩模膜107、第三硬掩模膜108、和抗反射涂(ARC)层109。可以顺序地在整个表面上形成第一硬掩模膜106、第二硬掩模膜107、第三硬掩模膜108和抗反射涂(ARC)层109。可以例如由氧化物膜形成第一硬掩模膜106。可以例如由非晶碳层形成第二硬掩模膜107。可以例如由SiON形成第三硬掩模膜108。其后，可以通过在涂覆抗蚀剂材料之后实施曝光和显影工艺在第三硬掩模膜108上形成光刻胶图案110。
参考图3，可以利用例如使用光刻胶图案的蚀刻工艺来蚀刻第三硬掩模膜，从而形成蚀刻掩模图案。可以利用蚀刻掩模图案来图案化第一和第二硬掩模膜106和107。然后可以除去第三硬掩模膜。可以实施除去或不除去ARC层的另外的蚀刻工艺。
参考图4，可以使用第一和第二硬掩模膜106和107利用蚀刻工艺来蚀刻金属电极层105和用于控制栅极的导电层104，使得暴露介电层103。在该蚀刻工艺中，蚀刻金属电极层105的工艺可以分为第一蚀刻工艺和第二蚀刻工艺。在第一蚀刻工艺中，例如可以使用分子量大于氦(He)气体的Ar气体以增加等离子体的各向异性蚀刻特性。可以例如利用金属电极层105作为目标实施第一蚀刻工艺。另外，为了降低金属电极层105的下侧壁的正坡度同时改善金属电极层105的弯曲现象，可以在下列条件下实施第一蚀刻工艺：在约4～10mT的低压范围中，使用约800～1200W的源功率、使用约40～100W的偏压功率、使用Ar的稀释气体、使用约20～30sccm的NF3、和设定为约20～40％的过蚀刻目标。换句话说，金属电极层105的上侧壁的正坡度可以形成为大于金属电极层105的下侧壁的正坡度。可以利用例如NF2气体、Cl2气体和Ar气体实施第二蚀刻工艺以过蚀刻金属电极层105。
参考图5，可以通过实施蚀刻工艺来蚀刻介电层103和用于浮置栅极的导电层102，从而形成栅极图案。该蚀刻过程可以例如利用金属电极层105和用于控制栅极的导电层104的上述蚀刻工艺来原位进行。
图6是说明根据现有技术和本发明一个实施方案的快闪存储器件的字线电阻(WLRS)的图。由图6可见，和现有技术相比的时候，根据本发明的一个实施方案的快闪存储器件的字线电阻降低约15％～20％。
尽管已经参考具体的实施方案进行了上述说明，应理解，在不背离本发明和所附权利要求的精神和范围的情况下，本领域技术人员可以对本发明进行变化和改变。
Claims (17)
1.一种形成快闪存储器件的栅极图案的方法，所述方法包括以下步骤：
在半导体衬底上形成隧道介电层、用于浮置栅极的导电层、介电层、用于控制栅极的导电层、金属电极层和硬掩模膜；
通过使用所述硬掩模膜实施蚀刻工艺来蚀刻所述金属电极层，由此暴露所述用于控制栅极的导电层；和
蚀刻所述暴露的用于控制栅极的导电层、所述介电层、和所述用于浮置栅极的导电层，
其中，在所述金属电极层的蚀刻中，在所述金属电极层的上侧壁的正坡度形成为大于所述金属电极层的下侧壁的正坡度。
2.权利要求1的方法，其中在所述半导体衬底上顺序地形成所述隧道介电层、所述用于浮置栅极的导电层、所述介电层、所述用于控制栅极的导电层、所述金属电极层、和所述硬掩模膜。
3.权利要求1的方法，其中顺序地蚀刻所述暴露的用于控制栅极的导电层、所述介电层和所述用于浮置栅极的导电层。
4.权利要求1的方法，其中所述硬掩模膜包括氧化物膜、非晶碳层、SiON层、和抗反射涂(ARC)层。
5.权利要求4的方法，其中顺序地形成所述氧化物膜、所述非晶碳层、所述SiON层和所述ARC层。
6.权利要求1的方法，其中所述用于浮置栅极的导电层和所述用于控制栅极的导电层由多晶硅膜形成。
7.权利要求1的方法，所述介电层具有其中顺序地形成第一氧化物膜、氮化物膜和第二氧化物膜的氧化物/氮化物/氧化物结构。
8.权利要求1的方法，其中所述金属电极层由WSix形成。
9.权利要求1的方法，其中利用甲硅烷(MS)或二氯硅烷(DCS)方法形成所述金属电极层。
10.权利要求1的方法，其中所述金属电极层的蚀刻工艺包括利用所述金属电极层作为目标实施的第一蚀刻工艺和过蚀刻所述金属电极层的第二蚀刻工艺。
11.权利要求10的方法，其中利用Ar气体实施所述第一蚀刻工艺。
12.权利要求10的方法，其中利用20～30sccm的NF3实施所述第一蚀刻工艺。
13.权利要求10的方法，其中在4～10mT的低压范围中利用800～1200W的源功率和40～100W的偏压功率实施所述第一蚀刻工艺。
14.权利要求10的方法，其中通过设定过蚀刻目标为20～40％来实施所述第二蚀刻工艺。
15.权利要求10的方法，其中利用NF2气体、Cl2气体和Ar气体实施所述第二蚀刻工艺。
16.权利要求10的方法，其中在ICP型设备中实施所述第一蚀刻工艺和所述第二蚀刻工艺。
17.权利要求1的方法，其中所述用于控制栅极的导电层和所述介电层的蚀刻步骤利用所述金属电极层的蚀刻步骤原位进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0029626 | 2007-03-27 | ||
| KR1020070029626A KR100965047B1 (ko) | 2007-03-27 | 2007-03-27 | 플래시 메모리 소자의 게이트 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101276755A CN101276755A (zh) | 2008-10-01 |
| CN101276755B true CN101276755B (zh) | 2010-08-04 |
Family
ID=39795176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100027140A Expired - Fee Related CN101276755B (zh) | 2007-03-27 | 2008-01-09 | 形成快闪存储器件的栅极图案的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7741203B2 (zh) |
| JP (1) | JP2008244438A (zh) |
| KR (1) | KR100965047B1 (zh) |
| CN (1) | CN101276755B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740328B (zh) * | 2008-11-13 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536063B2 (en) | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
| CN105679932B (zh) * | 2014-11-21 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 电阻式随机存储器的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437765A (en) * | 1994-04-29 | 1995-08-01 | Texas Instruments Incorporated | Semiconductor processing |
| CN1905133A (zh) * | 2005-03-09 | 2007-01-31 | 海力士半导体有限公司 | 在闪存器件中形成浮置栅电极的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321145B1 (ko) * | 1999-06-23 | 2002-03-18 | 박종섭 | 반도체 소자의 제조방법 |
| KR100400249B1 (ko) * | 2001-06-19 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 |
| KR101055757B1 (ko) * | 2004-07-12 | 2011-08-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
| KR100577402B1 (ko) | 2004-08-02 | 2006-05-10 | 지엠대우오토앤테크놀로지주식회사 | 효율산출기능을 갖는 토크 컨버터의 블레이드 설계 방법및 장치 |
| KR20060120977A (ko) * | 2005-05-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR20070003336A (ko) * | 2005-07-01 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| US7754610B2 (en) * | 2006-06-02 | 2010-07-13 | Applied Materials, Inc. | Process for etching tungsten silicide overlying polysilicon particularly in a flash memory |
| US8129282B2 (en) * | 2006-07-19 | 2012-03-06 | Tokyo Electron Limited | Plasma etching method and computer-readable storage medium |
-
2007
- 2007-03-27 KR KR1020070029626A patent/KR100965047B1/ko not_active IP Right Cessation
- 2007-12-21 US US11/962,393 patent/US7741203B2/en not_active Expired - Fee Related
-
2008
- 2008-01-09 CN CN2008100027140A patent/CN101276755B/zh not_active Expired - Fee Related
- 2008-02-01 JP JP2008022476A patent/JP2008244438A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437765A (en) * | 1994-04-29 | 1995-08-01 | Texas Instruments Incorporated | Semiconductor processing |
| CN1905133A (zh) * | 2005-03-09 | 2007-01-31 | 海力士半导体有限公司 | 在闪存器件中形成浮置栅电极的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740328B (zh) * | 2008-11-13 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7741203B2 (en) | 2010-06-22 |
| CN101276755A (zh) | 2008-10-01 |
| KR100965047B1 (ko) | 2010-06-21 |
| KR20080087417A (ko) | 2008-10-01 |
| US20080242074A1 (en) | 2008-10-02 |
| JP2008244438A (ja) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943498B2 (en) | Method of forming micro pattern in semiconductor device | |
| CN101728252B (zh) | 形成快闪存储器栅极的方法以及快闪存储器 | |
| US20080102619A1 (en) | Method of manufacturing a semiconductor device | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| US7811888B2 (en) | Method for fabricating semiconductor memory device | |
| US20090068829A1 (en) | Method of manufacturing semiconductor device | |
| CN101276755B (zh) | 形成快闪存储器件的栅极图案的方法 | |
| US8058132B2 (en) | Method of fabricating flash memory device | |
| US8026139B2 (en) | Method of fabricating a non-volatile memory device | |
| KR20040022996A (ko) | 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법 | |
| US6921695B2 (en) | Etching method for forming a square cornered polysilicon wordline electrode | |
| US20080054338A1 (en) | Flash memory device | |
| KR100810417B1 (ko) | 플래시 메모리 소자의 게이트 형성 방법 | |
| US12027422B2 (en) | Semiconductor structures and methods for forming the same | |
| KR20080060361A (ko) | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 | |
| KR101009068B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100992746B1 (ko) | 반도체소자 제조방법 | |
| US20100124819A1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| KR100612558B1 (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
| KR100685626B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20090068000A (ko) | 하이-케이 유전막을 게이트간 절연막으로 사용하는 플래시메모리소자의 제조방법 | |
| KR20090119229A (ko) | 반도체 소자의 제조 방법 | |
| KR20040008682A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20040090101A (ko) | 비휘발성 메모리소자의 게이트 전극 형성방법 | |
| CN101521157A (zh) | 制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100804 Termination date: 20140109 |