CN101211809A - 用于拾取半导体芯片的装置和方法 - Google Patents

用于拾取半导体芯片的装置和方法 Download PDF

Info

Publication number
CN101211809A
CN101211809A CNA2007103058697A CN200710305869A CN101211809A CN 101211809 A CN101211809 A CN 101211809A CN A2007103058697 A CNA2007103058697 A CN A2007103058697A CN 200710305869 A CN200710305869 A CN 200710305869A CN 101211809 A CN101211809 A CN 101211809A
Authority
CN
China
Prior art keywords
semiconductor chip
magnetic
binder film
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103058697A
Other languages
English (en)
Inventor
边鹤均
宋炫静
沈钟辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101211809A publication Critical patent/CN101211809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75735—Magnetic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供了用于拾取半导体芯片的装置及拾取半导体芯片的方法。根据示例实施例，用于拾取半导体芯片的装置包括电磁夹头单元，电磁夹头单元被构造成在电磁夹头单元和磁性晶片粘合剂胶带之间选择性地产生引力，其中，磁性晶片粘合剂胶带设置在半导体芯片的表面上。该装置还包括附于电磁夹头单元的传送头单元，传送头单元被构造成通过驱动装置的驱动移动电磁夹头单元拾取的半导体芯片。

Description

用于拾取半导体芯片的装置和方法
本申请要求于2006年12月29日提交的第10-2006-0137510号韩国专利申请的优先权，其内容通过引用完全包含于此，就像完全在这里提出一样。
技术领域
本公开涉及拾取半导体芯片(die)的装置和方法，更具体地讲，涉及能够充分降低对半导体芯片的物理损伤并充分减少拾取半导体芯片的误差同时增强保真度和产量的拾取半导体芯片的装置和方法。
背景技术
随着信息通信领域的快速发展和信息介质(比如计算机)的快速普及，半导体装置的技术快速发展。半导体装置的技术的快速发展需要功能方面的高速运行或大容量的存储。半导体装置的大容量和高密度的趋势提高了半导体装置的集成水平，所以构成存储器单元的各单元装置的尺寸也被小型化。因此，在有限的区域内形成高度集成的多层结构的技术已成为研究的热点。
用于构造半导体装置的单元工艺需要极度严格的精度，以符合这样的高度集成技术。通常，用于制造半导体装置的单元工艺可主要分为杂质离子注入和扩散工艺、沉积工艺、蚀刻工艺(包括光刻)和用于去除杂质的晶片清洁工艺(包括化学机械抛光CMP)等。杂质离子注入和扩散用于将IIIB族(例如硼B)或VIB族(例如磷P或砷As)的杂质离子注入到半导体基底的内部。沉积工艺用于在半导体基底上形成材料膜。包括光刻的蚀刻工艺用于将通过薄膜沉积形成的材料膜图案化成指定的图案。包括CMP的晶片清洁工艺用于在晶片上沉积层间绝缘层等，并将晶片的表面整体抛光以去除台阶覆盖物(step coverage)。选择性并重复性地执行这些单元工艺，由此在晶片的表面上堆叠多个电路图案，以构造半导体装置。
在这些单元工艺中完成的半导体装置经历切割工艺(sawing process)，从而被组装成半导体集成电路，在所述切割工艺中，利用刀片将形成在晶片上的作为半导体芯片的半导体装置成片地分成单独的半导体芯片。在切割工艺中，通过利用刀片，沿着在晶片的整个表面中的一边方向的划线将晶片的一边完全地切割。然后，安装有晶片的晶片夹旋转90°，沿着与初始切割垂直的方向切割晶片，使得晶片被分成单独的半导体芯片。但是，在这样的切割工艺中，当仅切割一个晶片时，半导体芯片被分散并遗失到工艺区域之外。为了防止这个问题，通常将粘合剂胶带附于晶片的后表面，使得通过切割工艺与晶片分离的半导体芯片通过粘合剂胶带仍然保持着紧密的关系而不被分散。然后，分离的芯片分别与粘合剂胶带分离，并经历用于半导体芯片的封装工艺。
图1A至图1C示出了利用根据传统技术的半导体芯片拾取装置来拾取被切割的半导体芯片的步骤。参照图1A，由基体膜10、UV膜12和粘合剂膜14组成的粘合剂胶带16附于晶片18的后表面。基体膜10可具有切块带(dicing tape)的形状，粘合剂膜14用作将晶片18牢固地固定到粘合剂胶带16的主要的粘合剂膜。UV膜12是由粘性强的材料构成的材料膜，以增强基体膜10和粘合剂膜14之间的粘附力。通过利用刀片沿着划线来切割后表面附于粘合剂胶带16的晶片18，晶片18被切割成单独的半导体芯片。作为切割晶片的结果，形成在晶片上的多个半导体芯片通过被沿着划线20切割而被分成单个的半导体芯片18a。
图1B和图1C示出了通过利用半导体芯片拾取装置来拾取图1A中的被切割的半导体芯片18a的步骤。参照图1B，半导体芯片拾取装置22被设置在晶片18的上方，以拾取被沿着划线20切割和分离的半导体芯片18a。半导体芯片拾取装置22包括传送头28，传送头28连接到驱动装置并将半导体芯片18a一片片地移到用于后续工艺的处理设备中。半导体芯片拾取装置还包括夹头(collet)24，夹头24固定于传送头28的下端，并且在夹头24内设置了真空管道26，以产生将使被切割的半导体芯片18a与夹头24保持在一起的吸力。夹头24可以由例如橡胶材料形成，以充分减少对半导体芯片18a的损坏。为了更确实地防止对半导体芯片18a造成损坏，可以在夹头24的下部另外地形成由软性材料形成的保护膜。
参照图1C，通过孔栓(plunge pin)30将单独分离的半导体芯片18a抬起，被抬起的半导体芯片18a通过真空管道26的吸力被拾取并与夹头24保持在一起。
遗憾的是，在图1A至图1C中表示的半导体芯片拾取工艺是推举(pushup)方案，该推举方案将孔栓30向着半导体芯片18a的后表面抬升，以抬起半导体芯片18a。施加到半导体芯片18a后表面的孔栓30的接触应力会造成在切割线区域(用参考标记A表示)上出现裂纹。例如，在处理50μm以下的超薄晶片的过程中，由于晶片1 8的扭曲或柔性导致被切割的半导体芯片不能有效地被孔栓30分离，当向晶片施加的力过大时，在晶片上会出现裂纹。
此外，在通过利用孔栓30推举半导体芯片18a的有限接触区域的推举方案中，通过孔栓30施加的推举力没有均匀地提供到半导体芯片的整个区域上，由此导致半导体芯片的变形或拾取误差等。例如，在如参考符号B所示地已经在半导体芯片和粘合剂膜14之间产生了粘附的状态下，当通过利用孔栓30推举半导体芯片18a时，孔栓30的力不会到达区域B或者晶片18会破损。
此外，当利用夹头24时，施加到半导体芯片18a的吸力集中在夹头内部局部形成的真空管道26中。因此，吸力不能均匀地作用到半导体芯片18a的整个区域，这样也会造成拾取误差。此外，根据将被孔栓30抬起的半导体芯片的尺寸来构造孔栓30，因此对于不同尺寸的半导体芯片需要专用的半导体芯片拾取装置。
示例性实施例解决了传统技术的这些和其它缺点。
发明内容
本发明的目的在于提供用于拾取半导体芯片的装置和方法，由此能够充分降低对半导体芯片的物理损伤并减少拾取误差，同时增强了保真度和产量。
本发明提供了一种用于拾取半导体芯片的装置，该装置包括：电磁结构的夹头单元，用于在夹头单元和晶片粘合剂胶带之间产生引力，晶片粘合剂胶带设置在晶片的后表面上，晶片粘合剂胶带包括磁性粘合剂膜；传送头单元，附于夹头单元，传送头单元被构造成移动夹头单元和半导体芯片。
本发明还提供了一种用于拾取半导体芯片的方法，该方法包括以下步骤：电磁夹头单元，被构造成在电磁夹头单元和磁性晶片粘合剂胶带之间选择性地产生引力，磁性晶片粘合剂胶带设置在半导体芯片的表面上；传送头单元，附于电磁夹头单元，传送头单元被构造成通过驱动装置的驱动来移动被电磁夹头单元拾取的半导体芯片。
本发明还提供了一种用于拾取半导体芯片的装置，该装置包括：将包括磁性粘合剂膜的晶片粘合剂胶带附于晶片的后表面；将晶片切割，以从晶片分割出半导体芯片；将夹头单元设置在半导体芯片上方，夹头单元具有电磁结构；向夹头施加电力，以产生吸引磁性粘合剂膜并保持半导体芯片附于夹头单元的磁场。
本发明又提供了一种拾取半导体芯片的方法，该方法包括：将晶片粘合剂胶带附于晶片的后表面，晶片粘合剂胶带包括基体膜和磁性粘合剂膜；沿着划线切割晶片，以将晶片分成多个半导体芯片；将半导体芯片拾取装置放置在半导体芯片的上方，半导体芯片拾取装置包括具有电磁结构的夹头单元，以产生与磁性粘合剂膜的引力；向夹头单元施加电力，以在夹头单元和磁性粘合剂膜之间产生引力，并将半导体芯片与基体膜分离。
附图说明
通过详细的描述和附图，将更充分地理解示例实施例，描述和附图的存在是出于解释的目的而不是限制的目的。
图1A至图1C示出了通过根据传统技术的半导体芯片拾取装置来拾取被切割的半导体芯片的步骤。
图2示出了根据示例实施例的附于晶片的后表面的晶片粘合剂胶带。
图3示出了根据示例实施例的将铁氧体材料转换成顺磁物质从而形成适于使用的磁性粘合剂层的工艺。
图4A至图4E示出了根据示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。
图5是描述了图4A至图4E中所示的一部分工艺的流程图。
图6A至图6E示出了根据其它示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。
图7是描述了图6A至图6E中所示的一部分工艺的流程图。
图8A至图8E示出了根据其它示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。
图9是描述了图8A至图8E中所示的一部分工艺的流程图。
图10A至图10E示出了根据其它示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。
图11是描述了图10A至图10E中所示的一部分工艺的流程图。
具体实施方式
下文中，参照图2至图11来更充分地描述示例实施例。然而，本发明可以以许多不同的形式来实施，而不应该被理解为限于这里阐述的示例实施例。相反，提供这些示例实施例，使得该公开是彻底和完全的，并将向本领域的技术人员充分传达在一个或多个示例实施例中体现的本发明的原理。
除非另外地限定，否则这里使用的所有术语(包括技术术语和科学术语)的含义与本发明所属领域的普通技术人员通常所理解的含义相同。还应该理解的是，这里使用的术语应该被理解为其含义与本说明书和相关领域的环境中它们的含义一致，并且除非在这里特别地限定，否则将不以理想的或过度正式的含义来解释这些术语。
图2示出了根据一些示例实施例的附于晶片108的后表面的晶片粘合剂胶带106。粘合剂胶带106包括基体膜100、紫外(UV)膜102和磁性粘合剂膜104。磁性粘合剂膜104包括磁性填充物204，由此磁性粘合剂膜104具有顺磁物质的特性或铁磁材料的特性。因此，当向电磁结构的夹头施加电力时，在夹头和磁性粘合剂膜104之间产生引力，从而被切割的半导体芯片与基体膜100分离。
下面参照图3来说明将磁性填充物204添加到普通的粘合剂膜中以使粘合剂膜具有磁性物质的这种原理。图3示出了根据示例实施例的将铁氧体材料转换成顺磁物质以形成适于使用的磁性粘合剂层的工艺。如图3中的左侧所示，铁氧体材料200被含氧材料202环绕。然后，在通过在预定温度下加热而执行的固化工艺中，铁氧体材料200被氧化并变化为顺磁物质或磁性填充物204。铁氧体材料200可以是当施加电力时形成磁场的电磁结构的材料，例如，铁、镍、钴等。
通常，磁性物质是在存在外部施加的磁场的情况下被磁化的材料。根据在存在外部磁场的情况下表现出的磁化水平，磁性物质可以被分类为铁磁材料、反铁磁材料和顺磁材料。
由于铁磁材料中原子的磁矩对齐，因此铁磁材料是强磁性物质。在反铁磁材料中，沿着与外部磁场相反的方向产生磁化。
顺磁材料是由于原子的热振动而导致磁化无序的物质。顺磁材料沿着施加磁场的方向被弱磁化，并且当去除磁场时不被磁化。顺磁材料可以是金属中的锡、铂、铱等且可以是氧或空气等。顺磁材料的磁性大小与外部磁场的大小成比例，磁化水平用磁化率表示。磁化率与温度成反比地增大，这被称作居里定律。
如图3中所示，被含氧材料202环绕的铁氧体材料200被注入到普通的粘合剂膜的内部，然后在指定温度下被固化。根据示例实施例，一旦铁氧体材料200被氧化，就具有顺磁材料的特性，因此，普通的粘合剂膜成为可用作粘合剂胶带106的组件的磁性粘合剂膜104。
根据示例实施例，附于晶片后表面的粘合剂胶带106包括磁性粘合剂膜104，当电磁结构的夹头被施加电力以拾取半导体芯片时，磁性粘合剂膜104可以沿着外部磁场的方向被磁化。因此，在夹头和磁性粘合剂膜104之间产生引力。这种引力用作对磁性粘合剂膜104和UV膜102的恒定的分离力。结果，从整体的晶片切割出的半导体芯片可以没有损坏地与基体膜分离。此时，引力在磁性粘合剂膜和夹头之间的整个区域上均匀地分散。因此，恒定的拾取力也作用在设置在磁性粘合剂膜104上的半导体芯片上，从而防止半导体芯片的变形并充分降低了裂纹的发生率。
图4A至图4E示出了根据示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。图5是描述了图4A至图4E中所示的一部分工艺的流程图。
参照图4A和图5，在步骤S400中，由基体膜300、UV膜302和磁性粘合剂膜304构成的粘合剂胶带306附于晶片308的后表面。基体膜300具有切块带的形状，UV膜302是由粘性强的材料形成的材料层，以增强基体膜300和磁性粘合剂膜304之间的粘附力。磁性粘合剂膜304将晶片308牢固地固定到基体膜300，如以上所说明的，磁性粘合剂膜304是根据示例实施例的半导体芯片粘合剂胶带306的重要的组件。
在形成磁性粘合剂膜304的过程中，作为磁性物质的被含氧材料环绕的铁氧体材料被注入到普通的粘合剂膜中，然而在指定温度下被固化。铁氧体材料可以是当施加电力时形成磁场的铁磁结构的材料，例如，铁、镍、钴等。随后，在固化步骤中，铁氧体材料被氧化并呈现出顺磁物质的特性，并且普通的粘合剂膜变为具有顺磁物质的特性的磁性粘合剂膜304。被氧化的铁氧体材料在普通的粘合剂膜中用作磁性填充物，从而使粘合剂膜具有顺磁特性。
如以上所说明的，铁、镍、钴等是铁磁物质的例子。因此，在可选的示例实施例中，可以去除固化工艺，且可以使用铁磁材料的特性来替代顺磁材料的特性。
参照图4B和图5，随后在步骤S402中，通过利用刀片沿着切割线310来切割晶片308，从晶片分离出多个半导体芯片308a。接着，在步骤S404中，为了拾取被沿着切割线310单独分离的半导体芯片308a，将根据示例实施例的半导体芯片拾取装置312设置在晶片308上方。半导体芯片拾取装置312包括传送头314和夹头316。传送头314连接到驱动装置(未示出)，驱动装置将被切割的半导体芯片移向用于后续工艺的工艺设备。夹头316附于传送头314的下端，并拾取被切割的半导体芯片308a。夹头316的下部可以另外地设置有保护膜318，保护膜318由软性材料形成以充分减少对半导体芯片308a的损坏。根据示例实施例，半导体芯片拾取装置312的夹头316优选地包括可被磁化的材料。更具体地讲，夹头316优选地包括当施加电力时形成磁场的金属材料。所述金属材料作为铁氧体群中的铁磁材料可包括例如铁、镍、钴等。
参照图4C和图5，将包括具有电磁结构的夹头316的半导体芯片拾取装置3 12设置在被切割的半导体芯片308a的上方，然后向夹头316施加电力。然后，在步骤406中，电磁结构的夹头316被磁化，在夹头316和附于晶片308后表面的磁性粘合剂膜304之间产生引力，如参考符号C所指示的。
参照图4D和图5，在步骤S408中，在引力作用在电磁结构的夹头316和磁性粘合剂膜304之间的状态下，通过利用半导体芯片拾取装置312的传送头314来拾取被切割的半导体芯片308a。即，通过夹头316和磁性粘合剂膜304之间作用的引力，磁性粘合剂膜304与UV膜302分离，从而将被切割的半导体芯片308a与基体膜300分离，并拾取被切割的半导体芯片308a。
此时，在整个磁性粘合剂膜304中均匀地分布磁性填充物。在整个夹头316中也均匀地产生磁力。因此，在磁性粘合剂膜304和夹头316的整个区域中分布基本上均匀的引力，基本上均匀的拾取力作用在设置在磁性粘合剂膜304上的被切割的半导体芯片308a上。因此，当如图4D所示通过利用半导体芯片拾取装置312拾取半导体芯片308a时，基本上均匀的分离力作用在半导体芯片308a的整个区域上，被切割的半导体芯片308a可以与基体膜300分离，而半导体芯片308a没有变形或者产生裂纹。
参照图4E和图5，在步骤S410中，被拾取的半导体芯片308a被移向印刷电路板(PCB)322，并被安装在PCB 322上。然后，在步骤S412中，输入到夹头316的电被切断，夹头316的磁力和与磁性粘合剂膜304的引力被消除。在步骤S414中，被切割的半导体芯片308a保留在PCB 322上以构成电路，半导体芯片拾取装置312返回到初始位置，并为后续的半导体芯片拾取操作备用。
如上对于示例实施例的描述，使用包含具有顺磁物质的磁性填充物的磁性粘合剂膜304以及与磁性粘合剂膜304有引力作用的电磁结构的夹头316，从而有效地将被切割的半导体芯片308a与基体膜分离，而不造成变形或裂纹。
图6A至图6E示出了根据其它示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。图7是描述了图6A至图6E所示的一部分工艺的流程图。
参照图6A和图7，在步骤S600中，由基体膜500、UV膜502、第一粘合剂膜504、磁性粘合剂膜506和第二粘合剂膜508构成的粘合剂胶带510附于晶片512的后表面。基体膜500具有切块带的形状，UV膜502是由粘性强的材料形成的材料层，以增强基体膜500和第一粘合剂膜504之间的粘附力。第二粘合剂膜508用于将晶片512牢固地固定到基体膜500。磁性粘合剂膜506设置在第一粘合剂膜504和第二粘合剂膜508之间。
在形成磁性粘合剂膜506的过程中，在UV膜502上形成第一粘合剂膜504。然后，在第一粘合剂膜504上再形成一层普通的粘合剂膜，接着，作为磁性填充物的被含氧材料环绕的铁氧体材料被注入到普通的粘合剂膜中，然后在预定的温度下被固化。铁氧体材料在固化步骤中被氧化，因此具有顺磁物质的特性。因此，普通的粘合剂膜变成具有顺磁物质的特性的磁性粘合剂膜506。铁氧体材料可以是当施加电力时形成磁场的电磁结构的材料，例如，铁、镍、钴等。
另一方面，铁、镍和钴等自身是具有铁磁物质的铁氧体材料。因此，根据可选的实施例，可以原封不动地利用铁磁材料的特性，而不用固化步骤。
根据以上描述的示例实施例，在第一粘合剂膜504上形成普通的粘合剂膜，然而将铁氧体材料注入到普通的粘合剂膜中，使得普通的粘合剂膜变成磁性粘合剂膜。根据其它示例实施例，铁氧体材料层可直接在第一粘合剂膜504上形成为指定厚度。在这种情况下，铁氧体材料可以是当施加电力时形成磁场的电磁结构的材料，比如，铁、镍、钴等。
参照图6B和图7，通过利用刀片沿着晶片512的划线来切割后表面附于粘合剂胶带510的晶片512。然后，在步骤S602中，沿着基于划线的切割线514，将形成在晶片上的多个半导体芯片分成单独的半导体芯片512a。
随后，在步骤S604中，为了拾取沿着切割线514被成片分离的半导体芯片512a，将根据示例实施例的半导体芯片拾取装置516设置在晶片512上方。半导体芯片拾取装置516包括传送头518和夹头520。传送头518连接到驱动装置，驱动装置将传送头和被切割的半导体芯片512a移向用于后续工艺的工艺设备。夹头520附于传送头518的下端，并拾取被切割的半导体芯片512a。夹头520的下部可以另外地设置有保护膜522，保护膜522由软性材料形成，以充分减少对半导体芯片的损坏。半导体芯片拾取装置516的夹头520优选地包含可被磁化的材料。更具体地讲，夹头520包含作为铁氧体群的电磁材料的当施加电力时形成磁场的金属材料(即，铁、镍、钴等)。
参照图6C和图7，将包括电磁结构的夹头520的半导体芯片拾取装置516设置在被切割的半导体芯片512a上方，然后向夹头520施加电力。接着，在步骤S606中，电磁结构的夹头520被磁化，并与附于晶片512后表面的磁性粘合剂膜506有引力作用，如参考符号D所指示的。
参照图6D和图7，在步骤S608中，当引力作用在电磁结构的夹头520和磁性粘合剂膜506之间时，通过利用半导体芯片拾取装置516的传送头518来拾取被切割的半导体芯片512a。即，通过作用在夹头520和磁性粘合剂膜506之间的引力，磁性粘合剂膜506与第一粘合剂膜504分离，从而将被切割的半导体芯片512a与基体膜500分离，并拾取被切割的半导体芯片512a。
此时，磁性填充物均匀地分布在整个磁性粘合剂膜506中。在整个夹头520中也均匀地产生磁力。均匀的引力通过磁性粘合剂膜506和夹头520的整个区域作用，因此，均匀的拾取力作用在设置在磁性粘合剂膜506上的被切割的半导体芯片512a上。因此，在如图6D所示通过利用半导体芯片拾取装置516拾取半导体芯片512a的过程中，均匀的分离力作用在半导体芯片512a的整个区域上，从而简单地将被切割的半导体芯片512a从基体膜500拾取的操作没有使半导体芯片512a产生变形或裂纹。
参照图6E和图7，在步骤S610中，将被拾取的半导体芯片512a移向PCB524并安装在PCB 524上。然后，切断输入到夹头520的电力。在步骤S612中，当去除夹头520的磁力时，夹头520与磁性粘合剂膜506的引力也消失。在步骤S614中，被切割的半导体芯片512a保留在PCB 524上以构成电路，半导体芯片拾取装置516返回到初始位置，并为后续的半导体芯片拾取操作备用。
根据以上描述的示例实施例，使用了含有磁性填充物的磁性粘合剂膜506以及具有与磁性粘合剂膜506的引力的电磁结构的夹头520，从而有效地将被切割的半导体芯片512a与基体膜分离，而没有造成变形或裂纹，其中，磁性填充物具有顺磁物质。
图8A至图8E示出了根据其它示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。图9是描述了图8A至图8E中所示的一部分工艺的流程图。
参照图8A和图9，在步骤S800中，由基体膜700、UV膜702和磁性粘合剂膜704构成的粘合剂胶带706附于晶片708的后表面。基体膜700具有切块带的形状，UV膜702是由粘性强的材料形成的材料层，以增强基体膜700和磁性粘合剂膜704之间的粘附力。磁性粘合剂膜704是用于将晶片708牢固地固定到基体膜700的主粘合剂膜。
在形成磁性粘合剂膜704的过程中，作为磁性物质的被含氧材料环绕的铁氧体材料被注入到普通的粘合剂膜中，然后在预定温度下被固化。铁氧体材料在固化步骤中被氧化，从而具有顺磁物质的特性。因此，普通的粘合剂膜变成具有顺磁物质的特性的磁性粘合剂膜704。被氧化的铁氧体材料用作为普通粘合剂膜赋予顺磁特性的磁性填充物。铁氧体材料可以是当施加电力时形成磁场的电磁结构的材料，比如，铁、镍、钴等。
另一方面，铁、镍和钴等自身是具有铁磁物质的铁氧体材料。因此，根据可选的示例实施例，可以原封不动地利用铁磁体材料的特性，而不用固化步骤。
参照图8B和图9，通过利用刀片沿着晶片708的划线切割后表面附于粘合剂胶带706的晶片708。然后，在步骤S802中，沿着基于划线的切割线(参考标号710所示)，将形成在晶片708上的多个半导体芯片分成单独的半导体芯片。
随后，在步骤S804中，为了拾取通过沿着切割线710被成片分离的半导体芯片708a，将根据本发明实施例的半导体芯片拾取装置712设置在晶片708上方。半导体芯片拾取装置714包括传送头714和夹头716。传送头714连接到驱动装置，并成片地将半导体芯片移向用于后续工艺的工艺设备。夹头716附于传送头714的下端，并拾取被切割的半导体芯片。夹头716的下部可另外地设置有保护膜718，保护膜718由软性材料形成，以充分减小对半导体芯片的损坏。此处的特征在于，半导体芯片拾取装置712的夹头716由可被磁化的材料形成。更具体地讲，夹头716是作为铁氧体群的电磁材料的用于当施加电力时形成磁场的金属材料(即，铁、镍或钴等)。另外，夹头716包括多个真空管道720，以向位于夹头下方的被切割的半导体芯片708a施加吸力。
参照图8C和图9，将包括电磁结构的夹头716的半导体芯片拾取装置712设置在被切割的半导体芯片708a上方，然后向夹头716施加电力。然后，电磁结构的夹头716被磁化，并与附于晶片708后表面的磁性粘合剂膜704产生引力作用，如参考标号E所示。吸力提供到夹头716内部采用的真空管道720。结果，在步骤S806中，被磁化的夹头716和磁性粘合剂膜704之间的引力和通过真空管道720的真空吸力作用在半导体芯片708a上。
参照图8D和图9，在步骤S808中，当引力作用在电磁结构的夹头716和磁性粘合剂膜704之间且通过真空管道720对半导体芯片708a作用真空吸力时，通过利用半导体芯片拾取装置712的传送头714拾取被切割的半导体芯片708a。即，通过作用在夹头716和磁性粘合剂膜704之间的引力，磁性粘合剂膜704与UV膜702分离，从而将被切割的半导体芯片708a从基体膜700分离，并拾取被切割的半导体芯片708a。
优选地，磁性填充物均匀地分布于整个磁性粘合剂膜704。优选地，在整个夹头716中也均匀地产生磁力。因此，均匀的引力通过磁性粘合剂膜704和夹头716的整个区域作用，因此，均匀的拾取力作用在设置在磁性粘合剂膜704上的被切割的半导体芯片708a上。因此，当如图8D所示通过利用半导体芯片拾取装置712拾取半导体芯片708a时，均匀的分离力作用在半导体芯片708a的整个区域上，从基体膜700拾取被切割的半导体芯片708a的操作没有使半导体芯片708a产生变形或裂纹。
参照图8E和图9，在步骤S810中，将被拾取的半导体芯片708a移向PCB722并安装在PCB 722上。然后，切断输入到夹头716的电力。接着，在步骤S812中，停止提供到真空管道720的真空。随后，夹头716的磁力消失，与磁性粘合剂膜704的引力也消失。通过真空管道720的真空吸力也消失。被切割的半导体芯片708a与半导体芯片拾取装置712分离，并保留在PCB 722上以构成电路。在步骤S814中，半导体芯片拾取装置712返回到初始位置，并为后续的半导体芯片拾取操作备用。
根据以上描述的示例实施例，使用了含有磁性填充物的磁性粘合剂膜704以及具有与磁性粘合剂膜704的引力的电磁结构的夹头716，从而有效地将被切割的半导体芯片708a与基体膜分离，而不造成变形或裂纹，其中，磁性填充物具有顺磁物质。另外，真空管道720形成在夹头716内部，从而与仅依赖于与磁性粘合剂膜704的引力相比，对被切割的半导体芯片708a的拾取效果可以加倍。
图10A至图10E示出了根据其它示例实施例的半导体芯片拾取装置和半导体芯片拾取工艺。图11是描述了图10A至图10E中所示的一部分工艺的流程图。
参照图10A和图11，在步骤S1000中，由基体膜900、UV膜902、第一粘合剂膜904、磁性粘合剂膜906和第二粘合剂膜908构成的粘合剂胶带910附于晶片912的后表面。基体膜900具有切块带的形状，UV膜902是由粘性强的材料形成的材料层，以增强基体膜900和第一粘合剂膜904之间的粘附力。第二粘合剂膜908用于将晶片912牢固地固定到基体膜900。磁性粘合剂膜906设置在第一粘合剂膜904和第二粘合剂膜908之间。
在形成磁性粘合剂膜906的过程中，在UV膜902上形成第一粘合剂膜904。然后，在第一粘合剂膜904上形成普通的粘合剂膜，接着，作为磁性物质的由含氧材料环绕的铁氧体材料被注入到普通的粘合剂膜中，然后在预定温度下被固化。铁氧体材料在固化步骤中被氧化，从而具有顺磁物质的特性。因此，普通的粘合剂膜变成具有顺磁物质的特性的磁性粘合剂膜906。被氧化的铁氧体材料用作磁性填充物，使得普通的粘合剂膜具有顺磁特性。铁氧体材料可以是当施加电力时形成磁场的电磁结构的材料，比如，铁、镍、钴等。
另一方面，铁、镍、钴等自身是具有铁磁特性的铁氧体材料。因此，在可选的示例实施例中，可以原封不动地利用铁磁材料的特性，而不用固化步骤。
如上所述，在第一粘合剂膜904上形成普通的粘合剂膜，然后，将铁氧体材料注入到普通的粘合剂膜中，以将其变为磁性粘合剂膜。但是，除了这种方法之外，铁氧体材料层也可直接在第一粘合剂膜904上形成为指定厚度。在这种情况下，铁氧体材料可以是用于当施加电力时形成磁场的电磁结构的材料，比如，铁、镍、钴等。
参照图10B和图11，通过利用刀片沿着晶片912的划线切割后表面附于粘合剂胶带910的晶片912。然后，在步骤S1002中，沿着基于划线的切割线(标号914所示)，形成在晶片912上的多个半导体芯片被分成单独的半导体芯片。
随后，在步骤S1004中，为了拾取沿着切割线914被成片分离的半导体芯片912a，将根据本发明实施例的半导体芯片拾取装置916设置在晶片912上方。半导体芯片拾取装置916包括传送头918和夹头920。传送头918连接到驱动装置，并成片地将半导体芯片移向用于后续工艺的工艺设备。夹头920附于传送头918的下端，并拾取被切割的半导体芯片912a。夹头920的下部可另外地设置有保护膜922，保护膜922由软性材料形成，以充分减少对半导体芯片的损坏。此处的特征在于，半导体芯片拾取装置916的夹头920由可被磁化的材料形成。更具体地讲，夹头920是作为铁氧体群的电磁材料的当施加电力时形成磁场的金属材料，即，铁、镍或钴等。在夹头920内部形成多个真空管道924，真空管道924用于向被切割的半导体芯片912a施加吸力。
参照图10C和图11，将包括电磁结构的夹头920的半导体芯片拾取装置916设置在被切割的半导体芯片912a上方，然后向夹头920施加电力。接着，电磁结构的夹头920被磁化，在夹头920和附于晶片912的后表面的磁性粘合剂膜906之间产生引力，如参考符号F所表示的。另外，向夹头920内部采用的真空管道924提供真空。结果，在步骤S1006中，被磁化的夹头920和磁性粘合剂膜906之间的引力以及通过真空管道924的真空吸力作用在半导体芯片912a上。
参照图10D和图11，在步骤S1008中，当引力作用在电磁结构的夹头920和磁性粘合剂膜906之间时且当通过真空管道924作用真空吸力时，通过利用半导体芯片拾取装置916的传送头918拾取被切割的半导体芯片912a。即，通过夹头920和磁性粘合剂膜906之间的引力，磁性粘合剂膜906与第一粘合剂膜904分离，从而将被切割的半导体芯片912a与基体膜900分离，并拾取被切割的半导体芯片912a。
优选地，磁性填充物均匀地分布在整个磁性粘合剂膜906中。优选地，在整个夹头920中也均匀地产生磁力。均匀的引力通过磁性粘合剂膜906和夹头920的整个区域作用，因此，均匀的拾取力作用在设置在磁性粘合剂膜906上的被切割的半导体芯片912a上。因此，在如图10D所示通过利用半导体芯片拾取装置916来拾取半导体芯片912a的过程中，均匀的分离力作用在半导体芯片912a的整个区域上，从而简单地将被切割的半导体芯片912a与基体膜900分离的操作没有导致在半导体芯片912a上产生变形或裂纹。
参照图10E和图11，在步骤S1010中，将被拾取的半导体芯片912a移向PCB 926并安装在PCB 926上。然后，切断输入到夹头920的电力。接着，在步骤S1012中，切断提供到真空管道924的真空。随后，夹头920的磁力消失，与磁性粘合剂膜906的引力也消失。此外，通过真空管道924的真空吸力消失。在步骤S1014中，被切割的半导体芯片912a保留在PCB 926上，半导体芯片拾取装置916返回到初始位置，并为后续的半导体芯片拾取操作备用。
根据以上描述的示例实施例，使用含有磁性填充物的磁性粘合剂膜906以及具有与磁性粘合剂膜906的引力的电磁结构的夹头920，从而有效地将被切割的半导体芯片912a与基体膜分离，而不造成变形或裂纹，其中，磁性填充物具有顺磁物质，。真空管道924形成在夹头920内部，因此，与仅依赖于与磁性粘合剂膜906的引力相比，对被切割的半导体芯片912a的拾取效果可以加倍。
如上所述，根据示例实施例，应用了含有磁性填充物的磁性粘合剂膜作为晶片粘合剂带，以固定被切割的半导体芯片，其中，磁性填充物具有作为顺磁物质或铁磁物质的磁性物质的特性。此外，在半导体芯片拾取装置中采用了电磁结构的夹头，以拾取被切割的半导体芯片，其中，夹头与磁性粘合剂膜有引力作用。因此，引力通过夹头和磁性粘合剂膜之间的整个区域均匀地作用，由此，均匀的拾取力作用于设置在磁性粘合剂膜上的半导体芯片，从而有效地将半导体芯片与晶片粘合剂胶带的基体膜分离，而半导体芯片没有出现变形或裂纹，从而充分减小了拾取误差。
另外，在传统技术中，根据半导体芯片的尺寸来构造特定的半导体芯片拾取装置是不方便的。然而，根据以上描述的示例实施例，可以自由地构造半导体芯片拾取装置而没有设计限制(即，完整的平坦的或圆形等)，以实现最高的半导体芯片的保真度和工作效率，从而增强了半导体芯片的保真度和工作效率，还在成本上表现出优势。具体地对于倒装芯片，考虑到与传统夹头的接触，没有焊盘(pad)的空间应该保留在中心部分中，但在根据本发明的实施例应用电磁结构的夹头的情况下，与传统技术中类似的真空管道不是必须的，从而半导体芯片拾取装置相对于传统的拾取装置被小型化，且工作效率更高。
因此，根据本发明的一些实施例，可以解决如在传统技术中的根据半导体芯片的尺寸来构造特定的半导体芯片拾取装置的不方便，从而充分压缩了制造装置的成本。
此外，通过根据一些示例实施例在电磁结构的夹头的内部进一步采用真空管道，与仅依赖于与磁性粘合剂膜的引力相比，可以增强对被切割的半导体芯片的拾取效果。
虽然根据一些示例实施例如上描述了半导体芯片拾取装置及其方法，但是附于晶片的后表面的晶片粘合剂胶带或用于拾取被切割的半导体芯片的半导体芯片拾取装置等的构造不限于以上描述的实施例，而是可以在不脱离本发明的精神的情况下进行各种变换。例如，可以变换构成晶片粘合剂胶带的所有材料层的顺序或种类。根据示例实施例的半导体芯片拾取装置还具有夹头，夹头由电磁结构的金属材料代替传统的橡胶材料形成。因此，根据示例实施例，其它组分可以被添加到夹头的下端或上端，同时仍然保持电磁特性。
如上所述，根据本发明的一些实施例，采用含有磁性填充物的磁性粘合剂膜作为晶片粘合剂胶带，来固定被切割的半导体芯片，其中，磁性填充物具有顺磁物质的特性。此外，在半导体芯片拾取装置中采用了具有电磁结构的夹头，以拾取被切割的半导体芯片，其中，夹头与磁性粘合剂膜有引力作用。因此，引力通过夹头和磁性粘合剂膜之间的整个区域均匀地作用，因此，均匀的拾取力作用于设置在磁性粘合剂膜上的半导体芯片上，从而有效地将半导体芯片与晶片粘合剂胶带的基体膜分离，而半导体芯片没有出现变形或裂纹，从而充分减小了拾取误差。还可以避免根据半导体芯片的尺寸来构造特定的拾取装置的不方便。
应该清楚的是，本发明可以以许多方式来实践。以下是对一些实施例的示例的、非限制性的描述。
根据一些示例实施例，半导体芯片拾取装置包括电磁结构的夹头，该夹头用于在夹头单元和磁性粘合剂膜之间产生引力，磁性粘合剂膜构成附于晶片后表面的晶片粘合剂胶带。半导体芯片拾取装置还包括传送头单元，传送头单元用于通过驱动装置的驱动移动被夹头单元拾取的半导体芯片。
根据一些示例实施例，半导体芯片拾取装置包括：晶片粘合剂胶带，包括磁性粘合剂膜并附于晶片的后表面，以固定被切割的半导体芯片；电磁结构的夹头单元，用于与晶片粘合剂胶带的磁性粘合剂膜产生引力；传送头单元，用于通过驱动装置的驱动来移动被夹头单元拾取的被切割的半导体芯片。
根据一些示例实施例，拾取半导体芯片的方法包括：将包括磁性粘合剂膜的晶片粘合剂胶带附于晶片的后表面；将后表面附于粘合剂胶带的晶片切割成单独的半导体芯片；将半导体芯片拾取装置设置在被切割的半导体芯片上方，所述半导体芯片拾取装置包括电磁结构的夹头单元，用于与磁性粘合剂膜产生引力；通过向夹头单元施加电力来在夹头单元中产生磁场，由此通过夹头单元与磁性粘合剂膜产生引力并吸附半导体芯片。
根据一些示例实施例，半导体芯片拾取方法包括：将包括基体膜和磁性粘合剂膜的晶片粘合剂胶带附于晶片的后表面；沿着划线将后表面附于粘合剂胶带的晶片切割成单独的半导体芯片；将半导体芯片拾取装置设置在被切割的半导体芯片上方，所述半导体芯片拾取装置包括电磁结构的夹头单元，用于与磁性粘合剂膜产生引力；向夹头单元施加电力，随后在夹头单元中产生磁场，由此与磁性粘合剂膜产生引力并将半导体芯片与基体膜分离。
对本领域的技术人员来说应该清楚的是，在不脱离本发明的精神或范围的情况下，可以对以上描述的示例实施例进行更改和变化。因此，本发明意在覆盖落入权利要求及其等同物的范围内的对本发明的任何这类更改和变化。因此，这些和其它改变和更改被看作是在如权利要求限定的本发明的真实的精神和范围内。
在附图和说明书中，已经公开了本发明的典型的实施例，虽然采用了特定术语，但是这些术语只是用于通用和描述性的含义，而不是出于限制的目的，在权利要求中阐述了本发明的范围。

Claims (25)

1.一种用于拾取半导体芯片的装置，包括：
电磁结构的夹头单元，用于在夹头单元和晶片粘合剂胶带之间产生引力，晶片粘合剂胶带设置在晶片的后表面上，晶片粘合剂胶带包括磁性粘合剂膜；
传送头单元，附于夹头单元，传送头单元被构造成移动夹头单元和半导体芯片。
2.如权利要求1所述的装置，其中，夹头单元还包括用于保护半导体芯片的保护层，保护层设置在夹头单元的表面上。
3.如权利要求1所述的装置，其中，夹头单元还包括真空管道，真空管道向半导体芯片施加吸力，且真空管道设置在夹头单元的内部。
4.如权利要求1所述的装置，其中，晶片粘合剂胶带还包括：
基体膜；
紫外膜，设置在基体膜上，其中，磁性粘合剂膜设置在紫外膜上。
5.如权利要求4所述的装置，其中，磁性粘合剂膜包括磁性填充物，磁性填充物包括铁氧体材料。
6.如权利要求5所述的装置，其中，铁氧体材料包括铁。
7.如权利要求6所述的装置，其中，夹头单元包含当施加电力时形成磁场的金属材料。
8.如权利要求7所述的装置，其中，金属材料是铁氧体群中的电磁材料。
9.如权利要求8所述的装置，其中，金属材料包括从由铁、镍和钴组成的组中选择的至少一种。
10.一种用于拾取半导体芯片的装置，包括：
电磁夹头单元，被构造成在电磁夹头单元和磁性晶片粘合剂胶带之间选择性地产生引力，磁性晶片粘合剂胶带设置在半导体芯片的表面上；
传送头单元，附于电磁夹头单元，传送头单元被构造成通过驱动装置的驱动来移动被电磁夹头单元拾取的半导体芯片。
11.如权利要求10所述的装置，磁性晶片粘合剂胶带包括：
基体膜；
紫外膜，设置在基体膜上；
磁性粘合剂膜，设置在紫外膜上。
12.如权利要求11所述的装置，其中，磁性粘合剂膜包括从由铁磁材料和顺磁材料组成的组中选择的至少一种。
13.如权利要求12所述的装置，其中，铁磁材料包括镍。
14.如权利要求10所述的装置，其中，电磁夹头单元包括来自铁氧体群的金属材料。
15.如权利要求14所述的装置，其中，金属材料包括从由铁、镍和钴组成的组中选择的至少一种。
16.一种将半导体芯片与晶片分离并拾取半导体芯片的方法，所述方法包括：
将包括磁性粘合剂膜的晶片粘合剂胶带附于晶片的后表面；
将晶片切割，以从晶片分割出半导体芯片；
将夹头单元设置在半导体芯片上方，夹头单元具有电磁结构；
向夹头单元施加电力，以产生吸引磁性粘合剂膜并保持半导体芯片附于夹头单元的磁场。
17.如权利要求16所述的方法，其中，将晶片粘合剂胶带附于晶片的后表面的步骤包括：将磁性填充物放置在磁性粘合剂膜内部，磁性填充物包含铁氧体材料。
18.如权利要求17所述的方法，其中，将磁性填充物放置在磁性粘合剂膜内部的步骤包括将钴放置在磁性粘合剂膜内部。
19.如权利要求16所述的方法，其中，夹头单元包括来自铁氧体群的金属材料。
20.如权利要求16所述的方法，其中，金属材料包括从由铁、镍和钴组成的组中选择的至少一种。
21.一种拾取半导体芯片的方法，所述方法包括：
将晶片粘合剂胶带附于晶片的后表面，晶片粘合剂胶带包括基体膜和磁性粘合剂膜；
沿着划线切割晶片，以将晶片分成多个半导体芯片；
将半导体芯片拾取装置放置在半导体芯片的上方，半导体芯片拾取装置包括具有电磁结构的夹头单元，以产生与磁性粘合剂膜的引力；
向夹头单元施加电力，以在夹头单元和磁性粘合剂膜之间产生引力，并将半导体芯片与基体膜分离。
22.如权利要求21所述的方法，其中，晶片粘合剂胶带还包括设置在基体膜上的紫外膜，磁性粘合剂膜设置在紫外膜上。
23.如权利要求22所述的方法，其中，晶片粘合剂胶带还包括：
第一粘合剂膜，设置在紫外膜和磁性粘合剂膜之间；
第二粘合剂膜，设置在磁性粘合剂膜上。
24.如权利要求21所述的方法，还包括：
通过利用传送头将夹头单元拾取的半导体芯片安装在印刷电路板上；
切断提供到夹头单元的电力，以消除夹头单元产生的磁场。
25.如权利要求21所述的方法，还包括在向半导体芯片施加引力的同时向半导体芯片施加吸力。
CNA2007103058697A 2006-12-29 2007-12-28 用于拾取半导体芯片的装置和方法 Pending CN101211809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060137510 2006-12-29
KR1020060137510A KR100834837B1 (ko) 2006-12-29 2006-12-29 반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법

Publications (1)

Publication Number Publication Date
CN101211809A true CN101211809A (zh) 2008-07-02

Family

ID=39584593

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103058697A Pending CN101211809A (zh) 2006-12-29 2007-12-28 用于拾取半导体芯片的装置和方法

Country Status (5)

Country Link
US (1) US20080160725A1 (zh)
JP (1) JP2008166774A (zh)
KR (1) KR100834837B1 (zh)
CN (1) CN101211809A (zh)
TW (1) TW200834794A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789122A (zh) * 2014-12-12 2016-07-20 财团法人工业技术研究院 光电元件的转移方法
WO2017107097A1 (en) * 2015-12-23 2017-06-29 Goertek.Inc Micro-led transfer method and manufacturing method
CN111009487A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397429B1 (ja) * 2009-03-05 2010-01-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
KR101405301B1 (ko) * 2009-06-11 2014-06-16 (주)테크윙 테스트 핸들러용 픽앤플레이스모듈
JP5580719B2 (ja) * 2009-12-24 2014-08-27 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5249290B2 (ja) 2010-07-20 2013-07-31 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
US9038264B2 (en) * 2011-02-28 2015-05-26 Sandisk Semiconductor (Shanghai) Co., Ltd. Non-uniform vacuum profile die attach tip
KR101285852B1 (ko) 2011-08-23 2013-07-15 도레이첨단소재 주식회사 자석부착층을 갖는 점착테이프를 이용한 전자부품의 봉지 방법
CN102881587B (zh) * 2012-10-17 2015-03-25 如皋市大昌电子有限公司 一种叠片二极管制造工艺及其芯片筛盘
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
US9607907B2 (en) * 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
TWI566918B (zh) * 2015-07-29 2017-01-21 財團法人工業技術研究院 立體列印系統
KR101946138B1 (ko) 2016-03-30 2019-02-11 광주과학기술원 자기유도 기반의 이송 매체를 이용한 전자 소자의 이송방법
KR101874199B1 (ko) * 2016-11-23 2018-07-04 광주과학기술원 자기유도 기반의 마이크로 소자 이송 어레이 및 마이크로 소자의 이송 방법
JP6889614B2 (ja) * 2017-05-31 2021-06-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
TWI703649B (zh) * 2017-12-06 2020-09-01 旺矽科技股份有限公司 多晶粒選取設備及方法
US11538852B2 (en) * 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR102382558B1 (ko) * 2019-12-16 2022-04-05 에스케이하이닉스 주식회사 다이 픽업 장치 및 다이 픽업 장치의 동작방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05131386A (ja) * 1991-11-06 1993-05-28 Rohm Co Ltd ダイハンドリング部コレツト上下機構
KR200149425Y1 (ko) * 1995-12-30 1999-06-15 김춘호 그린 쉬트의 픽업장치
KR20010038913A (ko) * 1999-10-28 2001-05-15 마이클 디. 오브라이언 반도체 칩 유니트의 픽업 장치
JP4447206B2 (ja) * 2002-10-18 2010-04-07 株式会社ディスコ 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789122A (zh) * 2014-12-12 2016-07-20 财团法人工业技术研究院 光电元件的转移方法
CN105789122B (zh) * 2014-12-12 2019-05-03 财团法人工业技术研究院 光电元件的转移方法
WO2017107097A1 (en) * 2015-12-23 2017-06-29 Goertek.Inc Micro-led transfer method and manufacturing method
US10566494B2 (en) 2015-12-23 2020-02-18 Goertek Inc. Micro-LED transfer method and manufacturing method
CN111009487A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN111009487B (zh) * 2018-10-04 2024-03-15 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备

Also Published As

Publication number Publication date
TW200834794A (en) 2008-08-16
JP2008166774A (ja) 2008-07-17
US20080160725A1 (en) 2008-07-03
KR100834837B1 (ko) 2008-06-03

Similar Documents

Publication Publication Date Title
CN101211809A (zh) 用于拾取半导体芯片的装置和方法
KR100433781B1 (ko) 반도체장치의 제조방법
TWI337423B (en) Method for manufacturing a chip card antenna on a thermoplastic support and chip card obtained by said method
JP5535560B2 (ja) メモリデバイスを実現する積層チップパッケージ
CN101816066B (zh) 制造电子接口卡的方法和系统以及使用该方法和系统制造的卡
JP5432604B2 (ja) 積層チップパッケージの製造方法
CN102714043A (zh) 用于磁介质的批处理的系统
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
WO2000055808A1 (fr) Procede de fabrication pour dispositif electronique du type carte sans contact
CN109461752A (zh) 具微半导体结构的目标基板
JPH02129994A (ja) 導電性回路部材及びその製造方法
CN105742198A (zh) 管芯接合器及其使用方法
CN101127343A (zh) 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法
CN103617872A (zh) 集成磁性元件、制作方法以及集成led驱动电源
CN103021960A (zh) 三维集成电路的制造方法
CN104715919A (zh) 用于制造用于芯片装置的感应芯的方法及芯片装置
KR20130133226A (ko) 적층체의 제조 방법
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
CN202507187U (zh) 一种单镶嵌层无蜡研磨抛光模板
US9038264B2 (en) Non-uniform vacuum profile die attach tip
JP3660904B2 (ja) ３次元回路の製造方法
EP3443584B1 (en) Batch manufacturing of component carriers and their related semi-finished product
CN103871863A (zh) 半导体装置的制造方法以及半导体制造装置
KR101546604B1 (ko) 자성을 이용한 반도체 디바이스 탈착 방법
JP4432300B2 (ja) 光学記録媒体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080702