CN101207452B - 发送装置以及接收装置 - Google Patents
发送装置以及接收装置 Download PDFInfo
- Publication number
- CN101207452B CN101207452B CN200710126852.5A CN200710126852A CN101207452B CN 101207452 B CN101207452 B CN 101207452B CN 200710126852 A CN200710126852 A CN 200710126852A CN 101207452 B CN101207452 B CN 101207452B
- Authority
- CN
- China
- Prior art keywords
- frame
- high order
- client signal
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明提供一种发送装置以及接收装置。使用与高次传送帧同步的单位定时信号,累计并计测每单位定时信号中映射到高次传送帧上的客户端信号的数据数和输出的客户端信号的数据数之间的差分,进行塞入以及逆塞入以使其累计结果为零。
Description
技术领域
本发明涉及发送装置以及接收装置,特别涉及光信号传送系统中的伴随多路复用速度转换处理的发送以及接收装置,该多路复用速度转换处理基于向高次传送帧的异步映射。
背景技术
在利用光纤的长距离系的光信号传送系统中,向附加了在ITU-T G.709中规定的纠错(FEC:Forward Error Correction)码的高次传送帧映射,确保传送区间的传送质量的同时进行长距离化,由此实现网络的低成本化。另外,为了增大每线路的传送容量以提高线路的使用效率,当前每一线路一般使用10Gbit/s的传送速度,对多个线路进行多路复用来将例如由在已有的网络中使用的2.4Gbit/s所代表的低次群信号收容在10Gbit/s的信号中后映射到上述高次传送帧上并进行传送。
另一方面,在收容已有网络的线路的长距离系的光信号传送系统中,要求确保如下所谓的透明,不对已有网络的网络管理或时钟网同步方式带来影响而可以收容多种线路,因此在发送装置中对已有网络的传送信号(以下称为客户端信号)不进行终结或OH(Over Head)的改写而进行多路复用后映射到高次传送帧,在接收装置中对各客户端信号不分别进行终结或OH的改写而从高次传送帧再生信号。尤其在由不同的已有网络供给客户端信号,且没有确保时钟之间的彼此同步时,需要将彼此的时钟频率之间存在频率偏差的多个客户端信号进行多路复用后映射到高次传送帧,因此一般需要基于塞入(stuff)多路复用的异步映射。因此,在ITU-T G.709中规定了各种客户端信号的异步映射方式、以及可收容的客户端信号的时钟频率偏差和塞入率的范围。
参照图1以及图2,对长距离系的光传送系统进行说明。在这里,图1以及图2是长距离系光传送系统的框图。
在图1中,长距离系光传送系统1000A由光多路复用传送装置10-1、中 继器20和光多路复用传送装置10-2构成。光多路复用传送装置10由将4路2.5Gbit/s的客户端信号多路复用成10Gbit/s的高次信号的多路复用发送装置40、和将10Gbit/s的高次信号转换为4路2.4Gbit/s的客户端信号的分离接收装置50构成。另外,中继器20由光放大器30-1、2或者光放大器30-3、4构成。光放大器30将光信号在保持光信号的情况下进行放大。这里,光多路复用传送装置40-1和光多路复用传送装置40-2之间是高次传送帧区间。光多路复用传送装置10和中继器20之间的间隔最大为80km,光多路复用传送装置10之间距离最大达到240km。在10Gbit/s的高次信号中还可以附加FEC码。
在图2中,光传送系统1000B由光传送装置60-1、中继器20和光传送装置60-2构成。光传送装置60间的中继器20的结构和图1相同。但是,光传送装置60的发送装置70在作为客户端信号的10Gbit/s的光信号中附加FEC码,经由作为长距离区间的高次传送帧区间被光多路复用传送装置60的接收装置80接收。图2的客户端信号是10Gbit/s的光信号,而附加7%左右的FEC码并在高次传送帧区间传送。
关于光信号传送系统中的、进行多路复用速度转换处理的现有技术的结构,已知例如记载在特开2004-289326号公报中的方法,上述多路复用速度转换处理基于向高次传送帧的异步映射。使用图3对在特开2004-289326号公报中记载的发送端装置的结构进行说明。这里,图3是现有的发送装置的框图。
在图3中,由CDR(Clock Data Recovery)101对作为2.5Gbit/s的光信号输入的客户端信号进行时钟提取以及数据再生。由分频器104将被提取的时钟分频到低速速度,直至在发送装置内可进行处理,由S/P(Serial/Parallel)102对再生的数据进行串并转换。按照根据来自分频器104的低速时钟生成的Write地址计数器105指示的地址值,将经串并转换的数据写入FIFO存储器106。
另一方面,高次传送帧是附加了FEC的帧信号,由高次帧生成部107生成。按照根据从自由振荡器(Oscillator,以下简称为OSC)111向发送装置内供给的基准时钟而动作的Read地址计数器108所指示的地址值,将存储在高 次传送帧中的客户端信号从FIFO存储器106读出到高次帧生成部107。
由于由OSC111生成的发送装置内的基准时钟不从属同步于客户端信号的提取时钟,因此在彼此的时钟频率之间存在频率偏差时,从S/P102向FIFO存储器106的客户端信号的数据写入速度和从FIFO存储器106向高次帧生成部107的客户端信号的数据读出速度之间产生差。作为用于吸收该速度差的异步映射的方法,需要进行塞入。作为塞入,有正塞入(PJ:Positive Justification)和负塞入(NJ:Negative Justification),所述正塞入是指:暂时停止从FIFO存储器106向高次帧生成部107的客户端信号的读出,取而代之的是插入伪数据,等效地减慢客户端信号的数据传输速度;所述负塞入是指:追加从FIFO存储器106向高次帧生成部107的客户端信号的读出,在高次传送帧的OH中插入客户端信号,等效地加快客户端信号的数据传输速度。在本说明书中,将正塞入插入和负塞入插入统称为塞入插入。
地址监视部109通过比较Write地址计数器105和Read地址计数器108的地址值,计算FIFO存储器106的客户端信号的数据剩余量,在塞入判定电路110判定是否要进行对高次传送帧的塞入。例如在从FIFO存储器106向高次帧生成部107的客户端信号的数据读出速度比从S/P102向FIFO存储器106的客户端信号的数据写入速度快、且FIFO存储器106内的没有读出的客户端信号的数据剩余量减少的情况下,塞入判定电路110通知Read地址计数器108以及高次帧生成部107进行正塞入。另外,反之,在从FIFO存储器106向高次帧生成部107的客户端信号的数据读出速度比从S/P102向FIFO存储器106的客户端信号的数据写入速度慢、且FIFO存储器106内的没有读出的客户端信号的数据剩余量增多的情况下,塞入判定电路110通知Read地址计数器108以及高次帧生成部107进行负塞入。在高次帧生成部107中,按照来自塞入判定电路110的塞入动作请求进行塞入动作,与塞入附加信息、高次传送帧的OH以及纠错用校验码一起生成高次传送帧,通过P/S(Parallel/Serial)113进行并串转换后作为光信号发送至下一级的接收装置。
通过反复进行上述塞入动作,将从S/P102向FIFO存储器106的客户端信号的数据写入速度和从FIFO存储器106向高次帧生成部107的客户端信号的数据读出速度控制成在平均时间(time average)内一致,因此在发送装置 内的基准时钟和客户端信号的提取时钟不从属同步的情况下也可以在发送装置中进行速度转换处理。
下面,在图4表示现有技术的接收端装置的构成例。这里,图4是现有的接收装置的框图。
由CDR201对通过传送路径作为光信号输入的高次传送帧进行时钟提取以及数据再生。由分频器204将被提取的时钟分频到低速速度,直至在接收装置中可进行处理,由S/P202对再生的数据进行串并转换。进行了串并转换的数据被高次帧终端部203终结后,由对置装置通知的塞入附加信息输出至塞入检测部205。在塞入检测部205中,在根据接收到的塞入附加信息接收到正塞入时,进行暂时停止Write地址计数器206以使得不向FIFO存储器207写入在对置装置插入的伪数据的逆塞入(デスタッフ),在接收到负塞入时,对Write地址计数器206进行逆塞入,以使向FIFO存储器207写入在对置装置中对高次传送帧的OH追加插入的客户端信号。按照根据来自分频器204的低速时钟以及来自塞入检测部205的信息由Write地址计数器206指示的地址值,将在高次帧终端部203提取的客户端信号写入FIFO存储器207中。
通过以上动作,向接收到的高次传送帧映射的客户端信号被不丢失地进行逆塞入,并全部存储到FIFO存储器207中。
另一方面,使FIFO存储器207的Read地址计数器209动作的时钟是由电压控制型水晶振荡器(Voltage Controlled Crystal Oscillator,以下简称为VCXO)212供给。VCXO212被构成为根据来自相位比较器(Phase Comparator,以下简称为PC)210的相位比较结果进行控制的PLL(Phase Locked Loop),通过决定PLL的控制特性的滤波器部211进行控制,以使PC210的相位误差为零。在PC210中,通过比较FIFO存储器207的Write地址计数器206和Read地址计数器209的地址值,计算FIFO存储器207的数据剩余量,例如,在从高次帧终端部203向FIFO存储器207的客户端信号的数据写入速度比从FIFO存储器207向P/S214的客户端信号的数据读出速度快、且在FIFO存储器207内的没有读出的客户端信号的数据剩余量增多的情况下,控制PLL,使得提高VCXO212的输出时钟频率以加快从FIFO存储器207向P/S214的客户端信号的数据读出速度。另外,反之,在从高次帧终端部203向FIFO存储器207的 客户端信号的数据写入速度比从FIFO存储器207向P/S214的客户端信号的数据读出速度慢、且在FIFO存储器207内的没有读出的客户端信号的数据剩余量减少的情况下,控制PLL,使得降低VCXO212的输出的时钟频率以减慢从FIFO存储器207向P/S214的客户端信号的数据读出速度。通过P/S214对从FIFO存储器207读出的客户端信号进行并串转换后作为光信号发送至下一级的光传送系统。
根据以上说明的现有技术,在发送装置中,不从属同步于从客户端信号提取的时钟,比较存储有客户端信号的FIFO存储器的Write地址计数器和Read地址计数器的地址值并进行塞入,以使在平均时间内客户端信号的数据写入速度以及数据读出速度一致,由此异步地映射到高次传送帧,在接收装置中,比较存储有客户端信号的FIFO存储器的Write地址计数器和Read地址计数器的地址值并进行逆塞入,以使在平均时间内客户端信号的数据写入速度以及数据读出速度一致,由此在接收装置的输出中再生与向发送装置输入的客户端信号相同的时钟频率,从而可以将向高次传送帧映射的客户端信号不丢失地发送至下一级的光传送系统中。
下面,使用图5至图7对由于塞入而发生的抖动(jitter)以及漂移(wander)进行说明。这里,图5是说明相位差的时间上的变化的图。图6是说明传送特性的频率依赖性的图。图7是说明基于塞入判定阈值减低的相位差修正的图。
在发送装置中,由于客户端信号的提取时钟和由OSC111供给的基准时钟异步,因此如果在彼此的时钟频率之间存在频率偏差,则时钟相位渐渐错开。在上述现有技术中,通过比较FIFO存储器106的Write地址计数器105和Read地址计数器108的地址值并计算FIFO存储器106内的没有读出的客户端信号的数据剩余量,来检测该相位差,在彼此的相位差超过了某判定阈值时,通过利用正或负塞入来进行塞入插入,来进行修正使彼此的相位差平均时间内一致。
图5表示通过正塞入修正相位差的情形。在图5中,在塞入判定阈值的范围内不能完全修正而残留的相位差的变动就是由于塞入而发生的抖动以及漂移。由于塞入而发生的抖动以及漂移的峰值量是与塞入的判定阈值大致相同的值。由于塞入而发生的抖动以及漂移的频率依赖于彼此的时钟频率之间的频率 偏差,在频率偏差大时,抖动以及漂移的频率变高,在频率偏差小时,抖动以及漂移的频率变低。此外,在ITU-T G.810中,规定10Hz以上的相位变动为抖动,10Hz以下的相位变动为漂移。
另一方面,接收装置构成如上所述地根据FIFO存储器207内的没有读出的客户端信号的数据剩余量来控制VCXO212的输出的时钟频率的PLL。该PLL的输入输出传递特性一般具有如图6所示的LPF(Low Pass Filter:低通滤波器)特性。根据该LPF特性,在发送装置中由于塞入而发生的抖动以及漂移的频率fo充分高于接收装置的PLL的截止频率fc时,某种程度上充分抑制了在接收装置再生的客户端信号的时钟的抖动以及漂移。但是,如果在发送装置中由于塞入而发生的抖动以及漂移的频率fo变低,则通过接收装置的PLL的LPF特性也不能抑制而在客户端信号的再生时钟上重叠抖动以及漂移后输出。为了抑制由于塞入而发生的抖动以及漂移,降低PLL的截止频率的方法有效,但是一般若降低PLL的截止频率,则存在PLL的应答变慢、引入时间变长、PLL的输入输出传递特性容易产生峰值等问题,往往在实际中不能实现充分的抑制特性。
因此,为了抑制由于塞入而在再生客户端信号时发生的抖动以及漂移,最重要的是,高精度地检测客户端信号的提取时钟和基准时钟之间的相位差,极力减小塞入判定阈值,减小每次的塞入插入量,即减小由于塞入而发生的抖动以及漂移的峰值量。图7表示在减小塞入判定阈值的情况下通过正塞入来修正相位差的情形。在减小了塞入判定阈值的情况下,与图5相比,具有如下特征:由于塞入而发生的抖动以及漂移的峰值量减小,并且塞入插入的频度变高,由于塞入而发生的抖动以及漂移的频率相对地变高,因此在接收装置的PLL可以更有效地进行抑制。
作为着眼于上述特征的、用于抑制抖动的技术,公开了在特开2004-282632号公报中记载的方法。根据特开2004-282632号公报,作为塞入判定,通过比较FIFO存储器106的Write地址计数器105和Read地址计数器108的地址值来进行,因此一般为了防止塞入判定的阈值受作为向FIFO存储器106的客户端信号的数据写入时钟以及数据读出时钟的低速时钟频率的限制、一次的塞入插入量从1字节达到数字节,在发送装置中按照塞入生成间隔,分散比 特塞入的插入来平均地执行,在接收装置中根据平均地插入的比特塞入再生客户端信号。其结果为,被记述为通过减小一次的塞入插入量可以抑制抖动。
然而,上述现有技术存在下述课题。
第一,可举出如下问题:由于比较FIFO存储器的Read地址计数器和Write地址计数器的地址值来进行塞入判定,因此塞入判定的阈值受FIFO存储器的低速时钟频率的限制。这是因为,低速时钟的频率用于客户端信号以及高次帧终端部等逻辑规模比较大的电路,为了满足这些逻辑电路的定时,一般分频并低速化到100MHz左右的速度。在特开2004-289326号公报中,并没有记载针对减小塞入判定的阈值这样的根本课题的解决方案。
第二,在特开2004-282632号公报中,作为用于模拟地解决第一问题的方法,提出了使一次检测到的数字节的塞入信息在时间上平均地分散,作为比特塞入来执行的方法,但是由于不是高精度地检测映射到客户端信号和高次传送帧的客户端信号的相位差,因此就算可以抑制频率较高的相位变动即抖动,但是对于很少检测到塞入信息的频率非常低的相位变动即漂移,不能预测下一个塞入信息什么时候发生即不能预测塞入间隔,因此存在不能正确地在时间上平均地分散地执行比特塞入的问题。因此存在如下问题:结果在接收装置的输出中,不能抑制客户端信号的再生时钟的漂移,而残留着漂移。
第三,在上述现有技术中,作为塞入判定,通过比较FIFO存储器的Read地址计数器和Write地址计数器的地址值来进行,因此存在只能在进行异步映射的FIFO存储器的Read地址计数器和Write地址计数器之间进行塞入判定的问题。因此,例如为了内部逻辑的相位调整等在向Read地址计数器供给的时钟使用PLL的情况或为了将客户端信号多重映射到高次传送帧上而使用PLL来作为用于构成中间传送帧的倍增时钟的生成单元的情况下,在使Read地址计数器动作的时钟上加上在上述PLL生成的抖动或漂移,因此比较FIFO存储器的Read地址计数器和Write地址计数器的地址值不能正确地进行塞入判定。因此,存在在对置的接收装置中不能完全地抑制在上述PLL生成的抖动或漂移的影响,在客户端信号的再生时钟中残留着抖动以及漂移的问题。
发明内容
上述课题可以通过一种发送装置来实现,该发送装置接收第一客户端信 号,将该第一客户端信号进行速度转换来生成第二客户端信号,并发送包含该第二客户端信号的高次传送帧,该发送装置具备:数据数计数部,其对在单位时间内接收的第一客户端信号的数据数进行计数;数据数选择部,其选择在单位时间内对高次传送帧发送的第二客户端信号的数据数;累计计数器部,其按照单位时间累计数据数计数部和数据数选择部的输出的差;以及塞入判定部,其在该累计计数器部的输出超过了某阈值时进行塞入判定;塞入判定部进行塞入插入以使在平均时间内累计计数器部的输出接近零。
另外,可以通过一种接收装置来实现,该接收装置接收高次传送帧,从该高次传送帧提取第二客户端信号,将该第二客户端信号进行速度转换来生成第一客户端信号,并发送该第一客户端信号,该接收装置具备:数据数选择部,其对单位时间内接收到的、根据塞入附加信息提取的第二客户端信号的数据数进行计算;数据数计数部,其对单位时间内发送的第一客户端信号的数据数进行计数;累计计数器部,其按照单位时间累计数据数选择部和数据数计数部的输出结果;以及滤波器部,其根据该累计计数器部的输出结果生成VCXO的控制电压;累计计数器部控制电压控制型晶体振荡器的输出时钟频率而进行逆塞入,以使在平均时间内累计计数器部的输出接近零。
本发明的优选实施方式将在下文中参照附图进行说明。
附图说明
图1是长距离系光传送系统的框图。
图2是长距离系光传送系统的框图。
图3是现有的发送装置的框图。
图4是现有的接收装置的框图。
图5是相位差的时间上的变化的说明图。
图6是传送特性的频率依赖性的说明图。
图7是基于塞入判定阈值减低的相位差修正的说明图。
图8是多路复用发送装置的框图。
图9是接收数据数计数部的框图。
图10是接收数据数计数部的时间图。
图11是接收数据数计数部的其他框图。
图12是其他接收数据数计数部的时间图。
图13是接收装置的框图。
图14是多路复用发送装置的其他框图。
图15是分离接收装置的其他框图。
图16是分离接收装置的另一框图。
具体实施方式
下面,使用实施例,参照附图来说明本发明的实施方式。此外,在本说明书中,对实质上相同的部分标注相同的参照标号,不重复其说明。
图8是多路复用发送装置的框图。在图8中,多路复用发送装置40具备:赋予了生成用作为单位帧定时的高次帧定时的功能的高次帧生成部107;分频器301,将由CDR101提取的客户端信号的提取时钟分频至在接收数据数计数部302可进行计数动作的范围内;接收数据数计数部302,使用分频器301的输出时钟,对在高次帧定时之间接收的客户端信号的数据数进行计数;发送数据数选择部303,选择在高次帧定时之间映射到高次传送帧上的客户端信号的数据数;累计计数器部304,按每高次帧定时来累计接收数据数计数部302和发送数据数选择部303的输出的差分;以及塞入判定电路110,其在累计计数器部304的输出超过了某阈值时进行塞入判定。
多路复用发送装置40输入4路2.5Gbit/s的光信号,输出进行了多路复用的10Gbit/s的光信号。
在图8中,为了图示的简便,只记载了1路输入,省略了光-电转换部、电-光转换部的记载。另外,多路复用发送装置40也可以是参照图2说明的发送装置70。这在本说明书的其他实施例中也一样。
在上述说明中,假定可插入到高次传送帧的塞入对于一个帧进行一次,且在高次帧生成部107生成的单位帧定时记载为与高次传送帧相同的定时,但是在可以对高次传送帧的一个帧进行P次(P>1)塞入时,也可以以高次传送帧的1/P的定时设定单位帧定时。另外,反之,在可以对高次传送帧的Q个帧(Q>1)进行一次塞入时,还考虑以高次传送帧的Q倍的定时设定单位帧定时。
在以下的说明中,对高次传送帧可执行的塞入为对于一个帧进行一次,且在高次帧生成部107生成的单位帧定时与高次传送帧的定时相同。
在接收数据数计数部302中,假设从高次帧生成部107输出的高次帧定时为接收数据数计数部302内的计数器的载荷脉冲(load pulse),使用分频器301的输出时钟对在高次帧定时之间接收的客户端信号的接收数据数进行计数。
图9是接收数据数计数部的框图。图10是接收数据数计数部的时间图。在图9中,接收数据数计数部302在同步电路401用从分频器301输出的时钟对高次帧定时进行同步,在微分电路402进行微分后用作为计数器403的清除脉冲,同时计数器403的输出在与微分电路402的输出即清除脉冲相同的定时被加载在闩锁电路404。因此,在分频器301生成了将客户端信号的提取时钟进行了8分频后的时钟时,接收数据数计数部302可以以8比特为单位、即1字节精度计测在高次帧定时之间接收到的客户端信号的数据数。
在图10中,(a)是高次帧定时、(b)是从分频器301输出的时钟、(c)是同步电路401的输出(d)是微分电路402的输出、(e)是计数器403的输出、(f)是闩锁电路404的输出。如图11(c)所示,如果在时钟的上升沿拍两次高次帧High,则同步电路401提高输出。另外,如果在时钟的上升沿拍两次高次帧Low,则同步电路401降低输出。微分电路402根据同步电路401的输出的上升,输出1时钟周期High。闩锁404锁定微分电路402的下降沿的、计数器403的输出。
图11是接收数据数计数部的其他框图。另外,图12是其他接收数据数计数部的时间图。在图11中,采用如下结构:将从分频器301输出的分频时钟的相位为0度、90度、180度以及270度共4相输出,使用其各相分频时钟对接收数据数分别进行计数,并对各接收数据数的计测结果进行加法运算。因此,例如在分频器301中将客户端信号的提取时钟进行8分频而生成4相输出的时钟时,接收数据数计数部302可以以2比特为单位、即1/4字节的精度计测在高次帧定时之间接收到的客户端信号的数据数。
在图12中,(a)是高次帧定时、(b)是分频器301的时钟的0度输出、(c)是微分电路402的输出、(d)是闩锁404的输出、(e)是分频器301的时钟的90度输出、(f)是微分电路504的输出、(g)是闩锁510的输出、(h)是分频器301的时钟的180度输出、(i)是微分电路505的输出、(j)是闩锁 511的输出、(k)是分频器301的时钟的270度输出、(1)是微分电路506的输出、(m)是闩锁512的输出、(n)是加法器513的输出。由于除了加法器513的动作以外都与图10相同,因此省略说明。加法器513在开头或末尾的1时钟周期以外输出有效的加法运算结果。
通过以上说明,在本实施例的发送装置的结构中,不仅减小分频器301的分频比,而且使分频器301的输出为多相,将在高次帧定时之间接收的客户端信号的数据数并列地进行计数并进行加法运算,由此可以容易且高精度地计测高次帧定时之间的客户端信号的数据数。
返回图8,在高次传送帧可存储的客户端信号的数据数是由高次传送帧的帧结构来决定的。因此,发送数据数选择部303按照塞入判定电路110的输出选择固定值,并输出其结果。设在不进行塞入时映射到高次传送帧上的客户端信号的数据数为Dn字节,采用将正塞入以及负塞入都以1字节进行塞入的高次传送帧的帧结构。此时,发送数据数选择部303按照塞入判定电路110的输出,在不进行塞入时选择并输出Dn,在进行了1字节的正塞入时选择并输出Dn-1,在进行了1字节的负塞入时选择并输出Dn+1。在累计计数器部304中,按照高次帧定时累计接收数据数计数部302和发送数据数选择部303的输出的差分,由此计测在发送装置中接收到的客户端信号的数据数和映射到高次传送帧并进行输出的客户端信号的数据数之间的差。在塞入判定电路110中,在累计计数器部304的输出超出塞入判定阈值而增加的情况下,通知Read地址计数器108以及高次帧生成部107进行正塞入,在超出塞入单位而减小的情况下,通知Read地址计数器108以及高次帧生成部107进行负塞入。
通过以上说明,在本实施例的发送装置的结构中,可以进行塞入以使累计计数器部304的输出在平均时间内为零,因此可以控制成使接收到的客户端信号的数据数和映射到高次传送帧并进行输出的客户端信号的数据数一致,从而可以不丢失接收到的客户端信号地异步映射到高次传送帧上。另外,不使用FIFO存储器的Read地址计数器以及Write地址计数器的地址值,而通过高精度地检测接收到的客户端信号的数据数和映射到高次传送帧上的客户端信号的数据数,可以高精度地掌握客户端信号的提取时钟和发送装置内的基准时钟之间的相位差,因此可以容易地减小塞入判定电路的阈值。
图13是分离接收装置的框图。在图13中,分离接收装置50具备:高次帧定时生成部601,其使用通过CDR201接收到的高次传送帧的提取时钟生成用作为单位帧定时的高次帧定时;接收数据数选择部602,其根据在高次帧定时之间接收到的塞入附加信息,选择在高次帧定时之间映射到高次传送帧上并进行接收的客户端信号的数据数;分频器605,其将VCXO212的输出时钟分频至在发送数据数计数部603可进行计数动作的范围内;发送数据数计数部603,其使用分频器605的输出时钟,对在高次帧定时之间作为光信号发送的客户端信号的数据数进行计数;累计计数器部604,其按照高次帧定时累计接收数据数选择部602和发送数据数计数部603之间的输出的差分;以及滤波器部211,其根据累计计数器部604的输出结果运算对应控制特性的滤波,并生成VCXO212的控制电压。
分离接收装置50输入进行了多路复用的10Gbit/s的光信号,并分离为4路2.5Gbit/s的光信号后进行输出。在图13中,为了图示的简便,只记载了1路输出,省略光-电转换部、电-光转换部。另外,分离接收装置50也可以是参照图2说明的接收装置80。这在本说明书的其他实施例中也一样。
在图13中,假定可插入到高次传送帧的塞入对于一个帧进行一次,在高次帧定时生成部601生成的单位帧定时记载为与接收到的高次传送帧相同的定时。但是在可以对高次传送帧的一个帧进行P次(P>1)塞入时,也可以以高次传送帧的1/P的定时设定单位帧定时。另外,反之,在可以对高次传送帧的Q个帧(Q>1)进行一次塞入时,还可以以高次传送帧的Q倍的定时设定单位帧定时。在以下的说明中,可插入到高次传送帧的塞入对于一个帧进行一次,在高次帧定时生成部601生成的单位帧定时为与高次传送帧相同的定时。
在高次传送帧可存储的客户端信号的数据数是由高次传送帧的帧结构来决定的,因此接收数据数选择部602根据在高次帧定时之间通过塞入检测部205检测到的塞入附加信息选择并输出固定值。设在不进行塞入时映射到高次传送帧上的客户端信号的数据数为Dn字节,采用正塞入以及负塞入都以1字节进行塞入的高次传送帧的帧结构,此时,接收数据数选择部602按照塞入检测部205的输出,在不进行塞入时选择并输出Dn,在进行了1字节的正塞入 时选择并输出Dn-1,在进行了1字节的负塞入时选择并输出Dn+1。
发送数据数计数部603将从高次帧定时生成部601输出的高次帧定时作为发送数据数计数部603内的计数器的载荷脉冲,使用VCXO212的输出时钟对在高次帧定时之间作为光信号输出的客户端信号的发送数据数进行计数。通过采用与上述发送装置内的接收数据数计数部302相同的结构,来实现发送数据数计数部603。因此,可以容易地且高精度地计测在高次帧定时之间作为光信号发送的客户端信号的发送数据数。
累计计数器部604通过按照高次帧定时累计接收数据数选择部602和发送数据数计数部603的输出之间的差分,来计测在接收装置中接收到的客户端信号的数据数和作为光信号发送的客户端信号的数据数之间的差。VCXO212被构成为根据来自累计计数器部604的相位比较结果进行控制的PLL,通过决定PLL的控制特性的滤波器部211进行控制,以使累计计数器部604的输出为零。在累计计数器部604的输出正向增大,且在接收装置内接收的客户端信号的数据数比作为光信号发送的客户端信号的数据数多的情况下,滤波器部211控制VCXO212的控制电压以提高VCXO212的输出的时钟频率。由此,滤波器部211控制PLL以增加作为光信号发送的客户端信号的数据数。另一方面,在累计计数器部604的输出负向增大,且在接收装置内接收到的客户端信号的数据数比作为光信号发送的客户端信号的数据数少的情况下,滤波器部211通过控制VCXO212的控制电压以降低VCXO212的输出的时钟频率,来控制PLL以减少作为光信号发送的客户端信号的数据数。
分离接收装置50可以进行逆塞入以使累计计数器部604的输出在平均时间内为零,可以作为PLL控制VCXO212的输出的时钟频率。因此,分离接收装置50可以控制成使映射到高次传送帧上且进行接收的客户端信号的数据数和作为光信号发送的客户端信号的数据数一致。其结果,可以不丢失映射到高次传送帧上且进行接收的客户端信号而发送至下一级的光传送系统。另外,分离接收装置50不使用FIFO存储器的Read地址计数器以及Write地址计数器的地址值,而高精度地检测映射到高次传送帧上且进行接收的客户端信号的数据数和作为光信号发送的客户端信号的数据数。由此,分离接收装置50可以高精度地掌握在多路复用发送装置40通过塞入附加信息所附加的客户端信 号的时钟相位和作为光信号发送的客户端信号的时钟相位之间的相位差。因此,分离接收装置50通过将控制PLL成使其相位差为零,可以生成客户端信号的再生时钟。
另外,PLL的相位比较器由接收数据数选择部602、发送数据数计数部603以及数据积分计数器部604构成。另外,由于接收数据数选择部602、发送数据数计数部603以及数据积分计数器部604都可以容易地由数字逻辑电路构成,因此可以将PLL的相位比较器全部数字化,在LSI(Large Scale Integration)化上亲和力非常高。
图14是多路复用发送装置的其他框图。在图14中,多路复用发送装置40B将接收到的客户端信号暂时同步映射到中间传送帧上后,进行异步映射到高次传送帧上的多重映射。此外,为了图示的简便,在客户端信号和中间传送帧的同步映射时使用的FIFOa701以及在中间传送帧和高次传送帧的异步映射时使用的FIFOb703中,省略Read地址计数器以及Write地址计数器。多路复用发送装置40B具备:高次帧生成部107,其生成用作为单位帧定时的高次帧定时;分频器301,其将由CDR101提取的客户端信号的提取时钟分频至在接收数据数计数部302可进行计数动作的范围;接收数据数计数部302,其使用分频器301的输出时钟对在高次帧定时之间接收的客户端信号的数据数进行计数;发送数据数选择部303,其选择在高次帧定时之间映射到高次传送帧并进行输出的客户端信号的数据数;乘法部705、706,它们分别按照客户端信号和中间传送帧之间的同步映射比率,分别对接收数据数计数部302和发送数据数选择部303的输出数据数进行修正;累计计数器部304,其按照高次帧定时对乘法部705以及706的输出的差分进行累计;以及塞入判定电路110,其在乘法计数器部304的输出超过了某阈值时进行塞入判定。
在图14中,在从中间传送帧到高次传送帧的速度转换中进行异步映射,而在高次传送帧进行的塞入是针对中间传送帧的数据进行,因此在高次传送帧进行1字节的正塞入时,在FIFOb703中就停止1字节的中间传送帧的数据的读出。由于在中间传送帧中除了客户端信号以外附加有中间传送帧的开销信息等数据,因此在中间传送帧的1帧中的所有数据数和中间传送帧的1帧中的客户端数据数的比率为N:M时,中间传送帧的1字节中的客户端信号的数据数 等效为M/N比特。因此,为了修正该差分,乘法部705将接收数据数计数部302的输出放大为M倍。进一步,累计计数器部304按照高次帧定时对由乘法部705、706修正的结果的差分进行累计。由此,多路复用发送装置40B可以计测接收到的客户端信号的数据数和映射到高次传送帧上并进行输出的客户端信号的数据数之间的差。塞入判定电路110在累计计数器部304的输出超出塞入单位而增加时通知FIFOb703的Read地址计数器以及高次帧生成部107对中间传送帧的数据进行正塞入,在超出塞入单位而减少时通知FIFOb703的Read地址计数器以及高次帧生成部107对中间传送帧的数据进行负塞入。
多路复用发送装置40B可以进行塞入以使在平均时间内累计计数器部304的输出为零。因此,多路复用发送装置40B可以控制成使接收到的客户端信号的数据数和映射到高次传输帧上并进行输出的客户端信号的数据数一致。因此,多路复用发送装置40B能够将接收到的客户端信号不丢失地异步映射到高次传送帧上。
另外,在本实施例中,为了生成中间传送帧,使用分频器104的输出在倍增器704进行N/M倍增并生成用于处理中间传送帧的时钟信号。但是,在本实施例的塞入方式中,在不是使用倍增器704的所有输出时钟信号的情况下进行塞入判定,从而实现异步映射。即,不受在时钟生成中使用的PLL等抖动的影响,而可以高精度地进行塞入判定,所述时钟用于构成在多路复用发送装置中使用的、位于中间位置的帧信号。
图15是分离接收装置的其他框图。在图15中,分离接收装置50B将接收的高次传送帧异步映射到中间传送帧上后,进行同步映射到客户端信号上的多重映射。此外,为了图示的简便,在高次传送帧和中间传送帧的异步映射时使用的FIFOc801以及在中间传送帧和客户端信号的同步映射时使用的FIFOd803中,省略Read地址计数器以及Write地址计数器。
分离接收装置50B具备:高次帧定时生成部601,其使用从CDR201接收到的高次传送帧的提取时钟生成用作为单位帧定时的高次帧定时;接收数据数选择部602,其根据在高次帧定时之间接收到的塞入附加信息,选择在高次帧定时之间映射到高次传送帧上并进行接收的客户端信号的数据数;分频器605,其将VCXO212的输出时钟分频至在发送数据数计数部603可进行计数 动作的范围内;发送数据数计数部603,其使用分频器605的输出时钟对在高次帧定时之间作为光信号发送的客户端信号的数据数进行计数;乘法部805、806,它们分别按照客户端信号和中间传送帧之间的同步映射比率,分别对接收数据数选择部602和发送数据数计数部603的输出数据进行修正;累计计数器部604,其按照高次帧定时对乘法部805以及806的输出的差分进行累计;以及滤波器部211,其根据累计计数器部604的输出结果运算对应控制特性的滤波,并生成VCXO212的控制电压。
在图15中,在从高次传送帧到中间传送帧的速度转换中进行异步映射。由于用高次传送帧通知的塞入附加信息是针对中间传送帧的数据进行的塞入附加信息,因此在高次传送帧进行了1字节的正塞入时,在FIFOc801中就停止1字节的中间传送帧的数据的写入。在中间传送帧中除了客户端信号以外附加有中间传送帧的开销信息等数据。因此,在中间传送帧的1帧中的所有数据数和中间传送帧信号的1帧中的客户端数据数的比率为N:M时,中间传送帧的1字节中的客户端信号的数据数等效为M/N字节。因此,为了修正该差分,乘法部805将接收数据数选择部602的输出放大为M倍。另外,乘法部806将发送数据数计数部603的输出放大为N倍。进一步,累计计数器部604按照高次帧定时对通过乘法部805、806修正的结果的差分进行累计。由此,分离接收装置50B可以计测映射到高次传送帧上并进行接收的客户端信号的数据数和作为光信号输出的客户端信号的数据数之间的差。
在累计计数器部604的输出正向增大、且在接收装置内接收的客户端信号的数据数比作为光信号发送的客户端信号的数据数多的情况下,滤波器部211控制VCXO212的控制电压以提高VCXO212的输出时钟频率。由此,滤波器部211增加作为光信号发送的客户端信号的数据数的控制。另一方面,在累计计数器部604的输出负向增大、且在接收装置内接收的客户端信号的数据数比作为光信号发送的客户端信号的数据数少的情况下,滤波器部211控制VCXO212的控制电压以降低VCXO212的输出时钟频率。由此,滤波器部211进行减少作为光信号发送的客户端信号的数据数的控制。
分离接收装置50B能够进行逆塞入以使累计计数器部604的输出在平均时间内为零,并作为PLL控制VCXO212的输出时钟频率。因此,分离接收 装置50B可以进行控制以使映射到高次传送帧上并进行接收的客户端信号的数据数和作为光信号发送的客户端信号的数据数一致。因此,分离接收装置50B能够将映射到高次传送帧上的客户端信号不丢失地发送至下一级的光传送系统。另外,在本实施例中,为了生成中间传送帧,使用VCXO212的输出在倍增器804进行N/M倍增并生成用于处理中间传送帧的时钟信号。但是,本实施例的逆塞入方式在不是使用倍增器804的所有输出时钟信号的情况下进行逆塞入,从而实现异步映射。根据本实施例,不受在时钟生成中使用的PLL等的抖动的影响而进行逆塞入,所述时钟用于构成在接收装置中使用的、位于中间位置的帧信号。即,通过控制VCXO212的输出时钟频率,可以再生客户端信号的时钟。
图16是分离接收装置的另一框图。图16所示的分离接收装置50C除了图15的分离接收装置50B以外,还具备:在接收装置内独立的OSC901;高次帧定时生成部902,其使用OSC901的输出时钟生成用作为单位帧定时的高次帧定时;高次时钟异常检测部903,其使用OSC901的输出时钟检测高次传送帧的提取时钟的时钟异常;模拟数据数生成部906,在高次传送帧的时钟异常时模拟地生成在高次帧定时之间接收到的客户端信号的接收数据数;选择器904,其按照高次时钟异常检测部903的输出结果,选择使用通过CDR201接收到的提取时钟生成的高次帧定时生成部601和使用OSC901的输出时钟生成的高次帧定时生成部902的输出;以及选择器905,其按照高次时钟异常检测部903的检测结果,选择对在高次帧定时之间映射到高次传送帧上并进行接收的客户端信号的数据数进行计数的接收数据数选择部602和模拟数据数生成部906的输出。
在图15的分离接收装置50B中,接收数据数选择部602根据在高次帧定时之间用高次传送帧通知的塞入附加信息,生成在高次帧定时之间接收到的客户端信号的数据数。因此,在高次传送帧正常的情况下,接收数据数选择部602的输出计测映射到高次传送帧上并进行接收的客户端信号的数据数。但是,在高次传送帧中发生光信号切断等时钟异常、发生了高次传送帧的提取时钟异常时,接收数据数选择部602不能正确地计测映射到高次传送帧上并进行接收的客户端信号的数据数。其结果,输出至VCXO212的客户端信号的时钟变成与正常时不同的时钟频率,有时不能在与下一级的光传送系统之间进行通 信。
因此,图16的分离接收装置50C设置预备系,以避免有损与下一级的光传送系统之间的通信的情况,从而在高次传送帧中发生了时钟异常时也可以从VCXO212的输出中得到不妨碍与下一级的光传送系统的通信的程度的、与正常时大致相同的时钟频率。
在图16中,作为在高次传送帧中发生了时钟异常时的预备系,高次帧定时生成部902根据OSC901的输出时钟来生成高次帧定时。作为在高次传送帧中发生了时钟异常时的预备系,模拟数据数生成部906将对应逆塞入频度的接收数据数的信息作为数据列事先进行存储,并依次输出其接收数据数作为在高次帧定时生成部902输出的高次帧定时之间接收到的接收数据数,所述逆塞入是在高次传送帧正常时在高次帧定时之间检测时假定的逆塞入。通过具备这样的预备系,在高次时钟异常检测部903中检测到高次传送帧的提取时钟的异常时,将选择器904切换到高次帧定时生成部902的输出,将选择器905切换到模拟数据数生成部906的输出,VCXO212的输出时钟可以输出从属同步于OSC901的客户端信号的时钟频率。
即使在高次传送帧的时钟中发生了异常时,在接收装置中也可以再生从属同步于OSC901的客户端信号的时钟频率,因此分离接收装置50C可以在与下一级的光传送系统之间进行通信。
如上所述,根据本实施例的塞入以及逆塞入方式,在发送装置中进行塞入,以使包含在与高次传送帧同步的单位帧定时的时间内的客户端信号的数据数和在单位帧定时的时间内发送至高次传送帧的客户端信号的数据数一致。另一方面,在接收装置中用PLL控制逆塞入VCXO212的输出时钟频率,以使包含在与高次传送帧同步的单位帧定时的时间内的客户端信号的数据数和在单位帧定时的时间内在接收装置中作为光信号发送的客户端信号的数据数一致。由此,不使用通过低速时钟动作的FIFO存储器的Read地址计数器以及Write地址计数器的地址值而可以进行异步映射。另外,可以容易地进行高精度的塞入以及逆塞入,可以再生具有抑制了由于塞入发生的抖动的时钟信号的客户端信号。
本发明的发送装置可以进行高精度的塞入。另外,本发明的接收装置可以进行高精度的逆塞入。其结果,可以抑制由塞入引起的抖动以及漂移。
Claims (2)
1.一种光信号传送系统的发送装置,其接收第一客户端信号,将该第一客户端信号进行速度转换生成第二客户端信号,并发送包含该第二客户端信号的高次传送帧,其特征在于,具备:
时钟数据恢复部CDR,其从所述第一客户端信号提取时钟信号;
分频器,其用于对所述时钟信号进行分频,其中,将提取出的所述时钟信号分频到在接收数据数计数部进行计数动作的频率范围内的频率;
所述接收数据数计数部,其对在单位时间内接收的所述第一客户端信号的数据数进行计数;
发送数据数选择部,其选择在单位时间内在高次传送帧中被送出的所述第二客户端信号的数据数;
累计计数器部,其按照单位时间累计所述接收数据数计数部和所述发送数据数选择部的输出的差;以及
塞入判定部,其在该累计计数器部的输出超过了某阈值时进行塞入判定,
所述塞入判定部进行塞入插入以使在平均时间内所述累计计数器部的输出接近零,
所述光信号传送系统的发送装置还具有:
第一乘法部,其对所述接收数据数计数部的输出乘以第一系数;和
第二乘法部,其对所述发送数据数选择部的输出乘以第二系数,
所述累计计数器部按照单位时间累计所述第一乘法器和所述第二乘法器的输出的差。
2.一种光信号传送系统的接收装置,其接收高次传送帧,从该高次传送帧提取第二客户端信号,将该第二客户端信号进行速度转换来生成第一客户端信号,并发送该第一客户端信号,其特征在于,具备:
时钟数据恢复部CDR,其从所述高次传送帧提取时钟信号,并将提取到的时钟信号转发给高次帧定时生成部;
所述高次帧定时生成部,其使用通过所述时钟数据恢复部CDR接收到的高次传送帧的提取时钟生成用作为单位帧定时的高次帧定时;
分频器,其用于将电压控制型水晶振荡器VCXO的输出时钟分频至在发送数据数计数部可进行计数动作的范围内;
所述接收数据数选择部,其算出根据在单位时间内接收到的塞入附加信息而提取的所述第二客户端信号的数据数;
所述发送数据数计数部,其对单位时间内发送的所述第一客户端信号的数据数进行计数;
累计计数器部,其按照单位时间累计所述接收数据数选择部和所述发送数据数计数部的输出结果;以及
滤波器部,其根据该累计计数器部的输出结果生成电压控制型晶体振荡器的控制电压,
所述累计计数器部控制所述电压控制型晶体振荡器的输出的时钟频率进行逆塞入,以使在平均时间内所述累计计数器部的输出接近零,
所述光信号传送系统的接收装置还具有:
第二乘法部,其对所述接收数据数选择部的输出乘以第二系数;和
第一乘法部,其对所述发送数据数计数部的输出乘以第一系数,
所述累计计数器部按照单位时间累计所述第二乘法器和所述第一乘法器的输出的差。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336198A JP4991270B2 (ja) | 2006-12-13 | 2006-12-13 | 送信装置および受信装置 |
JP2006336198 | 2006-12-13 | ||
JP2006-336198 | 2006-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101207452A CN101207452A (zh) | 2008-06-25 |
CN101207452B true CN101207452B (zh) | 2012-09-19 |
Family
ID=39527379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710126852.5A Expired - Fee Related CN101207452B (zh) | 2006-12-13 | 2007-06-28 | 发送装置以及接收装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7830924B2 (zh) |
JP (1) | JP4991270B2 (zh) |
CN (1) | CN101207452B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4733766B2 (ja) * | 2007-06-08 | 2011-07-27 | 富士通株式会社 | ジッタ制御装置 |
JP5041980B2 (ja) * | 2007-11-16 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | データ処理回路及び通信携帯端末装置 |
US8880928B2 (en) * | 2008-04-11 | 2014-11-04 | Thinklogical, Llc | Multirate transmission system and method for parallel input data |
JP2011101195A (ja) * | 2009-11-06 | 2011-05-19 | Nec Engineering Ltd | 伝送装置及び伝送システム |
JP5471784B2 (ja) * | 2010-04-30 | 2014-04-16 | 富士通株式会社 | 伝送装置および伝送方法 |
JP5263986B2 (ja) * | 2010-05-27 | 2013-08-14 | Necシステムテクノロジー株式会社 | シリアル受信装置並びにシリアル受信装置の制御方法及びプログラム |
JP5896503B2 (ja) * | 2010-08-03 | 2016-03-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
JP2012238992A (ja) | 2011-05-11 | 2012-12-06 | Sony Corp | クロック乗せ換え回路およびクロック乗せ換え方法 |
JP5736962B2 (ja) * | 2011-05-26 | 2015-06-17 | 富士通株式会社 | 伝送装置および周波数ゆらぎ補償方法 |
JP2014143574A (ja) * | 2013-01-24 | 2014-08-07 | Fujitsu Ltd | データフレーム生成回路及びデータフレーム生成方法 |
JP5993776B2 (ja) * | 2013-03-29 | 2016-09-14 | 株式会社日立製作所 | データ伝送システム及び受信装置 |
TWI615700B (zh) * | 2015-10-14 | 2018-02-21 | 慧榮科技股份有限公司 | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 |
JP6416956B2 (ja) * | 2017-03-01 | 2018-10-31 | ファナック株式会社 | シリアル通信ユニットおよびシリアル通信ユニットの通信方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600964B2 (ja) * | 1990-03-30 | 1997-04-16 | 日本電気株式会社 | スタッフ同期方式 |
JP2959225B2 (ja) * | 1991-08-07 | 1999-10-06 | 日本電気株式会社 | ディジタルデータ送信装置及びそれを用いた送受信システム |
JP3317742B2 (ja) * | 1993-05-21 | 2002-08-26 | 三菱電機株式会社 | スタッフ同期伝送装置 |
KR100252482B1 (ko) * | 1996-12-27 | 2000-04-15 | 가시오 가즈오 | 비트동기회로 및 비트동기방법 |
US6937621B2 (en) * | 2001-02-21 | 2005-08-30 | Integrated Device Technology, Inc. | Apparatus and method for determining byte gain and loss adjustments in a SONET/SDH network element |
US6624766B1 (en) * | 2001-05-09 | 2003-09-23 | Kestrel Solutions, Inc. | Recovery and transmission of return-to-zero formatted data using non-return-to-zero devices |
JP2003134076A (ja) * | 2001-10-19 | 2003-05-09 | Fujitsu Ltd | スタッフ同期方式における受信装置 |
JP4118175B2 (ja) * | 2003-03-18 | 2008-07-16 | 富士通株式会社 | ジッタ抑制方法及び装置 |
JP4183535B2 (ja) | 2003-03-20 | 2008-11-19 | 富士通株式会社 | フレーム信号の速度変換処理を行なう光信号伝送装置 |
US7443888B2 (en) * | 2003-10-02 | 2008-10-28 | Ciena Corporation | Transparent sub-wavelength network |
US7593430B2 (en) * | 2005-07-28 | 2009-09-22 | Alcatel-Lucent Usa Inc. | Method and apparatus for generating virtual clock signals |
-
2006
- 2006-12-13 JP JP2006336198A patent/JP4991270B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-29 US US11/754,425 patent/US7830924B2/en not_active Expired - Fee Related
- 2007-06-28 CN CN200710126852.5A patent/CN101207452B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101207452A (zh) | 2008-06-25 |
US20080145065A1 (en) | 2008-06-19 |
JP2008148250A (ja) | 2008-06-26 |
US7830924B2 (en) | 2010-11-09 |
JP4991270B2 (ja) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101207452B (zh) | 发送装置以及接收装置 | |
US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
CN101674174B (zh) | 一种提高时钟稳定度的方法及设备 | |
CN104380632A (zh) | 用于精确加时间戳的方法和装置 | |
GB2392588A (en) | Adaptive TDM clock recovery using timestamps | |
CN103001652B (zh) | 数据多路复用传送系统、多路复用传送信号接收装置及多路复用传送信号发送装置 | |
CN101299647A (zh) | 一种实现sdh业务无损切换的装置和方法 | |
CN103064809A (zh) | 源同步双倍数据速率接口的采样装置及其采样方法 | |
CN110708133B (zh) | 一种基于fpga的系统内时钟同步和时间同步的方法及装置 | |
CN100380898C (zh) | 从sts/stm净荷数据部分将ds-3和/或e3信号去同步的方法和设备 | |
US20130039369A1 (en) | Data transmission involving multiplexing and demultiplexing of embedded clock signals | |
CN101252403B (zh) | 在光传送网络中业务传送的实现方法 | |
CN1879370B (zh) | 映射和反映射信号的技术 | |
US7068679B1 (en) | Asynchronous payload mapping using direct phase transfer | |
CN103988452A (zh) | 用于时钟信号同步的系统和方法 | |
CN101964688B (zh) | 一种数据时钟恢复的方法及系统 | |
CN101310471B (zh) | 信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法 | |
CN202904568U (zh) | 一种应用于usb3.0的弹性缓冲结构 | |
US20020191724A1 (en) | Method and apparatus for transmitting and receiving multiplex tributary signals | |
CN101621346A (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
WO1988007300A1 (en) | Jitter control in digital communications links | |
CN102064826B (zh) | 一种全数字时钟产生电路及全数字时钟产生方法 | |
US8363764B2 (en) | Method and device for reconstructing a data clock from asynchronously transmitted data packets | |
CN103051440B (zh) | 一种16:66路信号变换及并行同步检测方法 | |
CN206524842U (zh) | 基于cpld/fpga的数字复接解复接装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 Termination date: 20140628 |
|
EXPY | Termination of patent right or utility model |