CN101299647A - 一种实现sdh业务无损切换的装置和方法 - Google Patents

一种实现sdh业务无损切换的装置和方法 Download PDF

Info

Publication number
CN101299647A
CN101299647A CNA2008101261569A CN200810126156A CN101299647A CN 101299647 A CN101299647 A CN 101299647A CN A2008101261569 A CNA2008101261569 A CN A2008101261569A CN 200810126156 A CN200810126156 A CN 200810126156A CN 101299647 A CN101299647 A CN 101299647A
Authority
CN
China
Prior art keywords
transmission line
fifo
data
clock signal
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101261569A
Other languages
English (en)
Other versions
CN101299647B (zh
Inventor
秦永兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Innovation Polymerization LLC
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2008101261569A priority Critical patent/CN101299647B/zh
Publication of CN101299647A publication Critical patent/CN101299647A/zh
Application granted granted Critical
Publication of CN101299647B publication Critical patent/CN101299647B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种实现SDH业务无损切换的装置和方法;方法包括:对两路传输线路中的串行数据分别转换为并行数据,进行字节对齐后缓存在本传输线路对应的FIFO中;从两路传输线路的时钟信号中选出主用传输线路的时钟信号,将该时钟信号送入锁相环处理后发给两个FIFO,作为其读取端的时钟信号;记录备用传输线路对应的FIFO中存放帧头数据的地址,然后当从主用传输线路对应的FIFO中读取到帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的地址,并产生对齐标识;需要切换时,如果有对齐标识,则当读取到帧头数据时进行切换。本发明可以同时切换时钟和数据,并保证在切换过程中没有误码或者LOF等告警产生。

Description

一种实现SDH业务无损切换的装置和方法
技术领域
本发明涉及通信领域,尤其涉及一种实现SDH(同步数字体系)业务无损切换的装置和方法。
背景技术
SDH中,为了提高传输的可靠性,一般设置至少两条传输线路,当一条出现故障时,可以切换到其它备用的传输线路上。目前采用的切换方法存在的问题有:一是在切换过程中,如果既切换数据也切换时钟,则会有误码或者LOF(帧丢失)等告警产生;二是在只切换数据时,可以实现无误码或者LOF等告警,但这种情况下不能同时切换时钟。
发明内容
本发明要解决的技术问题是提供一种实现SDH业务无损切换的装置和方法,可以同时切换时钟和数据,并保证在切换过程中没有误码或者LOF等告警产生。
为了解决上述问题,本发明提供了一种实现同步数字体系业务无损切换的装置,包括:
控制模块、锁相环PLL、以及分别对应于两路传输线路的两组依次串联的总线串联解串器、字节对齐模块和先进先出寄存器FIFO;
总线串联解串器用于将对应传输线路中的串行数据转换为并行数据;
字节对齐模块用于对并行数据进行字节对齐后写入FIFO;
控制模块用于选择主用传输线路的时钟信号发给锁相环作为其参考时钟,选择该线路对应FIFO中的数据进行输出;以及记录备用传输线路对应的FIFO存放帧头数据的地址,然后当主用传输线路对应的FIFO输出帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的存放帧头数据的地址,并产生对齐标识;以及在需要切换时,判断如果存在对齐标识,则当读取到帧头数据时进行切换;
所述锁相环用于把输出时钟的频率和相位锁定到所接收的时钟信号上,以及把输出时钟发送给两个FIFO的输出端。
进一步的,所述的装置还包括:
数据选择器2、时钟信号选择器3;
所述FIFO的输出端均与所述数据选择器2相连;
所述控制模块1选择主用传输线路对应FIFO中的数据进行输出是指控制模块1指示数据选择器2从两个FIFO中选择主用传输线路对应的FIFO,从该FIFO中读取数据进行输出;所述控制模块1选择主用传输线路的时钟信号是指控制模块1指示时钟信号选择器3从两路传输线路的时钟信号中选择主用传输线路的时钟信号输出。
进一步的,所述总线串联解串器均为时钟和数据恢复/总线串联解串器CDR/SERDES,还用于在串并转换前将先对所对应的传输线路上的串行同步数字体系业务数据进行时钟和数据恢复;以及将时钟信号发送给字节对齐模块,时钟信号选择器,和FIFO的输入端。
进一步的,控制模块将FIFO的初始写指针均置为FIFO的中间地址。
进一步的,所述控制模块进行切换具体是指:
控制模块清除对齐标识;将原主用、备用传输线路作为新的备用、主用传输线路;指示数据选择器选择另一FIFO中的数据进行输出,指示时钟信号选择器选择另一传输线路的时钟信号发给锁相环。
进一步的,所述控制模块产生对齐标识是指:
控制模块将用于表示“是否对齐”的寄存器或标志位置为表示“对齐”的值;
控制模块判断该寄存器/标志位的值,如果为表示“对齐”的值,则认为存在对齐标识;
控制模块清除对齐标识是指将该寄存器/标志位置为表示“未对齐”的值。
本发明还提供了一种实现同步数字体系业务无损切换的方法,包括:
对两路传输线路中的串行数据分别转换为并行数据,进行字节对齐后缓存在本传输线路对应的FIFO中;
从两路传输线路的时钟信号中选出主用传输线路的时钟信号,将该时钟信号送入锁相环处理后发给两个FIFO,作为其读取端的时钟信号;
记录备用传输线路对应的FIFO中存放帧头数据的地址,然后当从主用传输线路对应的FIFO中读取到帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的地址,并产生对齐标识;
需要切换时,如果有对齐标识,则当读取到帧头数据时进行切换。
进一步的,所述的方法还包括:
首先对两路传输线路中的串行同步数字体系业务数据分别进行数据和时钟恢复。
进一步的,写入数据时从FIFO的中间地址开始存储。
进一步的,进行切换具体是指:
改从原备用传输线路对应的FIFO中读取数据,同时,选择原备用传输线路的时钟信号送入锁相环;清除对齐标识;将原主用、备用传输线路作为新的备用、主用传输线路。
本发明的技术方案实现了在SDH业务的1+1保护传输时,当其中一路出故障时,使业务无损伤的切换到另外一路上,在切换过程中无误码,无其它告警,业务正常传输,并且同时切换了时钟。
附图说明
图1是本发明实现SDH业务无损切换的装置的具体实施框图;
图2是应用实例一的装置的具体实施框图;
图3是应用实例一中生成切换标志的方法的具体实施流程图。
具体实施方式
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。
为了方便说明,在本文中,将两路传输线路中当前正在使用的一路称为主用传输线路,将另一路成为备用传输线路;切换后,原先的备用传输线路成为主用传输线路,而原先的主用传输线路成为备用传输线路。
本发明提供的一种实现SDH业务无损切换的装置如图1所示,包括:
控制模块(图中未画出)、锁相环PLL 1;
以及分别对应于两路传输线路的两组依次串联的总线串联解串器、字节对齐模块和先进先出寄存器FIFO;即依次串联的总线串联解串器11、字节对齐模块12和FIFO 13对应于一路传输线路,依次串联的总线串联解串器21、字节对齐模块22和FIFO 23对应于另一路传输线路。
所述总线串联解串器用于将所对应的传输线路中的串行SDH业务数据转换为并行数据发送给字节对齐模块;
所述字节对齐模块用于对并行数据进行字节对齐后写入FIFO;
所述锁相环1用于把输出时钟的频率和相位锁定到参考时钟信号上,以及把输出时钟发送给两个FIFO的输出端;
所述控制模块用于选择主用传输线路的时钟信号发给锁相环1作为其参考时钟,选择该线路对应FIFO中的数据进行输出;以及记录备用传输线路对应的FIFO存放帧头数据的地址,然后当主用传输线路对应的FIFO输出帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的存放帧头数据的地址,并产生对齐标识;以及在需要切换时,判断如果存在对齐标识,则当读取到帧头数据时进行切换。
其中,该装置还可以包括数据选择器2、时钟信号选择器3;
所述FIFO的输出端均与所述数据选择器2相连;
所述控制模块选择主用传输线路对应FIFO中的数据进行输出是指控制模块指示数据选择器2从两个FIFO中选择主用传输线路对应的FIFO,从该FIFO中读取数据进行输出;所述控制模块选择主用传输线路的时钟信号是指控制模块指示时钟信号选择器3从两路传输线路的时钟信号中选择主用传输线路的时钟信号输出。
其中,所述总线串联解串器可以均为CDR/SERDES(时钟和数据恢复/总线串联解串器),还用于在串并转换前将先对所对应的传输线路上的串行SDH业务数据进行时钟和数据恢复。
其中,所述总线串联解串器还用于将所恢复的时钟信号发送给字节对齐模块,时钟信号选择器3,和FIFO的输入端;
其中,所述字节对齐模块进行字节对齐是指确定并行数据字的边界。
其中,所述FIFO可以采用RAM实现,控制模块控制其读写地址。
其中,控制模块将FIFO的初始写指针均置为FIFO的中间地址;从而使读、写地址保持一定距离。
其中,所述控制模块在需要切换时,判断如果不存在对齐标识则不进行切换。
其中,所述控制模块进行切换具体可以是指:
控制模块清除对齐标识;将原主用、备用传输线路作为新的备用、主用传输线路;指示数据选择器2选择另一FIFO(即切换前的备用传输线路对应的FIFO)中的数据进行输出,指示时钟信号选择器3选择另一传输线路(即切换前的备用传输线路)的时钟信号发给锁相环1。
其中,所述控制模块产生对齐标识可以是指:控制模块将用于表示“是否对齐”的寄存器或标志位置为表示“对齐”的值;控制模块判断该寄存器/标志位的值,如果为表示“对齐”的值,则认为存在对齐标识;控制模块清除对齐标识是指将该寄存器/标志位置为表示“未对齐”的值。
其中,所述控制模块产生对齐标识也可以是指:控制模块生成一个用于表示“对齐”的变量并保存;控制模块判断是否存在该变量,如果存在则认为存在对齐标识;控制模块清除对齐标识是指删除该变量。
本发明提供的一种实现SDH业务无损切换的方法包括:
对两路传输线路中的串行SDH业务数据分别转换为并行数据,进行字节对齐后缓存在本传输线路对应的FIFO中;
从两路传输线路的时钟信号中选出主用传输线路的时钟信号,将该时钟信号送入锁相环处理后发给两个FIFO,作为其读取端的时钟信号;
记录备用传输线路对应的FIFO中存放帧头数据的地址,然后当从主用传输线路对应的FIFO中读取到帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的地址,并产生对齐标识;
需要切换时,如果有对齐标识,则当读取到帧头数据时进行切换。
该方法还可以包括:首先对两路传输线路中的串行SDH业务数据分别进行数据和时钟恢复。
其中,FIFO采用RAM实现,读写地址可以控制。
其中,写入数据时从FIFO的中间地址开始存储。
该方法还可以包括:如果没有对齐标识则不进行切换。
其中,进行切换具体可以是指:
改从原备用传输线路对应的FIFO中读取数据,同时,选择原备用传输线路的时钟信号送入锁相环;清除对齐标识;将原主用、备用传输线路作为新的备用、主用传输线路。
下面用本发明的一个应用实例进一步加以说明。
该应用实例的装置框图如图2所示,将两个传输线路分别称为第一通道和第二通道,该装置包括控制模块(图中未画出)、数据选择器6、时钟信号选择器7、锁相环PLL 8;与第一通道对应的、依次串联的CDR/SERDER 31、字节对齐模块32和FIFO 33;与第二通道对应的、依次串联的CDR/SERDER41、字节对齐模块42和FIFO 43。
第一通道输入SDH的STM-16业务数据,经过CDR/SERDER 31进行数据和时钟恢复,并进行数据的串并转换后,变换为16位宽的并行数据,然后进行字节对齐模块32(定界)。然后进入FIFO 33,进行缓存。FIFO 33采用RAM实现,读写地址可以控制,大小64字节。在开始时,先让数据从FIFO33的中间地址(31)开始存储——即控制模块将FIFO 33的初始写指针置为其中间地址。CDR/SERDER 31将恢复出的时钟信号发送给字节对齐模块32,时钟信号选择器7,和FIFO 33的输入端。
第二通道输入SDH的STM-16业务数据,经过CDR/SERDES 41进行数据和时钟恢复,并进行数据的串并转换后,变换为16位宽的并行数据,然后进行字节对齐模块42(定界)。然后进入FIFO 43,进行缓存。FIFO 43采用RAM实现,读写地址可以控制,大小64字节。在开始时,先让数据从FIFO43的中间地址(31)开始存储——即控制模块将FIFO 43的初始写指针置为其中间地址。CDR/SERDER 41将恢复出的时钟信号发送给字节对齐模块42,时钟信号选择器7,和FIFO 43的输入端。
两个FIFO的输出端均与数据选择器6相连;输出端的时钟信号来自于PLL 8的输出时钟。
生成切换标志的方法如图3所示,包括:
301、假设开始时第一通道作为主用传输线路;控制模块指示数据选择器6将从FIFO 33中地址0开始读取的数据作为输出数据;并指示时钟信号选择器7选择CDR/SERDER 31输出的时钟信号作为PLL 8的参考信号。
302、控制模块开始判断写入FIFO 43的数据是否是帧头数据,帧头数据的标识是F628(十六进制)。如果是,则进行步骤303;如果不是则继续判断。
303、记下这个地址(假设为十六进制数28)。
304、找到写入FIFO 43的帧头地址后,则判断在FIFO 33中读取的数据是否是帧头数据,如果是,则进行步骤305;如果不是则继续判断。
305、产生一个对齐标识:flag=1,同时把FIFO 43的读指针调到记下来的帧头数据的地址(28)上。这样就实现了数据对齐功能。
此时,可以返回步骤302,这样将在数据传输过程中不停对齐数据,不会因为两路传输线路由于某些原因不完全同步时而不能对齐。
当需要进行切换时,首选判断有无对齐标识:flag=1,如果有,则当FITO43中读取到帧头数据时进行切换。如果没有对齐标识则不进行切换。
进行切换是指:控制模块清除对齐标识,令flag=0;将原主用、备用传输线路作为新的备用、主用传输线路;指示数据选择器6选择FIFO 43中的数据进行输出,指示时钟信号选择器7选择CDR/SERDER 41输出的时钟信号发给锁相环8。
切换后,控制模块改为判断写入FIFO 33的数据是否是帧头数据,找到写入FIFO 33的帧头地址后,再判断在FIFO 43中读取的数据是否是帧头数据,如果是,则产生新的对齐标识:flag=1。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (10)

1、一种实现同步数字体系业务无损切换的装置,其特征在于,包括:
控制模块、锁相环PLL、以及分别对应于两路传输线路的两组依次串联的总线串联解串器、字节对齐模块和先进先出寄存器FIFO;
总线串联解串器用于将对应传输线路中的串行数据转换为并行数据;
字节对齐模块用于对并行数据进行字节对齐后写入FIFO;
控制模块用于选择主用传输线路的时钟信号发给锁相环作为其参考时钟,选择该线路对应FIFO中的数据进行输出;以及记录备用传输线路对应的FIFO存放帧头数据的地址,然后当主用传输线路对应的FIFO输出帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的存放帧头数据的地址,并产生对齐标识;以及在需要切换时,判断如果存在对齐标识,则当读取到帧头数据时进行切换;
所述锁相环用于把输出时钟的频率和相位锁定到所接收的时钟信号上,以及把输出时钟发送给两个FIFO的输出端。
2、如权利要求1所述的装置,其特征在于,还包括:
数据选择器2、时钟信号选择器3;
所述FIFO的输出端均与所述数据选择器2相连;
所述控制模块1选择主用传输线路对应FIFO中的数据进行输出是指控制模块1指示数据选择器2从两个FIFO中选择主用传输线路对应的FIFO,从该FIFO中读取数据进行输出;所述控制模块1选择主用传输线路的时钟信号是指控制模块1指示时钟信号选择器3从两路传输线路的时钟信号中选择主用传输线路的时钟信号输出。
3、如权利要求2所述的装置,其特征在于:
所述总线串联解串器均为时钟和数据恢复/总线串联解串器CDR/SERDES,还用于在串并转换前将先对所对应的传输线路上的串行同步数字体系业务数据进行时钟和数据恢复;以及将时钟信号发送给字节对齐模块,时钟信号选择器,和FIFO的输入端。
4、如权利要求1所述的装置,其特征在于:
控制模块将FIFO的初始写指针均置为FIFO的中间地址。
5、如权利要求2所述的装置,其特征在于,所述控制模块进行切换具体是指:
控制模块清除对齐标识;将原主用、备用传输线路作为新的备用、主用传输线路;指示数据选择器选择另一FIFO中的数据进行输出,指示时钟信号选择器选择另一传输线路的时钟信号发给锁相环。
6、如权利要求1到5中任一项所述的装置,其特征在于,所述控制模块产生对齐标识是指:
控制模块将用于表示“是否对齐”的寄存器或标志位置为表示“对齐”的值;
控制模块判断该寄存器/标志位的值,如果为表示“对齐”的值,则认为存在对齐标识;
控制模块清除对齐标识是指将该寄存器/标志位置为表示“未对齐”的值。
7、一种实现同步数字体系业务无损切换的方法,包括:
对两路传输线路中的串行数据分别转换为并行数据,进行字节对齐后缓存在本传输线路对应的FIFO中;
从两路传输线路的时钟信号中选出主用传输线路的时钟信号,将该时钟信号送入锁相环处理后发给两个FIFO,作为其读取端的时钟信号;
记录备用传输线路对应的FIFO中存放帧头数据的地址,然后当从主用传输线路对应的FIFO中读取到帧头数据时,将备用传输线路对应的FIFO的读指针置为所记录的地址,并产生对齐标识;
需要切换时,如果有对齐标识,则当读取到帧头数据时进行切换。
8、如权利要求7所述的方法,其特征在于,还包括:
首先对两路传输线路中的串行同步数字体系业务数据分别进行数据和时钟恢复。
9、如权利要求7所述的方法,其特征在于:
写入数据时从FIFO的中间地址开始存储。
10、如权利要求7所述的方法,其特征在于,进行切换具体是指:
改从原备用传输线路对应的FIFO中读取数据,同时,选择原备用传输线路的时钟信号送入锁相环;清除对齐标识;将原主用、备用传输线路作为新的备用、主用传输线路。
CN2008101261569A 2008-06-27 2008-06-27 一种实现sdh业务无损切换的装置和方法 Expired - Fee Related CN101299647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101261569A CN101299647B (zh) 2008-06-27 2008-06-27 一种实现sdh业务无损切换的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101261569A CN101299647B (zh) 2008-06-27 2008-06-27 一种实现sdh业务无损切换的装置和方法

Publications (2)

Publication Number Publication Date
CN101299647A true CN101299647A (zh) 2008-11-05
CN101299647B CN101299647B (zh) 2011-05-11

Family

ID=40079347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101261569A Expired - Fee Related CN101299647B (zh) 2008-06-27 2008-06-27 一种实现sdh业务无损切换的装置和方法

Country Status (1)

Country Link
CN (1) CN101299647B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223207A (zh) * 2011-06-18 2011-10-19 安徽省菲特科技股份有限公司 一种基于rs帧结构的基带无损切换方法及装置
CN102447578A (zh) * 2011-11-23 2012-05-09 瑞斯康达科技发展股份有限公司 一种备份方法以及设备
CN104022775A (zh) * 2014-06-02 2014-09-03 复旦大学 一种面向SerDes技术中基于FIFO协议的数字接口电路
WO2015176475A1 (zh) * 2014-05-23 2015-11-26 深圳市中兴微电子技术有限公司 Fifo数据缓存器及其进行时延控制的方法、计算机存储介质
CN105718413A (zh) * 2016-01-14 2016-06-29 深圳市同创国芯电子有限公司 一种通道对齐方法、装置及系统
CN106063168A (zh) * 2013-11-18 2016-10-26 菲尼萨公司 数据串行器
CN107229305A (zh) * 2017-05-31 2017-10-03 成都欧飞凌通讯技术有限公司 一种系统时钟无损切换的方法
CN105718412B (zh) * 2016-01-14 2018-10-26 深圳市紫光同创电子有限公司 一种通道频差补偿方法、通道控制方法、装置及系统
CN111181677A (zh) * 2018-11-13 2020-05-19 深圳市中兴微电子技术有限公司 时间同步方法、网络设备及存储介质
CN111224649A (zh) * 2020-01-17 2020-06-02 深圳市紫光同创电子有限公司 高速接口的固定延时电路
CN111308952A (zh) * 2020-01-19 2020-06-19 山东超越数控电子股份有限公司 一种基于fpga的plc背板总线通信系统及设备
CN114089946A (zh) * 2022-01-20 2022-02-25 深圳云豹智能有限公司 一种fifo装置和数据处理系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991136B (zh) * 2015-03-03 2020-12-01 上海联影医疗科技股份有限公司 模数转换器的串行接口及其数据对齐方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655455B (zh) * 2004-02-10 2010-04-28 中兴通讯股份有限公司 一种处理时钟系统主备倒换的方法和装置
CN101043309B (zh) * 2007-04-13 2010-06-02 华为技术有限公司 主备倒换的控制方法以及装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223207B (zh) * 2011-06-18 2014-04-16 安徽省菲特科技股份有限公司 基于rs帧结构的基带无损伤切换方法及装置
CN102223207A (zh) * 2011-06-18 2011-10-19 安徽省菲特科技股份有限公司 一种基于rs帧结构的基带无损切换方法及装置
CN102447578A (zh) * 2011-11-23 2012-05-09 瑞斯康达科技发展股份有限公司 一种备份方法以及设备
CN106063168B (zh) * 2013-11-18 2019-05-03 菲尼萨公司 数据串行器
CN106063168A (zh) * 2013-11-18 2016-10-26 菲尼萨公司 数据串行器
WO2015176475A1 (zh) * 2014-05-23 2015-11-26 深圳市中兴微电子技术有限公司 Fifo数据缓存器及其进行时延控制的方法、计算机存储介质
CN104022775A (zh) * 2014-06-02 2014-09-03 复旦大学 一种面向SerDes技术中基于FIFO协议的数字接口电路
CN105718413A (zh) * 2016-01-14 2016-06-29 深圳市同创国芯电子有限公司 一种通道对齐方法、装置及系统
CN105718413B (zh) * 2016-01-14 2018-08-21 深圳市紫光同创电子有限公司 一种通道对齐方法、装置及系统
CN105718412B (zh) * 2016-01-14 2018-10-26 深圳市紫光同创电子有限公司 一种通道频差补偿方法、通道控制方法、装置及系统
CN107229305A (zh) * 2017-05-31 2017-10-03 成都欧飞凌通讯技术有限公司 一种系统时钟无损切换的方法
CN107229305B (zh) * 2017-05-31 2020-01-07 成都欧飞凌通讯技术有限公司 一种系统时钟无损切换的方法
CN111181677A (zh) * 2018-11-13 2020-05-19 深圳市中兴微电子技术有限公司 时间同步方法、网络设备及存储介质
CN111181677B (zh) * 2018-11-13 2021-07-27 深圳市中兴微电子技术有限公司 时间同步方法、网络设备及存储介质
CN111224649A (zh) * 2020-01-17 2020-06-02 深圳市紫光同创电子有限公司 高速接口的固定延时电路
CN111224649B (zh) * 2020-01-17 2021-06-18 深圳市紫光同创电子有限公司 高速接口的固定延时电路
WO2021143083A1 (zh) * 2020-01-17 2021-07-22 深圳市紫光同创电子有限公司 高速接口的固定延时电路
CN111308952A (zh) * 2020-01-19 2020-06-19 山东超越数控电子股份有限公司 一种基于fpga的plc背板总线通信系统及设备
CN114089946A (zh) * 2022-01-20 2022-02-25 深圳云豹智能有限公司 一种fifo装置和数据处理系统
CN114089946B (zh) * 2022-01-20 2022-04-19 深圳云豹智能有限公司 一种fifo装置和数据处理系统

Also Published As

Publication number Publication date
CN101299647B (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN101299647B (zh) 一种实现sdh业务无损切换的装置和方法
CN102522981B (zh) 一种高速并行接口电路
CN101043309B (zh) 主备倒换的控制方法以及装置
CN102510328B (zh) 一种高速并行接口电路
WO2006102833A1 (fr) Procede et appareil de partage et de synthese de signaux
CN1852087B (zh) 包交换网络中的时钟同步方法及实现装置
CN102340316A (zh) 基于fpga的微型空间过采样直流平衡串行解串器
JPH0685510B2 (ja) デイジタル伝送方式
EP1189140B1 (en) Synchronization control device
EP2141837B1 (en) Active/standby switchover method and device of asynchronous backplane in transport network
JPH02226926A (ja) 多重チャネルpcmタイプのリング上にhdlcフレームを伝送するためのシステム
CN101621346B (zh) 一种具有自适应反馈的源同步接收装置及源同步方法
CN1391723A (zh) 用于去抖动应用的相位/频率检测器
JP3584965B2 (ja) 光ラインプロテクション方式
WO2021012846A1 (zh) 一种数据串并转换装置、延时器及数据处理方法
CN103297216A (zh) 一种设备实现同步的方法和装置
CA2293521A1 (en) Asynchronous payload mapping using direct phase transfer
CN1859052B (zh) 一种异步时钟域信号处理方法及系统
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
US7315539B2 (en) Method for handling data between a clock and data recovery circuit and a data processing unit of a telecommunications network node of an asynchronous network, as well as a bit rate adaptation circuit and a clock and data recovery system
CN210927604U (zh) 一种数据串并转换装置、延时器及信号转换处理器
JP2007221259A (ja) 無瞬断切り替え装置
CN116155680B (zh) 宽频带双平面多冗余通信架构及通信方法
CN1286296C (zh) 可编程电信网接口
US6389553B1 (en) Redundant link delay maintenance circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180703

Address after: California, USA

Patentee after: Global innovation polymerization LLC

Address before: 518057 Department of law, Zhongxing building, South hi tech Industrial Park, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Patentee before: ZTE Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

CF01 Termination of patent right due to non-payment of annual fee