CN106063168A - 数据串行器 - Google Patents

数据串行器 Download PDF

Info

Publication number
CN106063168A
CN106063168A CN201480073321.2A CN201480073321A CN106063168A CN 106063168 A CN106063168 A CN 106063168A CN 201480073321 A CN201480073321 A CN 201480073321A CN 106063168 A CN106063168 A CN 106063168A
Authority
CN
China
Prior art keywords
data signal
retimed
circuit
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480073321.2A
Other languages
English (en)
Other versions
CN106063168B (zh
Inventor
T·L·阮
D·K·凯斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of CN106063168A publication Critical patent/CN106063168A/zh
Application granted granted Critical
Publication of CN106063168B publication Critical patent/CN106063168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种串行器电路，可包括恢复电路、调整电路和多路复用器电路。所述恢复电路可被配置成：接收第一频率的第一数据信号，使用所述第一数据信号产生所述第一频率的第一时钟信号，并且基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号。所述调整电路可被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号。所述多路复用器电路可被配置成多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。

Description

数据串行器
技术领域
在此讨论的实施方式涉及一种数据串行器。
背景技术
数据串行器是一种用于将并行数据总线连接至更窄的并行数据总线或串行数据总线的电子电路。一般来说，并行数据总线可包括相对大数量的数据比特，从而在同时传输两个或更多个数据比特的情况下，以并行方式传输数据字符。窄的并行数据总线或串行数据总线可包括相对小数量的数据线，比如一个，从而以更加串行的方式传输同一数据字符，其中所述数据字符以几个较小的片段逐个地传输。窄的并行数据总线或串行数据总线可以以比并行数据总线高的频率操作，以在给定时段中使相同量的数据通过总线。
在一典型实施方式中，数据串行器可从并行电路总线接收低频率的数据并将所述数据转换成具有比并行电路总线少的并行比特的高频数据流。为了转换所述数据，数据串行器可从并行电路总线接收数据字符，将数据字符分成几个片段，并且一般在从并行电路总线获得下一数据字符之前在窄的数据总线上逐个地传输这些片段。
在此要求保护的主题不限于解决任何缺点的实施方式或仅在诸如上述之类的环境下操作的实施方式。而是，提供该背景技术仅是为了说明在此描述的一些实施方式可能实施的一个典型技术领域。
发明内容
一些示例实施方式大体涉及数据串行器。
在示例实施方式中，串行器电路可包括恢复电路、调整电路和多路复用器电路。所述恢复电路可被配置成：接收第一频率的第一数据信号，使用所述第一数据信号产生所述第一频率的第一时钟信号，并且基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号。所述调整电路可被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号。所述多路复用器电路可被配置成多路复用(multiplex)所述重新定时的第一数据信号和所述重新定时的第二数据信号。
在一个方面中，所述重新定时的第一数据信号能够与所述第一时钟信号相位对准，使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变(transition)之间。
在一个方面中，所述恢复电路是时钟和数据恢复电路，所述时钟和数据恢复电路还被配置成产生第二频率的第二时钟信号。所述第二频率能够被选择为所述第一频率的约两倍。虽然可使用其他实施方案，但所述时钟和数据恢复电路可包括Alexander鉴相器(phase detector)，所述Alexander鉴相器被配置成比较所述第一数据信号与所述第一时钟信号，然后基于所述第一数据信号与所述第一时钟信号的比较产生所述第二时钟信号。在该实施方式中，所述多路复用器电路被配置成使用所述第二时钟信号来多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
在一个方面中，所述调整电路包括鉴相器，所述鉴相器被配置成比较所述重新定时的第二数据信号的相位与所述第一时钟信号的相位并且产生相位比较信号。此外，所述调整电路包括重新定时元件，所述重新定时元件被配置成基于所述相位比较信号调整所述第二数据信号的相位，以产生所述重新定时的第二数据信号。在一示例中，所述重新定时元件被配置为延迟元件，所述延迟元件通过延迟所述第二数据信号来调整所述第二数据信号的相位。
所述调整电路能够被配置为延迟锁定环(delayed-lock-loop)电路。
或者，所述调整电路能够被配置为第一调整电路，并且所述串行器进一步配置成包括第二调整电路，所述第二调整电路接收第三数据信号并且基于所述第一时钟信号将所述第三数据信号重新定时，由此产生重新定时的第三数据信号。在该实施方案中，能够提供第三调整电路，所述第三调整电路被配置成接收第四数据信号并且基于所述第一时钟信号将所述第四数据信号重新定时，以产生重新定时的第四数据信号。在此，所述多路复用器电路被配置为第一多路复用器电路，所述串行器进一步包括第二多路复用器电路，所述第二多路复用器电路多路复用所述重新定时的第三数据信号和所述重新定时的第四数据信号。或者，所述多路复用器电路能够配置成多路复用所述重新定时的第一数据信号、所述重新定时的第二数据信号和所述重新定时的第三数据信号。
在又另一个示例实施方式中，公开了一种串行化(serialize)数据信号的方法。所述方法可包括接收第二数据信号和第一频率的第一数据信号。所述方法还可包括使用所述第一数据信号产生所述第一频率的第一时钟信号，以及基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号。所述方法可进一步包括基于所述第一时钟信号将所述第二数据信号重新定时以产生重新定时的第二数据信号，以及多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
在一个方面中，使所述重新定时的第一数据信号与所述第一时钟信号相位对准，以使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变之间。
在一个方面中，所述方法包括产生第二频率的第二时钟信号的步骤。所述第二频率能够是所述第一频率的两倍。在此，基于所述第二时钟信号多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
在另一个方面中，所述方法包括：接收第三数据信号以及基于所述第一时钟信号将所述第三数据信号重新定时，以产生重新定时的第三数据信号。所述方法可包括多路复用所述重新定时的第一数据信号、所述重新定时的第二数据信号和所述重新定时的第三数据信号。或者，所述方法可包括下述步骤：接收第四数据信号、基于所述第一时钟信号将所述第四数据信号重新定时以产生重新定时的第四数据信号、以及多路复用所述重新定时的第三数据信号和所述重新定时的第四数据信号。
提供该发明内容是为了以简化的形式介绍在下面详细描述中进一步描述的构思的选择。该发明内容并不旨在表明所要求保护的主题的关键特征或实质特性，也不旨在用于帮助确定所要求保护的主题的范围。
本发明的附加特征和优点将在随后的描述中列出或者可通过本发明的实施领会到。可通过所附权利要求中特别指出的手段和组合来实现和获得本发明的这些特征和优点。本发明的这些和其他特征将通过随后的描述和所附权利要求变得更加完全显而易见，或者可通过实施下文阐述的本发明领会到。
附图说明
将通过参照附图中图解的本发明的实施方式提供本发明更详细的描述。应当理解，这些附图仅描述了本发明的一些实施方式，因此不应认为是对本发明的范围的限制。将通过使用附图，利用附加的特征和细节描述和解释本发明，在附图中：
图1图解了示例串行器电路；
图2图解了示例恢复电路；
图3图解了示例调整电路；
图4图解了另一示例串行器电路；
图5图解了另一示例串行器电路；
图6是串行化数据信号的示例方法的流程图；
图7是可包括串行器电路的示例光电模块的透视图。
具体实施方式
在此公开的一些实施方式涉及一种数据串行器电路，该数据串行器电路被配置成串行化并行数据信号，以产生串行数据信号。为了串行化并行数据信号，在一些实施方式中，数据串行器可包括恢复电路、调整电路和多路复用器电路。恢复电路可被配置成接收第一频率的第一数据信号，使用第一数据信号产生第一频率的第一时钟信号，以及基于第一时钟信号将第一数据信号重新定时，以产生重新定时的第一数据信号。调整电路可被配置成接收第二数据信号并且基于第一时钟信号将第二数据信号重新定时，以产生重新定时的第二数据信号。多路复用器电路可被配置成基于第二时钟信号多路复用重新定时的第一数据信号和重新定时的第二数据信号，以产生串行数据信号。第二时钟信号可通过恢复电路产生并且可具有比第一时钟信号大的频率但可与第一时钟信号相位对准，以使得第二时钟信号与重新定时的第一和第二数据信号相位对准。
图1图解了根据在此描述的至少一个实施方式布置的示例串行器电路100。通常，串行器电路100可被配置成串行化并行数据信号。在一些情况下，并行数据信号可具有相似或相同的频率但具有不同的相位。串行器电路100可被配置成将数据信号的相位对准，并且在对准数据信号之后多路复用相位对准的数据信号，以串行化数据信号。
串行器电路100可包括恢复电路110、调整电路120和多路复用器电路130。恢复电路110、多路复用器电路130和调整电路120可被通信式地耦接、电耦接、或者通信式地及电耦接。
恢复电路110可被配置成接收第一数据信号102。第一数据信号102可具有第一频率。使用第一数据信号102，恢复电路110可被配置成产生第一时钟信号114，第一时钟信号114具有与第一数据信号102的频率相似或相同的频率。第一时钟信号114可被提供至调整电路120。
恢复电路110还可被配置成基于第一时钟信号114将第一数据信号102重新定时，以产生重新定时的第一数据信号112，重新定时的第一数据信号112被提供至多路复用器电路130。重新定时的第一数据信号112可与第一时钟信号114相位对准，以使得重新定时的第一数据信号112和第一时钟信号114具有已知的相位关系。例如，重新定时的第一数据信号112可与第一时钟信号114相位对准，以使得第一时钟信号114的上升沿或下降沿发生在重新定时的第一数据信号112的转变之间。在一些实施方式中，重新定时的第一数据信号112可与第一时钟信号114相位对准，以使得第一时钟信号114的上升沿可发生在重新定时的第一数据信号112的转变之间的中间。
恢复电路110还可被配置成产生第二时钟信号116，第二时钟信号116被提供至多路复用器电路130。第二时钟信号116可具有比第一时钟信号114的频率大的频率。以使重新定时的第一数据信号112与第一时钟信号114相位对准的类似方式，也可使第二时钟信号116与重新定时的第一数据信号112相位对准。例如，重新定时的第一数据信号112可与第二时钟信号116相位对准，以使得第二时钟信号116的上升沿可发生在重新定时的第一数据信号112的转变之间的中间。因此，在一些实施方式中，虽然第一时钟信号114和第二时钟信号116不具有相同的频率，但第一时钟信号114和第二时钟信号116可具有近似相同或相同的相位关系。
第二时钟信号116可具有一频率，所述频率与第一数据信号102的频率相关并因而与第一时钟信号114的频率相关，而且第二时钟信号116的所述频率与通过串行器电路100中的多路复用器电路而被多路复用在一起的数据信号的数量相关。特别是，第二时钟信号116的频率可以是第一时钟信号114的频率的倍数。可基于通过串行器电路100中同一多路复用器电路或不同多路复用器电路而被多路复用在一起的数据信号的数量来确定所选择的频率的倍数。例如，多路复用器电路130可将两个数据信号多路复用在一起。由此，第二时钟信号116的频率可以是第一时钟信号114的频率的两倍。作为另一个示例，如果多路复用器电路130多路复用四个数据信号，则第二时钟信号116可具有第一时钟信号114的频率的四倍的频率。
调整电路120可被配置成接收第二数据信号104和第一时钟信号114。第二数据信号104可具有与第一数据信号102的频率相同的频率。在一些实施方式中，第一数据信号102和第二数据信号104可以是来自并行数据总线的并行数据信号。第二数据信号104的相位可与第一数据信号102的相位是不相同的。
调整电路120可被配置成基于第一时钟信号114将第二数据信号104重新定时，以产生重新定时的第二数据信号122。特别是，调整电路120可被配置成以与将重新定时的第一数据信号112与第一时钟信号114相位对准相似的方式，将第二数据信号104与第一时钟信号114相位对准。由此，重新定时的第二数据信号122和重新定时的第一数据信号112可近似相位对准或者相位对准。近似相位对准或相位对准可表示，当重新定时的第二数据信号122和重新定时的第一数据信号112同时运载相同数据符号时，重新定时的第二数据信号122和重新定时的第一数据信号112可具有相似的上升沿和下降沿。重新定时的第二数据信号122可被提供至多路复用器电路130。
多路复用器电路130可被配置成接收重新定时的第一数据信号112和重新定时的第二数据信号122以及第二时钟信号116。基于第二时钟信号116，多路复用器电路130可多路复用重新定时的第一数据信号112和重新定时的第二数据信号122，以产生多路复用数据信号132。多路复用数据信号132可以是串行数据信号，该串行数据信号包括来自第一数据信号102和第二数据信号104的信息(例如，数据符号)。多路复用数据信号132的频率可近似等于或者等于第二时钟信号116的频率。因此，在所示的实施方式中，多路复用数据信号132的频率可近似等于或者等于第一数据信号102和第二数据信号104的频率的两倍。
在不背离本公开内容的范围的情况下，可对串行器电路100做出修改、增加或省略。例如，串行器电路100可接收多个并行数据信号并且可包括多个调整电路，每个调整电路被配置成接收所述多个数据信号中的一个和第一时钟信号114。多个调整电路的每一个可被配置成产生相位对准的重新定时的数据信号，以使得一多路复用器电路或多路复用器电路130可将重新定时的数据信号多路复用在一起，以串行化并行数据信号。
图2图解了根据在此描述的至少一个实施方式布置的示例恢复电路200。通常，恢复电路200可被配置成接收数据信号202，使用数据信号202产生时钟信号232和分割的(divided)时钟信号242，并且基于分割的时钟信号242将数据信号202重新定时，以产生重新定时的数据信号212。
在一些实施方式中，恢复电路200可比拟图1的恢复电路110。在这些实施方式中，数据信号202可比拟图1的第一数据信号102，重新定时的数据信号212可比拟图1的重新定时的第一数据信号112，时钟信号232可比拟图1的第二时钟信号116，分割的时钟信号242可比拟图1的第一时钟信号114。
恢复电路200可以是时钟和数据恢复电路，并且恢复电路200可包括鉴相器210、环路滤波器220、振荡器230和分割器240。鉴相器210可配置成接收数据信号202和来自分割器240的分割的时钟信号242。鉴相器210可配置成比较数据信号202和分割的时钟信号242的相位。基于数据信号202和分割的时钟信号242的相位的比较，鉴相器210可输出相位信号214。鉴相器210还可被配置成基于分割的时钟信号242将数据信号202重新定时并且输出重新定时的数据信号212。可使重新定时的数据信号212与分割的时钟信号242相位对准。
在一些实施方式中，可将重新定时的数据信号212与分割的时钟信号242使，以使得分割的时钟信号242的上升沿处于重新定时的数据信号212的转变之间。在一些实施方式中，分割的时钟信号242的上升沿可处于重新定时的数据信号212的转变之间的中心点中。示例的鉴相器210可以是Alexander鉴相器。
环路滤波器220可被配置成过滤相位信号214，以产生过滤的相位信号222。环路滤波器220可被配置为数字或模拟滤波器并且可配置成去除相位信号214的较高频率或分量。过滤的相位信号222可被提供至振荡器230。
振荡器230可被配置成接收过滤的相位信号222并且基于过滤的相位信号222产生时钟信号232。在一些实施方式中，振荡器230可基于过滤的相位信号222以及一个或多个其他信号(比如频带选择信号或其他信号)确定时钟信号232的频率。时钟信号232可被振荡器230输出。
分割器240可被配置成接收时钟信号232并且分割时钟信号232，以产生分割的时钟信号242。基于分割器240的因数(divisor)，分割的时钟信号242的频率与时钟信号232的频率可成比例。例如，当因数为二时，分割的时钟信号242可具有时钟信号232的频率的一半的频率。分割器240可将分割的时钟信号242提供至鉴相器210。
如图2中所示并且如上所述，恢复电路200可以是进行操作以基于数据信号202产生时钟信号232的反馈电路。在一些实施方式中，恢复电路200可被配置成基于数据信号202的转变来提取数据信号202的时序，以产生时钟信号232。时钟信号232的频率可基于分割器240的因数而与数据信号202的频率相关。恢复电路200可进行操作以基于数据信号202的变化来调整时钟信号232的频率。
在不背离本公开内容的范围的情况下，可对恢复电路200做出修改、增加或省略。例如，在一些实施方式中，鉴相器210可不配置成产生重新定时的数据信号212。在这些和其他实施方式中，以与针对图3论述的调整电路类似的方式，延迟电路或一些相位调整电路可被配置成调整数据信号202的相位，以使用时钟信号232或分割的时钟信号242将数据信号212重新定时。
图3图解了根据在此描述的至少一个实施方式布置的示例调整电路300。通常，调整电路300可被配置成接收数据信号302并且基于时钟信号304将数据信号302重新定时，以产生重新定时的数据信号312。
在一些实施方式中，调整电路300可比拟图1的调整电路120。在这些实施方式中，数据信号302可比拟图1的第二数据信号104，时钟信号304可比拟图1的第一时钟信号114，重新定时的数据信号312可比拟图1的重新定时的第二数据信号122。
调整电路300可包括重新定时元件310和鉴相器320。重新定时元件310可被配置成接收数据信号302和相位比较信号322并且基于数据信号302和相位比较信号322产生重新定时的数据信号312。在一些实施方式中，重新定时元件310可被配置成调整数据信号302的相位，以产生重新定时的数据信号312。在一些实施方式中，重新定时元件310可以是延迟元件，所述延迟元件被配置成通过改变数据信号302延迟的量来调整数据信号302的相位。在这些和其他实施方式中，重新定时元件310可基于相位比较信号322来确定数据信号302延迟的量。重新定时元件310可将重新定时的数据信号312提供至鉴相器320。
鉴相器320可被配置成接收重新定时的数据信号312和时钟信号304。鉴相器320可比较重新定时的数据信号312和时钟信号304的相位并且基于所述比较来产生相位比较信号322。相位比较信号322可表示重新定时的数据信号312的相位要调整的量，以使得重新定时的数据信号312和时钟信号304相位对准或者近似相位对准。当重新定时的数据信号312和时钟信号304具有已知的相位关系时，重新定时的数据信号312和时钟信号304可为相位对准或者近似相位对准的。在一些实施方式中，当时钟信号304的上升沿在重新定时的数据信号312的转变之间的中心点附近时，重新定时的数据信号312和时钟信号304可为相位对准或者近似相位对准的。
调整电路300可使用图3中所示的反馈构造进行操作，以保持时钟信号304与重新定时的数据信号312之间的恒定或近似恒定的相位关系。在不背离本公开内容的范围的情况下，可对调整电路300做出修改、增加或省略。
图4图解了根据在此描述的至少一个实施方式布置的另一示例串行器电路400。通常，串行器电路400可被配置成接收并行的第一数据信号402a、第二数据信号402b、第三数据信号402c和第四数据信号402d(在此统称为并行数据信号402)并且串行化并行数据信号402。并行数据信号402可彼此具有相同或近似相同的频率但具有不同的相位。串行器电路400可被配置成对准并行数据信号402的相位，并且在对准并行数据信号402之后，多路复用相位对准的数据信号402，以串行化并行数据信号402。
串行器电路400可包括恢复电路410、第一调整电路420a、第二调整电路420b和第三调整电路420c(在此统称为调整电路420)、以及多路复用器电路450。在一些实施方式中，恢复电路410可比拟图1和2的恢复电路110和/或200，调整电路420可比拟图1和3的调整电路120和/或300，多路复用器电路450可比拟图1的多路复用器电路130。
恢复电路410可被配置成接收第一数据信号402a。使用第一数据信号402a，恢复电路410可被配置成产生第一时钟信号414，第一时钟信号414具有与第一数据信号402a的频率相似或相同的频率。第一时钟信号414可被提供至调整电路420。
恢复电路410还可被配置成基于第一时钟信号414将第一数据信号402a重新定时，以产生重新定时的第一数据信号412a，重新定时的第一数据信号412a被提供至多路复用器电路450。重新定时的第一数据信号412a可与第一时钟信号414相位对准，以使得重新定时的第一数据信号412a和第一时钟信号414具有已知的相位关系。恢复电路410还可被配置成产生第二时钟信号416，第二时钟信号416被提供至多路复用器电路450。第二时钟信号416可具有第一时钟信号414的频率的四倍的频率。
第一调整电路420a、第二调整电路420b和第三调整电路420c可被配置成分别接收第二数据信号402b、第三数据信号402c和第四数据信号402d、以及接收第一时钟信号414。基于第一时钟信号414，调整电路420的每一个可将它们各自的数据信号402重新定时。第一调整电路420a可将第二数据信号402b重新定时，以产生第二重新定时的数据信号412b，以使得第二重新定时的数据信号412b与第一时钟信号414相位对准。第二调整电路420b可将第三数据信号402c重新定时，以产生第三重新定时的数据信号412c，以使得第三重新定时的数据信号412c与第一时钟信号414相位对准。第三调整电路420c可将第四数据信号402d重新定时，以产生第四重新定时的数据信号412d，以使得第四重新定时的数据信号412d与第一时钟信号414相位对准。
多路复用器电路450可被配置成接收来自恢复电路410的第二时钟信号416以及来自调整电路420的重新定时的数据信号412。在这些和其他实施方式中，第二时钟信号416可与重新定时的数据信号412相位对准，但是第二时钟信号416可具有重新定时的数据信号412的频率的四倍的频率。使用第二时钟信号416，多路复用器电路450可多路复用重新定时的数据信号412，以产生多路复用信号452。多路复用信号452可以是串行数据信号，所述串行数据信号包括来自重新定时的数据信号412的信息，比如数据符号。多路复用信号452的频率可近似等于或者等于第二时钟信号416的频率。在不背离本公开内容的范围的情况下，可对串行器电路400做出修改、增加或省略。
图5图解了根据在此描述的至少一个实施方式布置的另一示例串行器电路500。通常，串行器电路500可被配置成接收并行的第一数据信号502a、第二数据信号502b、第三数据信号502c和第四数据信号502d(在此统称为并行数据信号502)并且串行化并行数据信号502。数据信号502可彼此具有形似的频率但具有不同的相位。串行器电路500可被配置成对准数据信号502的相位，并且在对准数据信号502之后，多路复用相位对准的数据信号502，以串行化数据信号502。
串行器电路500可包括恢复电路510、第一调整电路520a、第二调整电路520b和第三调整电路520c(在此统称为调整电路520)、第一多路复用器电路550和第二多路复用器电路560。在一些实施方式中，恢复电路510可比拟图1、2和4的恢复电路110、200和/或410，调整电路520可比拟图1、3和4的调整电路120、300和/或420，第一多路复用器电路550和第二多路复用器电路560可比拟图1和4的多路复用器电路130和/或450。
恢复电路510可被配置成接收第一数据信号502a。使用第一数据信号502a，恢复电路510可被配置成产生第一时钟信号514，第一时钟信号514具有与第一数据信号502a的频率相似或相同的频率。第一时钟信号514可被提供至调整电路520。
恢复电路510还可被配置成基于第一时钟信号514将第一数据信号502a重新定时，以产生重新定时的第一数据信号512a，重新定时的第一数据信号512a被提供至第一多路复用器电路550。重新定时的第一数据信号512a可与第一时钟信号514相位对准，以使得重新定时的第一数据信号512a和第一时钟信号514具有已知的相位关系。恢复电路510还可被配置成产生第二时钟信号516，第二时钟信号516被提供至第一多路复用器电路550和第二多路复用器电路560。第二时钟信号516可具有第一时钟信号514的频率的两倍的频率。
第一调整电路520a、第二调整电路520b和第三调整电路520c可被配置成分别接收第二数据信号502b、第三数据信号502c和第四数据信号502d、以及接收第一时钟信号514。基于第一时钟信号514，调整电路520的每一个可将它们各自的数据信号502重新定时。第一调整电路520a可将第二数据信号502b重新定时，以产生第二重新定时的数据信号512b，以使得第二重新定时的数据信号512b与第一时钟信号514相位对准。第二调整电路520b可将第三数据信号502c重新定时，以产生第三重新定时的数据信号512c，以使得第三重新定时的数据信号512c与第一时钟信号514相位对准。第三调整电路520c可将第四数据信号502d重新定时，以产生重新定时的第四数据信号512d，以使得重新定时的第四数据信号512d与第一时钟信号514相位对准。
第一多路复用器电路550可被配置成接收来自恢复电路510的第二时钟信号516和第一重新定时的数据信号512a以及来自第一调整电路520a的第二重新定时的数据信号512b。基于第二时钟信号516，第一多路复用器电路550可多路复用第一重新定时的数据信号512a和第二重新定时的数据信号512b，以产生第一多路复用信号552。第一多路复用信号552可以是串行数据信号，所述串行数据信号包括来自第一重新定时的数据信号512a和第二重新定时的数据信号512b的信息。第一多路复用信号552的频率可近似等于或者等于第二时钟信号516的频率。
第二多路复用器电路560可被配置成接收来自恢复电路510的第二时钟信号516、来自第二调整电路520b的第三重新定时的数据信号512c以及来自第三调整电路520c的第四重新定时的数据信号512d。基于第二时钟信号516，第二多路复用器电路560可多路复用第三重新定时的数据信号512c和第四重新定时的数据信号512d，以产生第二多路复用信号562。第二多路复用信号562可以是串行数据信号，所述串行数据信号包括来自第三重新定时的数据信号512c和第四重新定时的数据信号512d的信息。第二多路复用信号562的频率可近似等于或者等于第二时钟信号516的频率。
在不背离本公开内容的范围的情况下，可对串行器电路500做出修改、增加或省略。例如，串行器电路500可进一步包括第三多路复用器电路。第三多路复用器电路可多路复用第一多路复用信号552和第二多路复用信号562。在这些和其他实施方式中，第三多路复用器电路可通过第三时钟定时(clock)。第三时钟可以是第二时钟信号516的频率的两倍，并且第三时钟可由恢复电路510或另一电路提供。
可选择地或额外地，串行器电路500可被配置成串行化多个其他数据信号502。例如，串行器电路500可被配置成串行化8个、12个、16个或20个数据信号。例如，当串行器电路500被配置成串行化八个数据信号时，串行器电路500可包括七个调整电路520。调整电路520的每一个可被配置成基于第一时钟信号514调整它们对应的数据信号。串行器电路500还可包括额外的多路复用器电路。例如，假设每个多路复用器电路是2:1多路复用器电路，则串行器电路500可包括以级联方式布置的总共七个多路复用器电路，以串行化八个数据信号。级联的多路复用器电路的第一层可包括七个多路复用器电路中的四个。这四个多路复用器电路可使用第二时钟信号516定时并且每一个多路复用器电路可接收并多路复用来自调整电路520和恢复电路510的八个输出中的两个。级联的多路复用器电路的第二层可包括七个多路复用器电路中的两个。这两个多路复用器电路可使用第三时钟定时，第三时钟以第二时钟信号516的频率的两倍的频率运行。这两个多路复用器电路的每一个可多路复用来自级联的多路复用器电路的第一层中的四个多路复用器电路的四个输出中的两个。级联的多路复用器电路的第三层可包括七个多路复用器电路中的一个。该最后一个多路复用器电路可使用第四时钟定时，第四时钟以第二时钟信号516的频率的四倍的频率运行，并且该最后一个多路复用器电路可多路复用来自级联的多路复用器电路的第二层中的两个多路复用器电路的输出。
图6是根据在此描述的至少一个实施方式布置的、串行化信号的示例方法600的流程图。在一些实施方式中，可通过串行器电路，比如分别通过图1、4和5的串行器电路100、400和/或500来实施方法600。虽然显示为离散的块，但根据期望的实施，各块可分成额外的块，组合成较少的块或者被去除。
方法600可开始于块602，在块602中，可接收第一频率的第一数据信号。在块604中，可接收第二数据信号。
在块606中，可使用第一数据信号产生第一频率的第一时钟信号。在块608中，可基于第一时钟信号将第一数据信号重新定时，以产生重新定时的第一数据信号。在一些实施方式中，可将重新定时的第一数据信号与第一时钟信号相位对准，以使得第一时钟信号的上升沿或下降沿对准在重新定时的第一数据信号的转变之间。
在块610中，可基于第一时钟信号将第二数据信号重新定时，以产生重新定时的第二数据信号。在块612中，可多路复用重新定时的第一数据信号和重新定时的第二数据信号。
本领域技术人员将理解到，对于在此公开的这些和其他工艺和方法，工艺和方法中执行的功能可以以不同的顺序实施。此外，概述的步骤和操作仅是被提供作为示例，在不有损公开的实施方式的本质的情况下，步骤和操作中的一部分可以是可选的，或者可组合成较少的步骤和操作，或者可扩展成额外的步骤和操作
例如，方法600可进一步包括进一步产生第二频率的第二时钟信号。在一些实施方式中，第二频率可以是第一频率的两倍。在一些实施方式中，可基于第二时钟信号多路复用重新定时的第一数据信号和重新定时的第二数据信号。
可选择地或额外地，方法600可进一步包括接收第三数据信号以及基于第一时钟信号将第三数据信号重新定时，以产生重新定时的第三数据信号。在一些实施方式中，方法600可进一步包括多路复用重新定时的第一数据信号、重新定时的第二数据信号和重新定时的第三数据信号。在一些实施方式中，方法600可进一步包括接收第三数据信号以及基于第一时钟信号将第三数据信号重新定时，以产生重新定时的第三数据信号。方法600可进一步包括接收第四数据信号、基于第一时钟信号将第四数据信号重新定时，以产生重新定时的第四数据信号、以及多路复用重新定时的第三数据信号和重新定时的第四数据信号。
图7是根据在此描述的至少一个实施方式布置的、可包括串行器电路720的示例光电模块700(下文中为“模块700”)的透视图。模块700可被配置为与主机装置(未示出)相连而用于发射和接收光信号。
如图所示，模块700可包括但不限于：底部壳702；限定在底部壳702中的接收端口704和发射端口706；设置在底部壳702内的PCB 708，PCB 708具有设置在其上的串行器电路720；以及也设置在底部壳702内的接收器光学子组件(receiver optical subassembly；ROSA)710和发射器光学子组件(TOSA)712。边缘连接器714可位于PCB 708的端部上，以使模块700能够与主机装置电接合。如此，PCB 708促进主机装置与ROSA 710和TOSA 712之间的电通信。
模块700可被配置为用于以包括但不限于1Gb/s、10Gb/s、20Gb/s、40Gb/s、100Gb/s或更高的各种数据速率发射和接收光信号。此外，模块700可被配置为用于使用波分复用(WDM)利用各种WDM方案之一发射和接收各种不同波长的光信号，所述WDM方案比如稀疏(Coarse)WDM、密集(Dense)WDM或光(Light)WDM。
此外，模块700可被配置成支持包括但不限于光纤信道(Fibre Channel)和高速以太网(High Speed Ethernet)的各种通信协议。此外，虽然图7中以特殊规格进行了图解，但更一般地，模块700可以以多种不同规格中的任意一种进行配置，所述多种不同规格包括但不限于小型可插拔(Small Form-factor Pluggable，SFP)、增强的小型可插拔(SFP+)、10吉比特(Gigabit)小型可插拔(XFP)、C型可插拔(CFP)和四通道小型可插拔(QSFP)多源协议(MSA)。
ROSA 710可容纳电耦接至电接口716的一个或多个光接收器，比如光电二极管。一个或多个光接收器可配置成将经由接收端口704接收的光信号转换为相应的电信号，该电信号经由电接口716和PCB 708被传递至主机装置。TOSA 712可容纳电耦接至另一电接口718的一个或多个光发射器，比如激光器。一个或多个光发射器可被配置成将通过PCB 708和电接口718从主机装置接收的电信号转换为相应的光信号，该光信号经由发射端口706发射。
可分别与图1、4和5的串行器电路100、400和/或500类似和/或对应的串行器电路720可被配置成串行化从主机装置传递至PCB 708的信号。在一些实施方式中，串行器电路720可结合到TOSA 712中。
图7所示的模块700是本公开内容的实施方式可采用的一个结构。应当理解，该具体的结构仅仅是实施方式可采用的无数个结构中的一个。本公开内容的范围不旨在限于任何特殊的结构或环境。
在此使用，尤其是所附权利要求(例如，所附权利要求的主体)中使用的术语通常意指“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应当解释为“至少具有”，等等)。
另外，如果打算引入权利要求限定的具体数量，则将在权利要求中明确写明这种意图，在不存在这种限定的情况下，不存在这种意图。例如，为了帮助理解，随后所附的权利要求可包含引导性用语“至少一个”和“一个或多个”的使用，以引入权利要求限定。然而，这种用语的使用不应解释为暗指由不定冠词“一”开始的权利要求限定把包含这种引入的权利要求限定的任何具体权利要求限制为仅包含一个这种限定的实施方式，即使当同一权利要求包括引导性用语“一个或多个”或者“至少一个”和诸如“一”之类的不定冠词(例如，“一”应当解释为表示“至少一个”或者“一个或多个”)时；用于引入权利要求限定的不定冠词的使用也同样适用。
此外，即使明确限定了引入权利要求限定的具体数量，这种限定应当解释为意指至少是所限定的数量(例如，在没有其他修饰语的情况下，“两个限定特征”的空白限定是指至少两个限定特征，或者两个或更多个限定特征)。此外，在使用与“A、B和C等至少之一”或者“A、B和C等中的一个或多个”类似的用语的情形中，一般来说这种解释旨在包括单独A、单独B、单独C、A和B一起、A和C一起、B和C一起、或者A、B和C一起等。此外，不管是在说明书、权利要求书还是附图中，提供两个或更多个可选术语的任何转折单词或用语应当理解为考虑到了包括这些术语之一、这些术语中的任何一个、或全部术语的可能性。例如，用语“A或B”应当理解为包括“A”或“B”或“A和B”的可能性。
另外，在此限定的所有示例和条件性的语言旨在示范性的目的，以帮助读者理解本发明以及本发明人作出的促进本本领域的构思，所有示例和条件性的语言要被解释为不限于这种具体限定的示例和条件。尽管已详细描述了本发明的实施方式，但应当理解在不背离本发明的精神和范围的情况下，可对其进行各种变化、替换和变更。

Claims (21)

1.一种串行器电路，包括：
恢复电路，所述恢复电路被配置成：
接收第一频率的第一数据信号，
使用所述第一数据信号产生所述第一频率的第一时钟信号，并且
基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号；
调整电路，所述调整电路被配置成接收第二数据信号并且基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号；和
多路复用器电路，所述多路复用器电路被配置成多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
2.根据权利要求1所述的串行器电路，其中所述恢复电路是时钟和数据恢复电路，所述时钟和数据恢复电路进一步被配置成产生第二频率的第二时钟信号。
3.根据权利要求2所述的串行器电路，其中所述第二频率是所述第一频率的两倍。
4.根据权利要求2所述的串行器电路，其中所述时钟和数据恢复电路包括Alexander鉴相器，所述Alexander鉴相器被配置成比较所述第一数据信号与所述第一时钟信号，其中所述第二时钟信号是基于所述第一数据信号与所述第一时钟信号的比较而产生的。
5.根据权利要求2所述的串行器电路，其中所述多路复用器电路被配置成使用所述第二时钟信号来多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
6.根据权利要求1所述的串行器电路，其中所述调整电路包括：
鉴相器，所述鉴相器被配置成比较所述重新定时的第二数据信号的相位与所述第一时钟信号的相位并且产生相位比较信号；和
重新定时元件，所述重新定时元件被配置成基于所述相位比较信号调整所述第二数据信号的相位，以产生所述重新定时的第二数据信号。
7.根据权利要求6所述的串行器电路，其中所述重新定时元件是延迟元件，其中所述延迟元件通过延迟所述第二数据信号来调整所述第二数据信号的相位。
8.根据权利要求1所述的串行器电路，其中所述调整电路是延迟锁定环电路。
9.根据权利要求1所述的串行器电路，其中所述重新定时的第一数据信号与所述第一时钟信号相位对准，以使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变之间。
10.根据权利要求1所述的串行器电路，其中所述调整电路是第一调整电路，所述串行器进一步包括第二调整电路，所述第二调整电路被配置成接收第三数据信号并且基于所述第一时钟信号将所述第三数据信号重新定时，以产生重新定时的第三数据信号。
11.根据权利要求10所述的串行器电路，进一步包括第三调整电路，所述第三调整电路被配置成接收第四数据信号并且基于所述第一时钟信号将所述第四数据信号重新定时，以产生重新定时的第四数据信号。
12.根据权利要求11所述的串行器电路，其中所述多路复用器电路是第一多路复用器电路，所述串行器进一步包括第二多路复用器电路，所述第二多路复用器电路被配置成多路复用所述重新定时的第三数据信号和所述重新定时的第四数据信号。
13.根据权利要求10所述的串行器电路，其中所述多路复用器电路被配置成多路复用所述重新定时的第一数据信号、所述重新定时的第二数据信号和所述重新定时的第三数据信号。
14.一种串行化数据信号的方法，所述方法包括：
接收第一频率的第一数据信号；
接收第二数据信号；
使用所述第一数据信号产生所述第一频率的第一时钟信号；
基于所述第一时钟信号将所述第一数据信号重新定时，以产生重新定时的第一数据信号；
基于所述第一时钟信号将所述第二数据信号重新定时，以产生重新定时的第二数据信号；和
多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
15.根据权利要求14所述的方法，进一步包括产生第二频率的第二时钟信号。
16.根据权利要求15所述的方法，其中所述第二频率是所述第一频率的两倍。
17.根据权利要求15所述的方法，其中基于所述第二时钟信号多路复用所述重新定时的第一数据信号和所述重新定时的第二数据信号。
18.根据权利要求14所述的方法，其中使所述重新定时的第一数据信号与所述第一时钟信号相位对准，以使得所述第一时钟信号的上升沿或下降沿对准在所述重新定时的第一数据信号的转变之间。
19.根据权利要求14所述的方法，进一步包括：
接收第三数据信号；和
基于所述第一时钟信号将所述第三数据信号重新定时，以产生重新定时的第三数据信号。
20.根据权利要求19所述的方法，进一步包括多路复用所述重新定时的第一数据信号、所述重新定时的第二数据信号和所述重新定时的第三数据信号。
21.根据权利要求19所述的方法，进一步包括：
接收第四数据信号；
基于所述第一时钟信号将所述第四数据信号重新定时，以产生重新定时的第四数据信号；以及
多路复用所述重新定时的第三数据信号和所述重新定时的第四数据信号。
CN201480073321.2A 2013-11-18 2014-11-18 数据串行器 Active CN106063168B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361905645P 2013-11-18 2013-11-18
US61/905,645 2013-11-18
US14/542,251 US10129016B2 (en) 2013-11-18 2014-11-14 Data serializer
US14/542,251 2014-11-14
PCT/US2014/066208 WO2015074067A1 (en) 2013-11-18 2014-11-18 Data serializer

Publications (2)

Publication Number Publication Date
CN106063168A true CN106063168A (zh) 2016-10-26
CN106063168B CN106063168B (zh) 2019-05-03

Family

ID=52003077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480073321.2A Active CN106063168B (zh) 2013-11-18 2014-11-18 数据串行器

Country Status (4)

Country Link
US (1) US10129016B2 (zh)
EP (1) EP3072249B1 (zh)
CN (1) CN106063168B (zh)
WO (1) WO2015074067A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015161431A1 (zh) * 2014-04-22 2015-10-29 京微雅格（北京）科技有限公司 Lvds数据恢复方法及电路
CN109194459B (zh) 2018-10-08 2020-11-06 惠科股份有限公司 传输信号的数据提取方法、装置及存储介质
US10749505B2 (en) * 2018-10-19 2020-08-18 Avago Technologies International Sales Pte. Ltd. High-speed transmitter including a multiplexer using multi-phase clocks
US11240079B1 (en) * 2021-02-24 2022-02-01 Mellanox Technologies Tlv Ltd. Systems, methods, and devices for high-speed data modulation

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505289A (zh) * 2002-12-03 2004-06-16 深圳市中兴通讯股份有限公司 一种数据信号检测装置
CN1601547A (zh) * 2004-10-21 2005-03-30 复旦大学 一种用于射频识别的功率自适应变数据率通讯装置和方法
US7307558B1 (en) * 2005-12-20 2007-12-11 National Semiconductor Corporation Dual shift register data serializer
CN101103532A (zh) * 2004-11-24 2008-01-09 高通股份有限公司 双倍数据速率串行编码器
CN101141347A (zh) * 2007-05-24 2008-03-12 中兴通讯股份有限公司 多路以太网信号汇聚装置和方法
CN101299647A (zh) * 2008-06-27 2008-11-05 中兴通讯股份有限公司 一种实现sdh业务无损切换的装置和方法
CN101536318A (zh) * 2006-11-13 2009-09-16 高通股份有限公司 高速并串行转换器装置
CN101573903A (zh) * 2006-11-08 2009-11-04 菲尼萨公司 用于在光电设备中使用的串化器/解串器
CN101697488A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 延迟锁相环电路
CN102332924A (zh) * 2010-07-06 2012-01-25 川崎微电子股份有限公司 并行至串行转换装置
US20120314825A1 (en) * 2011-06-13 2012-12-13 Design Specialists, Inc. Fast lock serializer-deserializer (serdes) architecture
CN106341153A (zh) * 2015-07-10 2017-01-18 褚秀清 一种高速收发器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286572B2 (en) 2003-01-10 2007-10-23 Sierra Monolithics, Inc. Highly integrated, high-speed, low-power serdes and systems
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505289A (zh) * 2002-12-03 2004-06-16 深圳市中兴通讯股份有限公司 一种数据信号检测装置
CN1601547A (zh) * 2004-10-21 2005-03-30 复旦大学 一种用于射频识别的功率自适应变数据率通讯装置和方法
CN101103532A (zh) * 2004-11-24 2008-01-09 高通股份有限公司 双倍数据速率串行编码器
US7307558B1 (en) * 2005-12-20 2007-12-11 National Semiconductor Corporation Dual shift register data serializer
CN101573903A (zh) * 2006-11-08 2009-11-04 菲尼萨公司 用于在光电设备中使用的串化器/解串器
CN101536318A (zh) * 2006-11-13 2009-09-16 高通股份有限公司 高速并串行转换器装置
CN101141347A (zh) * 2007-05-24 2008-03-12 中兴通讯股份有限公司 多路以太网信号汇聚装置和方法
CN101299647A (zh) * 2008-06-27 2008-11-05 中兴通讯股份有限公司 一种实现sdh业务无损切换的装置和方法
CN101697488A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 延迟锁相环电路
CN102332924A (zh) * 2010-07-06 2012-01-25 川崎微电子股份有限公司 并行至串行转换装置
US20120314825A1 (en) * 2011-06-13 2012-12-13 Design Specialists, Inc. Fast lock serializer-deserializer (serdes) architecture
CN106341153A (zh) * 2015-07-10 2017-01-18 褚秀清 一种高速收发器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SI SHI等: "5A Gb/s 2:1 fully-integrated full-rate multiplexer with on-chip clock generation circuit in 0.18-I 1/4m CMOS", 《ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING》 *
来卫国: "10位BLVDS串化器DS92LV1023和解串器DS92LV1224的原理及应用", 《国外电子元器件》 *

Also Published As

Publication number Publication date
CN106063168B (zh) 2019-05-03
EP3072249A1 (en) 2016-09-28
WO2015074067A1 (en) 2015-05-21
US10129016B2 (en) 2018-11-13
US20150139252A1 (en) 2015-05-21
EP3072249B1 (en) 2020-05-27

Similar Documents

Publication Publication Date Title
US7738486B2 (en) Multi-mode integrated circuit for use in optoelectronic devices
JP5415614B2 (ja) マルチモード光導体を介して送信局と受信局との間において光学的な情報を伝送するための方法と装置
EP3080943B1 (en) Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers
CN102571250B (zh) 用于在光电设备中使用的串化器/解串器
CN106063168A (zh) 数据串行器
US20160204896A1 (en) Time division multiplexed orbital angular momentum based communication
JP4767676B2 (ja) 光受信装置
CN105393475B (zh) 可插拔光学主机与网络i/o光电子模块
US20190173604A1 (en) High-speed optical transceiver based on cwdm and sdm
CN1454418A (zh) Wdm网络中的光时钟信号分布系统
WO2021247521A1 (en) Polarization-diversity optical power supply
CN1254995A (zh) 光学双二进制传输用的代码变换电路及光发射器和接收器
CN109150490A (zh) 基于fpga光纤数据传输实现的多板卡脉冲同步方法
US9236946B2 (en) Method and apparatus for performing data rate conversion and phase alignment
EP2137847B1 (en) Multi-mode integrated circuit for use in optoelectronic devices
CN115913376A (zh) 用于双极化恢复的系统、设备和方法
CN102546078B (zh) 一种超密集波分复用系统及方法
JP2009207035A (ja) 符号分割多重通信システム
CN104023281A (zh) 用于数据流识别和校准的系统和方法
JP5759358B2 (ja) 光伝送システム及び光伝送方法
JP4784323B2 (ja) 光アクセスネットワークシステム
CN1595845A (zh) 一种40g光传输系统误码率检测方法和装置
CN104301063B (zh) 复用器和解复用器以及复用方法和解复用方法
CN107528637A (zh) 一种星内超高速数据激光传输系统
TW200836509A (en) Multi-mode integrated circuit for use in optoelectronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant