CN105718412B - 一种通道频差补偿方法、通道控制方法、装置及系统 - Google Patents
一种通道频差补偿方法、通道控制方法、装置及系统 Download PDFInfo
- Publication number
- CN105718412B CN105718412B CN201610025315.0A CN201610025315A CN105718412B CN 105718412 B CN105718412 B CN 105718412B CN 201610025315 A CN201610025315 A CN 201610025315A CN 105718412 B CN105718412 B CN 105718412B
- Authority
- CN
- China
- Prior art keywords
- channel
- data
- secondary channels
- frequency difference
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明公开一种通道频差补偿方法、通道控制方法、装置及系统,该通道频差补偿方法包括从待频差补偿通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第一缓存空间,同时从对应的第一缓存空间读缓存数据;判断主通道是否满足预设条件;若满足,则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理。通道控制方法包括上述的通道频差补偿方法,在进行频差补偿处理之前,还包括:对各通道接收数据进行对齐处理。本发明通过以上技术方案,解决现有通道频差补偿方案不够完善的问题。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种通道频差补偿方法、通道控制方法、装置及系统。
背景技术
在高速串行收发系统中,物理编码子层(physical coding sub-layer,PCS)完成数据流的收发,提供一个或者多个通道的数据流的编码、解码、对齐、频差补偿等功能。一般需要支持流行的串行协议,如1吉比特以太网,10吉比特以太网(XAUI)、PCI Express、Serial、RapidIO、SMPTE(The Society of Motion Picture and Television Engineers),支持无线协议,如CPRI、OBSAI等,对单个通道来说,较容易实现支持多种协议,但是对两个或两个以上的通道来说,由于每个通道恢复的时钟相位不一致,不同协议的对齐字符、协议要求的搜索区间等都不一致,再加上硬核工作时钟频率较高,通道对齐、频差补偿实现难度较大。
现有的技术有的将多通道对齐方案放到PCS层以上,即MAC层由软核实现,只在PCS层实现频差补偿,有的将它和后级的频差补偿CTC合并实现来支持特定的协议技术方案太过于复杂,也不够灵活,难以满足多任务多协议要求的应用环境。
发明内容
本发明提供一种通道频差补偿方法、通道控制方法、装置及系统,解决现有通道频差补偿方案不够完善的问题。
为解决上述技术问题,本发明采用以下技术方案:
一种通道频差补偿方法,包括:
从待频差补偿通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第一缓存空间,并从对应的第一缓存空间读缓存数据;
判断主通道是否满足预设条件;
若满足,则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理。
在一些实施例中,所述判断主通道是否满足预设条件包括:
判断主通道是否满足预设的第一条件;
若满足,则对各通道的待写入对应第一缓存空间的接收数据中的无效字段进行删除处理;
和/或,判断主通道是否满足预设的第二条件;
若满足,则在各通道的待写入对应第一缓存空间的接收数据中增加无效字段,或者在从各通道对应的第一缓存空间读取的缓存数据中增加无效字段,增加无效字段的同时暂停读取。
在一些实施例中,所述判断主通道是否满足预设的第一条件包括:判断主通道对应的第一缓存空间的剩余容量是否达到预设上限值;
所述判断主通道是否满足预设的第二条件包括:判断主通道对应的第一缓存空间的剩余容量是否达到预设下限值。
在一些实施例中,所述将各通道接收数据分别写入对应的第一缓存空间,并从对应的第一缓存空间读缓存数据具体为:将各通道接收数据按照相同的写入时钟分别写入对应的第一缓存空间,并按照相同的读取时钟从对应的第一缓存空间读缓存数据。
在一些实施例中,上述通道频差补偿方法还包括:给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
在一些实施例中,所述按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理具体为:按照相同的补偿规则,对各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理;所述补偿规则包括:表示补偿幅度的参数、表示补偿位置的参数、表示补偿时间点的参数中的至少一种。
一种通道控制方法,包括上述任一项所述的通道频差补偿方法,在进行频差补偿处理之前,还包括:对各通道接收数据进行对齐处理。
实施例中,对各通道接收数据进行对齐处理包括:
从待对齐通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第二缓存空间,并按照相同的对齐时钟从对应的第二缓存空间读缓存数据;
若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围,并检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
对于主通道缓存数据和检测到对齐字段的辅通道缓存数据,根据检测到的对齐字段和当前读缓存数据地址,调整读缓存数据地址,根据调整后的读缓存数据地址,从对应对齐字段的位置开始读缓存数据。
在一些实施例中,将各通道接收数据分别写入对应的第二缓存空间的过程中,还包括:检测各通道接收数据中的对齐字段,将检测结果和各通道接收数据一起写入对应的第二缓存空间;
所述检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段具体为:根据对应的第二缓存空间中的检测结果检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。
在一些实施例中,所述若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围,并检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段具体为:
若主通道接收数据中检测到对齐字段,则主通道通知相邻后一级辅通道,所述后一级辅通道接收到通知后,继续通知再后一级辅通道,直至所述待对齐通道集中各辅通道均收到通知;并且收到通知的各辅通道根据主通道接收数据中检测到的对齐字段配置本辅通道缓存数据的对齐字段搜索范围,在同一时间,各辅通道检测本辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。
在一些实施例中,上述的通道控制方法,还包括保存以下信息:各通道检测到的对齐字段的位置,以及调整后的读缓存数据地址;或者读缓存数据地址的偏移量。
在一些实施例中,上述通道控制方法,在保存上述信息之前,还包括:判断所述待对齐通道集中各通道是否均完成读缓存数据地址的调整;若是,则进入保存上述信息的步骤。
一种通道频差补偿装置,包括:
第一确定模块,用于从待频差补偿通道集中确定一个主通道,其他为辅通道;
至少一个第一缓存模块,各第一缓存模块用于写入对应通道的接收数据,并读缓存数据;
第一判断模块,用于判断主通道是否满足预设条件;
频差补偿处理模块,用于所述第一判断模块的判断结果为满足预设条件时,则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存模块的接收数据和/或从对应第一缓存模块读取的缓存数据进行频差补偿处理。
在一些实施例中,所述第一判断模块具体用于判断主通道是否满足预设的第一条件,和/或,判断主通道是否满足预设的第二条件;
所述频差补偿处理模块具体用于所述第一判断模块的判断结果为满足第一条件时,则对各通道的待写入对应第一缓存空间的接收数据中的无效字段进行删除处理;和/或,所述第一判断模块的判断结果为满足第二条件时,则在各通道的待写入对应第一缓存模块的接收数据中增加无效字段,或者在从各通道对应的第一缓存模块读取的缓存数据中增加无效字段,增加无效字段的同时暂停读取。
在一些实施例中,各第一缓存模块具体用于将对应通道接收数据按照相同的写入时钟分别写入,并按照相同的读取时钟读缓存数据。
在一些实施例中,所述的通道频差补偿装置,还包括时钟配置模块,用于给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
一种通道控制装置,包括上述任一项所述的通道频差补偿装置,还包括通道对齐装置,用于所述通道频差补偿装置进行频差补偿处理之前,对各通道接收数据进行对齐处理。
在一些实施例中,所述通道对齐装置包括:
第二确定模块,用于从待对齐通道集中确定一个主通道,其他为辅通道;
至少一个第二缓存模块,各第二缓存模块用于写入对应通道的接收数据,并按照相同的对齐时钟读缓存数据;
主通道对齐字段检测模块,用于检测主通道接收数据中的对齐字段;
范围配置模块,用于若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围;
辅通道对齐字段检测模块,用于检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
地址调整模块,用于对于主通道缓存数据和检测到对齐字段的辅通道缓存数据,根据检测到的对齐字段和对应第二缓存模块当前读缓存数据地址,调整对应第二缓存模块的读缓存数据地址至对应对齐字段的位置。
在一些实施例中,辅通道对齐字段检测模块包括:
第一检测子模块,用于各第二缓存模块写入对应辅通道的接收数据的过程中,检测各辅通道接收数据中的对齐字段,得到检测结果;
第二检测子模块,用于根据各第二缓存模块中的所述检测结果检测对应的辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
各第二缓存模块具体用于将对应辅通道的检测结果和辅通道接收数据一起写入。
在一些实施例中,所述通道对齐装置还包括保存模块,用于保存各对齐通道的对齐字段,以及调整后的读缓存数据地址;或者保存读缓存数据地址的偏移量。
在一些实施例中,所述通道对齐装置还包括判断模块,用于判断所述待对齐通道集中各通道是否均完成读缓存数据地址的调整;若是,则通知所述保存模块进行上述信息保存。
一种通道控制系统,包括:
第一确定单元,用于从待频差补偿通道集中确定一个主通道,其他为辅通道;
至少一个第一缓存单元,各第一缓存单元用于写入对应通道的接收数据,并读缓存数据;
第一判断单元,用于判断主通道是否满足预设条件;
主通道频差补偿处理单元,用于所述第一判断模块的判断结果为满足预设条件时,通知相邻后一级辅通道,以及按照预设方式,对主通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理;
至少一个辅通道频差补偿处理单元,各辅通道频差补偿处理单元用于接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道,以及按照预设方式,对对应辅通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理。
在一些实施例中,各第一缓存单元具体用于将对应通道接收数据按照相同的写入时钟分别写入,并按照相同的读取时钟读缓存数据。
在一些实施例中,所述的通道控制系统,还包括时钟配置单元,用于给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
在一些实施例中,所述的通道控制系统,还包括:
第二确定单元,用于从待对齐通道集中确定一个主通道,其他为辅通道;
至少一个第二缓存单元,各第二缓存单元用于写入对应通道的接收数据,并按照相同的对齐时钟读缓存数据;
主通道对齐处理单元,用于检测主通道接收数据中的对齐字段,若主通道接收数据中检测到对齐字段,则通知相邻后一级辅通道;还用于根据检测到的对齐字段和对应第二缓存单元的当前读缓存数据地址,调整对应第二缓存单元的读缓存数据地址至对应对齐字段的位置;
至少一个辅通道对齐处理单元,各辅通道对齐处理单元用于接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道;根据主通道接收数据中检测到的对齐字段配置本辅通道缓存数据的对齐字段搜索范围,检测本辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;还用于根据检测到的对齐字段和对应第二缓存单元的当前读缓存数据地址,调整对应第二缓存单元的读缓存数据地址至对应对齐字段的位置。
本发明对一个灵活支持单通道或者是多通道的PCS而言,需要完成多个通道的对齐去偏移以及频差补偿。经过通道去偏移之后,多个通道之间的数据对齐,此时数据与主通道的恢复时钟一致,而恢复时钟和本地时钟之间存在频差,接收的数据要送给后续单元,需要进行频差补偿处理。频差补偿的处理可以通过删减或者增加数据中添加的特殊无效(SKIP)字段。频差补偿处理可以放在通道对齐之前,也可以放在通道对齐之后。本发明可以灵活的应用于不同的场景。本发明区分主通道和辅通道,由主通道控制所有的辅通道一起进行通道对齐和频差补偿,最终实现通道的完全同步。
进一步的,本发明还提供了一种多通道对齐的方案,优选的,应用在PCS层,通过将通道对齐去偏移和频差补偿分开来做,且通道对齐去偏移在前,频差补偿在后,可灵活支持多种协议配置,如果是单通道或多通道不需要对齐处理,则各个通道可以不使能通道对齐去偏移,仅使能频差补偿功能进行频差补偿;如果是需要对齐处理的多通道,则同时使能通道对齐去偏移和频差补偿功能,在一些实施例中,可以利用多组在通道间进行级联的信号,将主通道的信息传递给后面的通道,保证主辅通道能够一致的完成通道对齐和频差补偿,最终实现通道间的完全对齐。
附图说明
图1为本发明一实施例提供的通道频差补偿方法的流程图;
图2为本发明一实施例提供的通道对齐方法的流程图;
图3为本发明一实施例提供的通道频差补偿装置的示意图;
图4为本发明一实施例提供的通道控制装置的示意图;
图5为本发明一实施例提供的通道对齐系统的示意图。
具体实施方式
本发明中的待频差补偿通道集、待对齐通道集可以是系统中的所有通道,或者部分通道,至少包括两个通道。待频差补偿通道集、待对齐通道集中的主通道可以为同一个通道,待频差补偿通道集、待对齐通道集可以为同一个集合,不需要重复进行主通道的确定动作。在数据对齐之前数据无法组成正确的数据包,为了实现对齐,在每个通道的数据中通常会以一定的间隔嵌入特殊的对齐字段,由于接收到的通道间存在偏移,数据一般先进行缓存再调整读缓存数据的读地址实现去偏移。为了实现频差补偿,在每个通道的数据中通常会以一定的间隔嵌入特殊无效字段,对各通道接收数据进行缓存,再通过删除和增加无效字段的方式,可以实现对各通道的频差补偿。
下面通过具体实施例对本发明的构思进一步详细说明。
如图1所示,为本发明一实施例提供的通道频差补偿方法的流程图,主要包括以下步骤:
S101、从待频差补偿通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第一缓存空间,并从对应的第一缓存空间读缓存数据。
优选的,可通过先进先出堆栈(FIFO)来实现通道接收数据边写入和边读取。
优选的,将各通道接收数据按照相同的写入时钟分别写入对应的第一缓存空间;按照相同的读取时钟从对应的第一缓存空间读缓存数据。在此之前还可以包括:给各通道配置相同的所述写入时钟和读取时钟。其中,所述读取时钟可以为本地时钟。各通道按照相同时间写入和读取,有利于后续仅通过对主通道的判断,来统一控制对各通道的频差补偿,而不需要对各个辅通道也进行判断。
S102、判断主通道是否满足预设条件,若满足,则进入步骤S103,若不满足,则继续执行本步骤。
S103、则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理。
步骤S102中的判断步骤可以包括:
判断主通道是否满足预设的第一条件;
若满足,则步骤S103中可以对各通道的待写入对应第一缓存空间的接收数据中的无效字段进行删除处理,也就是说,将待写入对应第一缓存空间的接收数据中的无效字段不写入对应第一缓存空间。
和/或,判断主通道是否满足预设的第二条件;
若满足,则步骤S103中可以在各通道的待写入对应第一缓存空间的接收数据中增加无效字段,也就是说,将增加的无效字段也塞进对应第一缓存空间;或者在从各通道对应的第一缓存空间读取的缓存数据中增加无效字段,增加无效字段的同时暂停读取,也就是说减缓读的速度。
其中,判断主通道是否满足预设的第一条件包括但不局限于:判断主通道对应的第一缓存空间的剩余容量是否达到预设上限值,若达到预设上限值,则说明主通道对应的第一缓存空间快要满了,则满足第一条件。或者,判断主通道对应的第一缓存空间的写入速度是否大于读取速度,且差值是否达到预设值,若两者都是,则说明主通道对应的第一缓存空间的写入太快,可以认为满足第一条件。
其中,判断主通道是否满足预设的第二条件包括但不局限于:判断主通道对应的第一缓存空间的剩余容量是否达到预设下限值,若达到预设下限值,则说明主通道对应的第一缓存空间快要读空了,则满足第二条件。或者,判断主通道对应的第一缓存空间的读取速度是否大于写入速度,且差值是否达到预设值,若两者都是,则说明主通道对应的第一缓存空间的读取太快,可以认为满足第二条件。
步骤S103中,对所述待频差补偿通道集中各通道,可以按照相同的补偿规则,对各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理。
补偿规则包括:表示补偿幅度的参数、表示补偿位置的参数、表示补偿时间点的参数中的至少一种。相同的补偿规则,指的是,补偿规则中的参数相同。表示补偿幅度的参数,可以是删除和/或增加无效字段的个数和长度。表示补偿位置的参数,可以是删除和/或增加无效字段在接收数据中的位置。表示补偿时间点的参数,可以是删除和/或增加无效字段的具体时间点。对所述待频差补偿通道集中各通道,可以在相同位置、在相同时间、删除相同个数和相同长度的无效字段。或者,在相同位置、在相同时间、增加相同个数和相同长度的无效字段,这样的话,不影响各通道接收数据的对齐。如果是先对齐再进行这样的频差补偿处理,则频差补偿处理后,依然是对齐的。
在一些实施例中,可以利用通道之间的级联信号来实现频差补偿处理。具体的,判断出主通道满足预设条件后,利用主通道与相邻后一级辅通道之间的级联信号,通知相邻后一级辅通道,后一级辅通道接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道,所有通道都收到通知后,统一按照预设方式,对对应通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理。在各通道之间传输的该通知可以是由主通道生成的标志信号:删除标志信号、增加标志信号。
本发明提供的频差补偿方法可以应用在通道对齐之后,也可以应用在通道对齐之前,由于将通道对齐和频差补偿区分开来,因此,两种功能可以单独实现,需要实现通道对齐,而不需要实现频差补偿时,使能通道对齐对应的模块或单元,禁止频差补偿对齐对应的模块或单元;相反,需要实现频差补偿,而不需要实现通道对齐时,使能频差补偿对应的模块或单元,禁止通道对齐对应的模块或单元。灵活使用。
优选的,频差补偿应用在通道对齐之后,而且该通道对齐方法包括但不局限于以下所列举的:
如图2所示,为本发明一实施例提供的通道对齐方法的流程图,主要包括以下步骤:
S201、从待对齐通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第二缓存空间,同时按照相同的对齐时钟从对应的第二缓存空间读缓存数据。
可以先对各通道接收数据进行时钟域转换,转换到相同的对齐时钟下,再将经过时钟域转换后的各通道接收数据分别写入对应的第二缓存空间,各第二缓存空间边读缓存数据。具体的,将各通道接收数据经过异步缓存模块,写入的时钟是本通道的恢复时钟,读数据则采用相同的对齐时钟,这样便可完成时钟域转换,每个通道的接收数据都在对齐时钟下。之后,再将经过时钟域转换后的各通道接收数据写入对应的第二缓存空间,同时从对应的第二缓存空间读缓存数据。异步缓存模块例如可以是异步FIFO或者异步地址自增式随机存取存储器(RAM)。第二缓存空间可以是FIFO,边写边读。
可以事先给各通道配置相同的对齐时钟。配置相同的对齐时钟的方式,可以为:从主通道接收数据中获取主通道的恢复时钟,将各通道的对齐时钟配置为主通道的恢复时钟。配置相同的对齐时钟能够让待对齐通道集中的所有通道在同一个对齐时钟下,便于通过对主通道的对齐字段的检测来控制各通道的对齐。从主通道接收数据中获取主通道的恢复时钟的方式可以是从主通道接收数据中恢复出主通道的恢复时钟。
S202、若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围,并检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。
在步骤S201中,在将各通道接收数据写入对应的第二缓存空间的过程中,还可以同步检测各通道接收数据中的对齐字段,对于辅通道,则将检测结果和接收数据一起写入对应的第二缓存空间,这样的话,在步骤S202中,可以根据写入对应的第二缓存空间中的检测结果,来检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段,由于在步骤S201中已经进行过对齐字段的检测,因此步骤S202根据检测结果来检测能提高效率。
各辅通道缓存数据的对齐字段搜索范围,可以为主通道接收数据中检测到的对齐字段的前后一定幅度的范围,前后幅度可以人为设定。保证了辅通道是在主通道的对齐字段的前后一定范围内搜索对齐字段,前后幅度可结合通道偏移的情况进行配置。
优选的,在基本同一时间,检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。
S203、对于主通道缓存数据和检测到对齐字段的辅通道缓存数据,根据检测到的对齐字段和当前读缓存数据地址,调整读缓存数据地址,根据调整后的读缓存数据地址,从对应对齐字段的位置开始读缓存数据。优选的,各通道调整读缓存数据地址、从对应对齐字段的位置读缓存数据的动作基本在同一时间。
该步骤中,检测到对齐字段的辅通道实现了与主通道的对齐。优选的,对已检测到对齐字段的辅通道和主通道,还包括保存以下信息:对应的对齐字段的位置,以及调整后的读缓存数据地址;或者读缓存数据地址的偏移量。该步骤对于对齐通道而言,锁定了调整后的读缓存数据地址或者读缓存数据地址的偏移量。因此如果由于通道故障或者其它理由失去了对齐,并不需要清除通道数据,只需要重新计算偏移量即可。
优选的,在保存上述信息之前,还包括:判断待对齐通道集中各通道是否均完成读缓存数据地址的调整;若是,则进入保存上述信息的步骤。该步骤是在确定所有通道都实现对齐后,再锁定各通道调整后的读缓存数据地址或者读缓存数据地址的偏移量。
本实施例通过区分主通道和辅通道,辅通道只在检测到主通道接收数据中的对齐字段后才搜索对齐字段,调整读缓存数据的地址来将数据和主通道对齐。只要辅通道接收数据与主通道接收数据存在对应的偏移,当失去对齐或者数据包格式改变等,不需要额外清空缓存,即可实现不断与主通道对齐。在不增加设计复杂度的同时增加了设计的灵活性。根据上述方案进行通道对齐之后,可以进入本发明提供的通道频差补偿方法,待频差补偿通道集可以与待对齐通道集相同,无需重新配置,主通道可以为同一个通道,也无需重新配置。
本发明提供的通道频差补偿方法和通多对齐方法,均可以采用在通道间传递的级联信号来实现。作为一种实施例,整个控制方法主要包括以下步骤:
S001、从待对齐通道集中确定一个主通道,其他为辅通道。
S002、从主通道接收数据中恢复出恢复时钟,将主通道的对齐时钟配置为其恢复时钟;通过通道间的级联信号,将主通道的对齐时钟传递给相邻后一级辅通道,后一级辅通道将本辅通道的对齐时钟配置为主通道的对齐时钟,以此类推,再后一级辅通道将本辅通道的对齐时钟配置为前一级辅通道的对齐时钟,直至所有通道都完成对齐时钟的配置。这样便将各通道的对齐时钟实现了统一。同步切换的还有各通道的本地时钟,通过通道间的级联信号,将主通道的本地时钟传递给相邻后一级辅通道,后一级辅通道将本辅通道的本地时钟配置为主通道的本地时钟,以此类推,再后一级辅通道将本辅通道的本地时钟配置为前一级辅通道的本地时钟,直至所有通道都完成本地时钟的配置。这样便将各通道的本地时钟实现了统一。
当然,也可以借助级联信号将主通道的对齐时钟、本地时钟同时传输给各个辅通道。
S003、将各通道接收数据转换到本通道的对齐时钟的时钟域,再将经过时钟域转换后的各通道接收数据分别写入对应的第二缓存空间,并同步地,检测各通道缓存数据中的对齐字段,将检测结果与本通道接收数据一起写入对应的第二缓存空间。
S004、主通道检测到本主通道接收数据中有对齐字段后,则置起检测成功的标志信号,并将该标志信号传输给后一级辅通道,该后一级辅通道接收到该标志信号后,继续向再后一级辅通道传输该标志信号,直至待对齐通道集中各辅通道均收到该标志信号。
当然,也可以借助级联信号将检测成功的标志信号同时传输给各个辅通道。
S005、等所有辅通道都收到该标志信号后,在基本同一时间,各辅通道根据主通道接收数据中检测到的对齐字段配置本辅通道缓存数据的对齐字段搜索范围,并根据缓存中的检测结果检测本辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。为了保证各通道同时调整读缓存数据地址。
配置的对齐字段搜索范围,保证了辅通道是在主通道的对齐字段的前后一定范围内搜索对齐字段,搜索的范围可结合通道偏移的情况进行配置。
S006、检测到对齐字段的辅通道和主通道,在基本同一时间,根据检测到的对齐字段和对应的第二缓存空间当前读缓存数据地址,调整对应的第二缓存空间读缓存数据地址,根据调整后的读缓存数据地址,从对应对齐字段的位置开始读缓存数据。
此外,检测到对齐字段的辅通道和主通道,记录本通道缓存数据中检测到的对齐字段,以及调整后的读缓存数据地址;或者读缓存数据地址的偏移量。
到此实现了检测到对齐字段的各辅通道与主通道的数据对齐。还可以进入步骤S007。
S007、根据通道间的级联信号,所有辅通道向主通道反馈信息,主通道根据所有辅通道的反馈信息判断是不是所有通道都完成了对齐,如果是,则认为待对齐通道集中的所有通道对齐成功,通知各辅通道锁定住步骤S306中记录的信息,保持住多通道的对齐。
下面进入通道频差补偿流程:
S008、将经过对齐的各通道接收数据分别写入对应的第一缓存空间,按照相同的本地时钟从对应的第一缓存空间读缓存数据。
S009、主通道检测对应的第一缓存空间的剩余容量是否达到预设上限值和预设下限值,若达到预设上限值,则进入步骤S010,若达到预设下限值,则进入步骤S012,否则继续检测。
同步地,各通道可以检测本通道接收数据和从对应的第一缓存空间读出的缓存数据中的SKIP。
S010、主通道置起删除标志信号,并将该标志信号传输给后一级辅通道,该后一级辅通道接收到该标志信号后,继续向再后一级辅通道传输该标志信号,直至待对齐通道集中各辅通道均收到该标志信号。
当然,也可以借助级联信号将该标志信号同时传输给各个辅通道。
S011、所有通道收到删除标志信号后,在基本同一时间,各通道对待写入对应第一缓存空间的接收数据中的相同个数和长度的SKIP进行删除,不让其写入对应的第一缓存空间。完成频差补偿操作。
S012、主通道置起增加标志信号,并将该标志信号传输给后一级辅通道,该后一级辅通道接收到该标志信号后,继续向再后一级辅通道传输该标志信号,直至待对齐通道集中各辅通道均收到该标志信号。
当然,也可以借助级联信号将该标志信号同时传输给各个辅通道。
S013、所有通道收到增加标志信号后,在基本同一时间,各通道在从对应的第一缓存空间读取的缓存数据中增加相同个数和长度的SKIP,增加无效字段的同时暂停读取。完成频差补偿操作。
图3为本发明一实施例提供的通道频差补偿装置的示意图,通道频差补偿装置3包括:
第一确定模块31,用于从待频差补偿通道集中确定一个主通道,其他为辅通道;
至少一个第一缓存模块(321至32n),各第一缓存模块用于写入对应通道的接收数据,并读缓存数据;
第一判断模块33,用于判断主通道是否满足预设条件;
频差补偿处理模块34,用于所述第一判断模块33的判断结果为满足预设条件时,则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存模块的接收数据和/或从对应第一缓存模块读取的缓存数据进行频差补偿处理。
在一些实施例中,所述第一判断模块33具体用于判断主通道是否满足预设的第一条件,和/或,判断主通道是否满足预设的第二条件;
所述频差补偿处理模块34具体用于所述第一判断模块33的判断结果为满足第一条件时,则对各通道的待写入对应第一缓存空间的接收数据中的无效字段进行删除处理;和/或,所述第一判断模块33的判断结果为满足第二条件时,则在各通道的待写入对应第一缓存模块的接收数据中增加无效字段,或者在从各通道对应的第一缓存模块读取的缓存数据中增加无效字段,增加无效字段的同时暂停读取。
在一些实施例中,各第一缓存模块具体用于将对应通道接收数据按照相同的写入时钟分别写入,并按照相同的读取时钟读缓存数据。
在一些实施例中,上述通道频差补偿装置3,还包括时钟配置模块,用于给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
图4为本发明一实施例提供的通道控制装置的示意图,通道控制装置包括上述任一项所述的通道频差补偿装置3,还包括通道对齐装置4,用于通道频差补偿装置3进行频差补偿处理之前,对各通道接收数据进行对齐处理,通道对齐装4包括:
第二确定模块41,用于从待对齐通道集中确定一个主通道,其他为辅通道;
至少一个第二缓存模块(421至42n),各第二缓存模块用于写入对应通道的接收数据,并按照相同的对齐时钟读缓存数据;
主通道对齐字段检测模块43,用于检测主通道接收数据中的对齐字段;
范围配置模块44,用于若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围;
辅通道对齐字段检测模块45,用于检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
地址调整模块46,用于对于主通道缓存数据和检测到对齐字段的辅通道缓存数据,根据检测到的对齐字段和对应第二缓存模块当前读缓存数据地址,调整对应第二缓存模块的读缓存数据地址至对应对齐字段的位置。这样对应的第二缓存模块便从对应对齐字段的位置开始读缓存数据。
在一些实施例中,辅通道对齐字段检测模块45包括:
第一检测子模块,用于各第二缓存模块写入对应辅通道的接收数据的过程中,检测各辅通道接收数据中的对齐字段,得到检测结果;
第二检测子模块,用于根据各第二缓存模块中的所述检测结果检测对应的辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
各第二缓存模块具体用于将对应辅通道的检测结果和辅通道接收数据一起写入。
在一些实施例中,所述通道对齐装置4还包括保存模块,用于保存对齐通道的对齐字段的位置,以及调整后的读缓存数据地址;或者保存读缓存数据地址的偏移量。
在一些实施例中,所述通道对齐装置4还包括判断模块,用于判断所述待对齐通道集中各通道是否均完成读缓存数据地址的调整;若是,则通知所述保存模块进行上述信息保存。
本发明提供的通道频差补偿装置可以是独立于各通道之外设置的实体,来对各通道的数据频差补偿做统一控制。或者,本发明提供的通道频差补偿装置中的各个模块分别设置在不同的实体中;还或者其中部分模块与通道关联,与通道一一对应设置。同样,通道对齐装置也是如此。
图5为本发明一实施例提供的通道控制系统的示意图,通道控制系统5包括:
第一确定单元51,用于从待频差补偿通道集中确定一个主通道,其他为辅通道;
至少一个第一缓存单元(521至52n),各第一缓存单元用于写入对应通道的接收数据,并读缓存数据;
第一判断单元53,用于判断主通道是否满足预设条件;
主通道频差补偿处理单元54,用于所述第一判断模块53的判断结果为满足预设条件时,通知相邻后一级辅通道,以及按照预设方式,对主通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理;
至少一个辅通道频差补偿处理单元(551至55n),各辅通道频差补偿处理单元用于接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道,以及按照预设方式,对对应辅通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理。
在一些实施例中,各第一缓存单元具体用于将对应通道接收数据按照相同的写入时钟分别写入,并按照相同的读取时钟读缓存数据。
在一些实施例中,通道控制系统5还包括时钟配置单元56,用于给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
在一些实施例中,通道控制系统5还包括:
第二确定单元57,用于从待对齐通道集中确定一个主通道,其他为辅通道;
至少一个第二缓存单元(581至58n),各第二缓存单元用于写入对应通道的接收数据,并按照相同的对齐时钟读缓存数据;
主通道对齐处理单元59,用于检测主通道接收数据中的对齐字段,若主通道接收数据中检测到对齐字段,则通知相邻后一级辅通道;还用于根据检测到的对齐字段和对应第二缓存单元的当前读缓存数据地址,调整对应第二缓存单元的读缓存数据地址至对应对齐字段的位置;
至少一个辅通道对齐处理单元(5101至510n),各辅通道对齐处理单元用于接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道;根据主通道接收数据中检测到的对齐字段配置本辅通道缓存数据的对齐字段搜索范围,检测本辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;还用于根据检测到的对齐字段和对应第二缓存单元的当前读缓存数据地址,调整对应第二缓存单元的读缓存数据地址至对应对齐字段的位置。
本发明提供的通道控制系统,主通道频差补偿处理单元54、主通道对齐处理单元59可以与主通道关联设置,比如与主通道关联的其他功能单元设置在一起,设置在同一实体中。辅通道频差补偿处理单元、辅通道对齐处理单元也可以与辅通道关联设置,与辅通道一一对应设置,比如与某个辅通道对应的辅通道频差补偿处理单元、辅通道处理单元,可以同与该辅通道关联的其他功能单元设置在一起,设置在同一实体中。其他单元可以独立于各通道之外设置。第一确定单元51、第二确定单元57可以共用。本发明提供的通道控制系统采用在通道间传递的级联信号,实现多通道的频差补偿和对齐。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (25)
1.一种通道频差补偿方法,其特征在于,包括:
从待频差补偿通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第一缓存空间,并从对应的第一缓存空间读缓存数据;
判断主通道是否满足预设条件;
若满足,则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理。
2.如权利要求1所述的通道频差补偿方法,其特征在于,所述判断主通道是否满足预设条件包括:
判断主通道是否满足预设的第一条件;
若满足,则对各通道的待写入对应第一缓存空间的接收数据中的无效字段进行删除处理;
和/或,判断主通道是否满足预设的第二条件;
若满足,则在各通道的待写入对应第一缓存空间的接收数据中增加无效字段,或者在从各通道对应的第一缓存空间读取的缓存数据中增加无效字段,增加无效字段的同时暂停读取。
3.如权利要求2所述的通道频差补偿方法,其特征在于,所述判断主通道是否满足预设的第一条件包括:判断主通道对应的第一缓存空间的剩余容量是否达到预设上限值;
所述判断主通道是否满足预设的第二条件包括:判断主通道对应的第一缓存空间的剩余容量是否达到预设下限值。
4.如权利要求1至3任一项所述的通道频差补偿方法,其特征在于,所述将各通道接收数据分别写入对应的第一缓存空间,并从对应的第一缓存空间读缓存数据具体为:将各通道接收数据按照相同的写入时钟分别写入对应的第一缓存空间,并按照相同的读取时钟从对应的第一缓存空间读缓存数据。
5.如权利要求4所述的通道频差补偿方法,其特征在于,还包括:给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
6.如权利要求4所述的通道频差补偿方法,其特征在于,所述按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理具体为:按照相同的补偿规则,对各通道的待写入对应第一缓存空间的接收数据和/或从对应第一缓存空间读取的缓存数据进行频差补偿处理;所述补偿规则包括:表示补偿幅度的参数、表示补偿位置的参数、表示补偿时间点的参数中的至少一种。
7.一种通道控制方法,其特征在于,包括如权利要求1至6任一项所述的通道频差补偿方法,在进行频差补偿处理之前,还包括:对各通道接收数据进行对齐处理。
8.如权利要求7所述的通道控制方法,其特征在于,对各通道接收数据进行对齐处理包括:
从待对齐通道集中确定一个主通道,其他为辅通道;将各通道接收数据分别写入对应的第二缓存空间,同时按照相同的对齐时钟从对应的第二缓存空间读缓存数据;
若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围,并检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
对于主通道缓存数据和检测到对齐字段的辅通道缓存数据,根据检测到的对齐字段和当前读缓存数据地址,调整读缓存数据地址,根据调整后的读缓存数据地址,从对应对齐字段的位置开始读缓存数据。
9.如权利要求8所述的通道控制方法,其特征在于,将各通道接收数据分别写入对应的第二缓存空间的过程中,还包括:检测各通道接收数据中的对齐字段,将检测结果和各通道接收数据一起分别写入对应的第二缓存空间;
所述检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段具体为:根据对应的第二缓存空间中的检测结果检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。
10.如权利要求8所述的通道控制方法,其特征在于,所述若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围,并检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段具体为:
若主通道接收数据中检测到对齐字段,则主通道通知相邻后一级辅通道,所述后一级辅通道接收到通知后,继续通知再后一级辅通道,直至所述待对齐通道集中各辅通道均收到通知;并且收到通知的各辅通道根据主通道接收数据中检测到的对齐字段配置本辅通道缓存数据的对齐字段搜索范围,在同一时间,各辅通道检测本辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段。
11.如权利要求8至10任一项所述的通道控制方法,其特征在于,还包括保存以下信息:各对齐通道的对齐字段的位置,以及调整后的读缓存数据地址;或者读缓存数据地址的偏移量。
12.如权利要求11所述的通道控制方法,其特征在于,在保存上述信息之前,还包括:判断所述待对齐通道集中各通道是否均完成读缓存数据地址的调整;若是,则进入保存上述信息的步骤。
13.一种通道频差补偿装置,其特征在于,包括:
第一确定模块,用于从待频差补偿通道集中确定一个主通道,其他为辅通道;
至少一个第一缓存模块,各第一缓存模块用于写入对应通道的接收数据,并读缓存数据;
第一判断模块,用于判断主通道是否满足预设条件;
频差补偿处理模块,用于所述第一判断模块的判断结果为满足预设条件时,则按照预设方式,对所述待频差补偿通道集中各通道的待写入对应第一缓存模块的接收数据和/或从对应第一缓存模块读取的缓存数据进行频差补偿处理。
14.如权利要求13所述的通道频差补偿装置,其特征在于,所述第一判断模块具体用于判断主通道是否满足预设的第一条件,和/或,判断主通道是否满足预设的第二条件;
所述频差补偿处理模块具体用于所述第一判断模块的判断结果为满足第一条件时,则对各通道的待写入对应第一缓存空间的接收数据中的无效字段进行删除处理;和/或,所述第一判断模块的判断结果为满足第二条件时,则在各通道的待写入对应第一缓存模块的接收数据中增加无效字段,或者在从各通道对应的第一缓存模块读取的缓存数据中增加无效字段,增加无效字段的同时暂停读取。
15.如权利要求13或14所述的通道频差补偿装置,其特征在于,各第一缓存模块具体用于将对应通道接收数据按照相同的写入时钟分别写入,并按照相同的读取时钟读缓存数据。
16.如权利要求15所述的通道频差补偿装置,其特征在于,还包括时钟配置模块,用于给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
17.一种通道控制装置,其特征在于,包括如权利要求13至16任一项所述的通道频差补偿装置,还包括通道对齐装置,用于所述通道频差补偿装置进行频差补偿处理之前,对各通道接收数据进行对齐处理。
18.如权利要求17所述的通道控制装置,其特征在于,所述通道对齐装置包括:
第二确定模块,用于从待对齐通道集中确定一个主通道,其他为辅通道;
至少一个第二缓存模块,各第二缓存模块用于写入对应通道的接收数据,同时按照相同的对齐时钟读缓存数据;
主通道对齐字段检测模块,用于检测主通道接收数据中的对齐字段;
范围配置模块,用于若主通道接收数据中检测到对齐字段,则根据检测到的对齐字段配置各辅通道缓存数据的对齐字段搜索范围;
辅通道对齐字段检测模块,用于检测各辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
地址调整模块,用于对于主通道缓存数据和检测到对齐字段的辅通道缓存数据,根据检测到的对齐字段和对应第二缓存模块当前读缓存数据地址,调整对应第二缓存模块的读缓存数据地址至对应对齐字段的位置。
19.如权利要求18所述的通道控制装置,其特征在于,辅通道对齐字段检测模块包括:
第一检测子模块,用于各第二缓存模块写入对应辅通道的接收数据的过程中,检测各辅通道接收数据中的对齐字段,得到检测结果;
第二检测子模块,用于根据各第二缓存模块中的所述检测结果检测对应的辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;
各第二缓存模块具体用于将对应辅通道的检测结果和辅通道接收数据一起写入。
20.如权利要求18或19任一项所述的通道控制装置,其特征在于,所述通道对齐装置还包括保存模块,用于保存各对齐通道的对齐字段的位置,以及调整后的读缓存数据地址;或者保存读缓存数据地址的偏移量。
21.如权利要求20所述的通道控制装置,其特征在于,所述通道对齐装置还包括判断模块,用于判断所述待对齐通道集中各通道是否均完成读缓存数据地址的调整;若是,则通知所述保存模块进行所述各对齐通道的对齐字段的位置,以及所述调整后的读缓存数据地址的保存;或者所述读缓存数据地址的偏移量的保存。
22.一种通道控制系统,其特征在于,包括:
第一确定单元,用于从待频差补偿通道集中确定一个主通道,其他为辅通道;
至少一个第一缓存单元,各第一缓存单元用于写入对应通道的接收数据,并读缓存数据;
第一判断单元,用于判断主通道是否满足预设条件;
主通道频差补偿处理单元,用于所述第一判断模块的判断结果为满足预设条件时,通知相邻后一级辅通道,以及按照预设方式,对主通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理;
至少一个辅通道频差补偿处理单元,各辅通道频差补偿处理单元用于接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道,以及按照预设方式,对对应辅通道的待写入对应第一缓存单元的接收数据和/或从对应第一缓存单元读取的缓存数据进行频差补偿处理。
23.如权利要求22所述的通道控制系统,其特征在于,各第一缓存单元具体用于将对应通道接收数据按照相同的写入时钟分别写入,并按照相同的读取时钟读缓存数据。
24.如权利要求23所述的通道控制系统,其特征在于,还包括时钟配置单元,用于给各通道配置相同的所述写入时钟和相同的读取时钟,所述读取时钟为本地时钟。
25.如权利要求22至24任一项所述的通道控制系统,其特征在于,还包括:
第二确定单元,用于从待对齐通道集中确定一个主通道,其他为辅通道;
至少一个第二缓存单元,各第二缓存单元用于写入对应通道的接收数据,并按照相同的对齐时钟读缓存数据;
主通道对齐处理单元,用于检测主通道缓存数据中的对齐字段,若主通道接收数据中检测到对齐字段,则通知相邻后一级辅通道;还用于根据检测到的对齐字段和对应第二缓存单元的当前读缓存数据地址,调整对应第二缓存单元的读缓存数据地址至对应对齐字段的位置;
至少一个辅通道对齐处理单元,各辅通道对齐处理单元用于接收到通知后,向再后一级辅通道传输通知直至最后一级辅通道;根据主通道接收数据中检测到的对齐字段配置本辅通道缓存数据的对齐字段搜索范围,检测本辅通道缓存数据中在对应的对齐字段搜索范围内是否有对齐字段;还用于根据检测到的对齐字段和对应第二缓存单元的当前读缓存数据地址,调整对应第二缓存单元的读缓存数据地址至对应对齐字段的位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610025315.0A CN105718412B (zh) | 2016-01-14 | 2016-01-14 | 一种通道频差补偿方法、通道控制方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610025315.0A CN105718412B (zh) | 2016-01-14 | 2016-01-14 | 一种通道频差补偿方法、通道控制方法、装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105718412A CN105718412A (zh) | 2016-06-29 |
CN105718412B true CN105718412B (zh) | 2018-10-26 |
Family
ID=56147162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610025315.0A Active CN105718412B (zh) | 2016-01-14 | 2016-01-14 | 一种通道频差补偿方法、通道控制方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105718412B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112328660A (zh) * | 2020-11-04 | 2021-02-05 | 北京航云物联信息技术有限公司 | 一种流数据处理方法和装置 |
CN112600551B (zh) * | 2020-12-17 | 2022-11-01 | 深圳市紫光同创电子有限公司 | Serdes接口电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101296217A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 弹性缓冲装置及补偿时钟差异的方法 |
CN101299647A (zh) * | 2008-06-27 | 2008-11-05 | 中兴通讯股份有限公司 | 一种实现sdh业务无损切换的装置和方法 |
CN101496367A (zh) * | 2005-11-04 | 2009-07-29 | Nxp股份有限公司 | 串行互联多通道的对齐和纠偏 |
EP2139160A1 (en) * | 2007-04-13 | 2009-12-30 | Huawei Technologies Co., Ltd. | Method and device for controlling main-backup inversion |
CN102394823A (zh) * | 2011-11-03 | 2012-03-28 | 中兴通讯股份有限公司 | 一种多通道对齐去偏移的方法及装置 |
-
2016
- 2016-01-14 CN CN201610025315.0A patent/CN105718412B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101496367A (zh) * | 2005-11-04 | 2009-07-29 | Nxp股份有限公司 | 串行互联多通道的对齐和纠偏 |
EP2139160A1 (en) * | 2007-04-13 | 2009-12-30 | Huawei Technologies Co., Ltd. | Method and device for controlling main-backup inversion |
CN101296217A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 弹性缓冲装置及补偿时钟差异的方法 |
CN101299647A (zh) * | 2008-06-27 | 2008-11-05 | 中兴通讯股份有限公司 | 一种实现sdh业务无损切换的装置和方法 |
CN102394823A (zh) * | 2011-11-03 | 2012-03-28 | 中兴通讯股份有限公司 | 一种多通道对齐去偏移的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105718412A (zh) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8428210B2 (en) | Apparatus and method for controlling a master/slave system via master device synchronization | |
CN101937253B (zh) | 用于时钟同步的方法、装置和系统 | |
CN101681670B (zh) | 存储器系统中的时钟同步 | |
CN105718413B (zh) | 一种通道对齐方法、装置及系统 | |
CN102394823B (zh) | 一种多通道对齐去偏移的方法及装置 | |
US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
US20160352500A1 (en) | Sub-nanosecond distributed clock synchronization using alignment marker in ethernet ieee 1588 protocol | |
AU2002211775A1 (en) | Method and apparatus for communicating data within measurement traffic | |
CN101917316A (zh) | 一种高速实时工业以太网的通信方法及装置 | |
CN109716314A (zh) | 用于控制数据传输的装置、存储器控制器、存储器模块和方法 | |
US20030118042A1 (en) | Packet communications method and apparatus | |
US10033521B2 (en) | Method for training time slot synchronization of nodes in optical burst transport network, node device and network | |
CN105718412B (zh) | 一种通道频差补偿方法、通道控制方法、装置及系统 | |
US20200267099A1 (en) | Data transmission | |
KR20160068840A (ko) | 메시지 처리 방법과 mme 선택 방법 및 장치 | |
CN106059923A (zh) | 一种报文转发方法及装置 | |
CN107104897A (zh) | 基于路径的数据传输方法及系统 | |
CN103685060B (zh) | 数据包发送方法及装置 | |
CN103795573B (zh) | 一种网络拓扑生成方法、装置及系统 | |
CN104243083B (zh) | 一种数据映射方法、装置及电子设备 | |
CN107066402A (zh) | 接收路径延迟机制 | |
CN105578585B (zh) | 一种确定链路延时的方法、装置和通信设备 | |
CN105071859A (zh) | 一种下行、上行数据传输方法及装置 | |
CN104158822A (zh) | 基于双通道捆绑的光纤链路点对点传输系统及传输方法 | |
WO2013186889A1 (ja) | I/oデバイス、プログラマブルロジックコントローラ及び演算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16 Applicant after: Shenzhen Pango Microsystems Co., Ltd. Address before: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16 Applicant before: SHENZHEN PANGO MICROSYSTEMS CO., LTD. |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |