CN102394823B - 一种多通道对齐去偏移的方法及装置 - Google Patents
一种多通道对齐去偏移的方法及装置 Download PDFInfo
- Publication number
- CN102394823B CN102394823B CN201110342980.XA CN201110342980A CN102394823B CN 102394823 B CN102394823 B CN 102394823B CN 201110342980 A CN201110342980 A CN 201110342980A CN 102394823 B CN102394823 B CN 102394823B
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- caching
- passage
- tag block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种多通道对齐去偏移的方法及装置,该方法包括:侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;同时从缓存各通道数据的起始位置开始读取数据。根据本发明可以减少多通道对齐去偏移的设计复杂度,提高效率,节省资源。
Description
技术领域
本发明涉及数据通信领域,尤其涉及高速数据业务介质无关层多通道数据之间对齐去偏移的方法及装置。
背景技术
随着通信技术的不断发展,数据业务的承载能力越来越强,从10M/100M业务到1G/10G业务再到现在40G/100G业务,传输带宽越来越高。为了适应高带宽的传输能力,数据传输也有相应的变化。以以太网数据业务为例,根据OSI(Open System Interconnect,开放式系统互联)/IEC(国际电工委员会)定义的OSI七层模型中数据链路层和物理层的介质无关数据接口,10M/100M以太网接口为MII(Medium Independence Interface,介质无关接口),1G以太网接口为GMII(Gigabit Medium Independence Interface,1G介质无关接口),10GE以太网接口为XGMII(10Gigabit Medium Independence Interface,10G介质无关接口)。
同时,由于数据业务带宽的增加,传输距离的增长,传统的并行接口技术是无法满足高带宽长距离传输的需要的。因此串行传输技术取代了并行传输技术,成为业务传输的主要方式。因此上述接口在线路传递时需要经过SERDES(SERializer(串行器)/DESerializer(解串器))转换成串行数据传输。目前现有的串行技术可以实现单通道SERDES带宽能够达到1.25Gbps、3.125Gbps、11.3Gbps、25Gbps等。因此,对于10G及以下的业务,均可以实现单通道SERDES传输。
随着技术的发展,更高速的业务如40G/100G业务的广泛应用于承载网业务。此时,单通道的SERDES已经无法满足高速业务的带宽需要,因此,需要多个SERDES通道同时传递高速业务,如100G业务可以使用4个25G的SERDE或者10个10G的SERDES实现业务的传输,40G业务使用4个10G的SERDES实现业务传输。多通道传输在解决高速业务传输的同时,也带来了问题,多个通道进行业务传输的时候,不同通道间数据由于传输路径的不同,通道之间的数据存在偏移。解决去偏移问题,也就成为高速业务多通道传输的一个方面。
下面以100GE以太网业务为例说明多通道去偏移的现有技术:
根据IEEE802.3标准,100GE以太网业务的数据在进行对齐去偏移之前,会转换为20个存在偏移的虚通道(virtual lane)。每个通道会有一个标记块,通过比较各个标记块的位置实现去偏移操作。
现有技术方案一,包括下面步骤:
步骤101、生成20个滑动窗口生成器,分别输出至控制电路及20个延迟单元。
步骤102、生成1个数据缓存器,确保电路纠正的超前和滞后偏移量相等,并输出至窗口比较器。
步骤103、生成1个窗口比较器,对接受到的来自控制电路与数据缓冲器的数据进行比较,并输出至优先编码器。
步骤104、优先编码器完成相应的编码,并输出至控制电路。
步骤105、控制电路控制20个滑动窗口输出结果轮流与优先编码器输出的数据进行比较,并输出至20个延迟单元。
步骤106、延迟单元对数据的延迟量做出一定范围的调整后输出。
现有技术二的具体操作步骤如下:
步骤201、采用20个随机存取存储器(RAM)缓存20个虚通道数据。
步骤202、记录各个通道的标记块获得时间,及存入RAM中的位置。
步骤203、当20个通道中有一个通道第一个获得标记块之后,记下获得时间,并记下标记块的指针(即位置)。
步骤204、记录下其他通道获得标记块的时间和位置。
步骤205、如果所有通道获得了通道标记块,则比较第一个获得的通道标记块与最后一个到达的标记块时间之差,如果在允许范围之内,则根据标记块指针位置,计算各个通道的相对偏移量,根据偏移量将读指针进行相应前后移动,实现去偏移。
步骤206、如果第一个获得的通道标记块与最后一个到达的标记块时间之差,在允许范围之外,或者在第一个获得通道标记块之后的很长时间内,20个虚通道无法全部获得标记块,则认为无法实现去偏移,需要重新收集20个虚通道的标记块。
现有实现技术的缺点是:虽然实现了数据的去偏移,但是方法一所使用的滑动窗口与窗口比较器是需要提供多个缓存区间及复杂的输出控制单元,需要资源较多,且操作复杂。方法二、其使用RAM指针控制,需要实现指针的前后移动,同时各个通道需要独立指针控制,造成资源上的浪费,并降低效率。
发明内容
本发明要解决的技术问题是提供一种多通道对齐去偏移的方法及装置,以减少多通道对齐去偏移的设计复杂度。
为了解决上述技术问题,本发明提供了一种多通道对齐去偏移的方法,包括:
侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;
同时从缓存各通道数据的起始位置开始读取数据。
进一步地,上述方法还具有下面特点:所述根据检测到的标记块控制各通道数据的缓存,包括:
检测到各通道的标记块,从该标记块开始将对应通道的数据依次写入缓存。
进一步地,上述方法还具有下面特点:所述根据检测到的标记块控制各通道数据的缓存,包括:
检测到第一个标记块开始计时,若在预定时间内,检测到所有通道的标记块都到达,则标记对齐有效;
在标记对齐有效的情况下,从各个通道缓存的起始位置开始同时读出数据。
进一步地,上述方法还具有下面特点:所述根据检测到的标记块控制各通道数据的缓存,包括:
检测到第一个标记块开始计时,若在预定时间内,检测到非所有通道的标记块都到达,则标记对齐失败,然后对各通道数据的缓存进行清空操作。
进一步地,上述方法还具有下面特点:所述各通道数据的缓存是通过以下方式实现的:
使用先进先出堆栈或指针自增的随机存取存储器实现通道数据的缓存。
为了解决上述问题,本发明还提供了一种多通道对齐去偏移的装置,包括:
对齐控制模块,用于侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;
缓存模块,用于分别缓存各通道的数据;
读控制模块,用于控制同时从所述缓存模块缓存各通道数据的起始位置开始读取数据。
进一步地,上述装置还具有下面特点:所述对齐控制模块包括:
侦测单元,用于侦测各通道到达的数据;
控制单元,用于检测到各通道的标记块时,控制从该标记块开始依次缓存对应通道的数据。
进一步地,上述装置还具有下面特点:所述对齐控制模块还包括:
计时单元,用于在所述控制单元检测到第一个标记块时开始计时;
标记单元,用于在所述控制单元检测到在预定时间内所有通道的标记块都到达的情况下,标记对齐有效;
所述读控制模块,是在所述标记单元标记对齐有效的情况下,从各个通道缓存的起始位置开始同时读出数据的。
进一步地,上述装置还具有下面特点:
所述标记单元,还用于在所述控制单元检测到在预定时间内非所有通道的标记块都到达的情况下,标记对齐失败;
所述读控制模块,还用于在所述标记单元标记对齐失败的情况下,对各通道数据的缓存进行清空操作。
进一步地,上述装置还具有下面特点:所述缓存模块包括:
先进先出堆栈或指针自增的随机存取存储器。
综上,本发明提供一种多通道对齐去偏移的方法及装置,以减少多通道对齐去偏移的设计复杂度,提高效率,节省资源。
附图说明
图1为本发明实施例的一种多通道对齐去偏移的装置的示意图;
图2为本发明实施例的多通道对齐去偏移的方法的流程图;
图3是本发明实施例的100GE多通道去偏移之前各个通道数据的示意图;
图4是本发明实施例的100GE多通道去偏移时进入缓存区的各个通道数据的示意图;
图5是本发明实施例的100GE多通道去偏移后出缓存区的各个通道数据的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
图1为本发明实施例的一种多通道对齐去偏移的装置的示意图,如图1所示,本实施例的装置包括:
对齐控制模块,用于侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;
缓存模块,用于分别缓存各通道的数据;
读控制模块,用于控制同时从所述缓存模块缓存各通道数据的起始位置开始读取数据。
本发明实施例中的对齐控制模块能够实现去偏移,且控制数据写入缓存区。读控制模块能够实现数据对齐后读出缓存区的操作。
其中,所述对齐控制模块可以包括:
侦测单元,用于侦测各通道到达的数据;
控制单元,用于检测到各通道的标记块时,控制从该标记块开始依次缓存对应通道的数据。
其中,所述对齐控制模块还可以包括:
计时单元,用于在所述控制单元检测到第一个标记块时开始计时;
标记单元,用于在所述控制单元检测到在预定时间内所有通道的标记块都到达的情况下,标记对齐有效;
所述读控制模块,是在所述标记单元标记对齐有效的情况下,从各个通道缓存的起始位置开始同时读出数据的。
其中,所述标记单元,还用于在所述控制单元检测到在预定时间内非所有通道的标记块都到达的情况下,标记对齐失败;
所述读控制模块,还用于在所述标记单元标记对齐失败的情况下,对各通道数据的缓存进行清空操作。
本实施例中的所述缓存模块可以包括:
先进先出堆栈(FIFO)或指针自增的RAM。
本实施例中使用FIFO或者指针自增RAM可以实现高速业务多通道数据的去偏移,不但实现了通道间的数据对齐,而且使用统一的读指针,有效的减少了在对齐去偏移操作中需要的指针控制及多余的通道指针,减少了设计的复杂度,提高效率,节省资源。
图2为本发明实施例的多通道对齐去偏移的方法的流程图,如图2所示,本实施例的方法包括下面步骤:
S10、侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;
S20、同时从缓存各通道数据的起始位置开始读取数据。
本实施例提供的一种多通道对齐去偏移的方法,在多通道缓存空间采用统一的读指针,不需要过多的指针存储空间或者滑动窗口单元等;且指针自增而不需要前后移动,使得在去偏移的过程中无需实现指针控制等复杂操作,从而节约资源,提高效率。
本发明实施例中可以使用FIFO或指针自增RAM实现多通道业务数据缓存,而不需要指针或不需要指针前后移动;控制对齐前数据写入缓存区,实现数据在对齐去偏移操作同时进入缓存区;实现多通道统一读出,统一读指针。
高速多通道业务,在通道对齐之前的数据无法组成正确的数据包,也无法还原为正确的传递信息,这段数据是无效的,可以被丢弃的。为了实现对齐,高速通道的数据中通常会有一些标记作为参考,以完成通道的定位,而且为了防止传输线路的变化,这些标记是周期性的。在100GE业务中,是在数据通道上插入特定的码块来标记数据位置。在进行数据对齐之前,会有一些前置操作实现对各个通道特定标记块的定位。
而由于各个通道业务存在偏移,所以为了实现将数据对齐发出,需要为各个通道建立一个数据的缓存区,使得数据在对齐之前,暂时缓存。缓存区的设置,一般使用带有地址指针的RAM实现,因为通常情况下,为了实现去偏移,必须对缓存区各个通道读出数据进行调整。对于滞后的通道,现有技术中采用将读出指针往前跳动,实现数据通道前移对齐,对于超前的通道,需要指针后移,使得数据通道延后实现对齐。
本发明实施例中的缓存区,采用为各个通道建立一个带有复位功能的先进先出堆栈(FIFO),或者是一个使用指针自增,即类似于FIFO的RAM来实现。对于FIFO,没有指针控制,只有写入和读出控制,其实现的功能是先到达的数据率先被读出。而指针自增的RAM和FIFO类似,这种RAM的指针是不能被控制的,只是在每次读写操作后会自动跳向下一个地址。这种缓存装置的另一个特点是可以被清零或者复位,即存在一个控制开关,一旦这个开关被设置,则这个装置将回复到初始状态。这种开关将在多个通道存入了数据却无法成功完成去偏移对齐操作时打开,将事先存入的无效数据清除,等待下一次的对齐去偏移操作。
本发明实施例在控制数据进入缓存之前进行了处理,在进行去偏移前,各通道需要先侦测到达的数据是否是标记块,一旦检测到标记块,则开始允许通道中数据依次进入缓存区,而标记块之前的数据块则进行丢弃操作。各个通道数据写入缓存中的数据,是从缓存中的起始位置开始存储,依次顺序写入缓存。采用从标记块开始存入数据,是因为数据的对齐必须是以标记块为参考的,只有标记块对齐了,通道上的数据才会都对齐。让所有通道以标记块为起始存入缓存区的初始位置,当控制所有通道的数据同时从缓存区出来的时候,自然是同时以初始位置的标记块输出,则自然实现数据对齐而不用再进行操作了。
为了防止有些通道偏移过大,或者通道存在故障而导致去偏移失败,本发明实施例中有一个状态标识,即对齐状态标识。这个标识可以描述为:在控制数据进入缓存的同时,控制模块会在检测到第一个标记块开始计时,在去偏移操作的容忍范围时间内,如果所有通道的标记块到达,则对齐状态有效,表示对齐;而当在去偏移操作的容忍范围时间内,不是所有通道的标记块都到达,则对齐状态无效,表示对齐失败,需要清除其它通道存储的无效数据,重新执行去偏移操作,此时会对缓存区进行清空操作,即对FIFO进行复位或者对RAM进行指针复位。
本发明实例中的多通道数据读出缓存操作,是对齐状态有效,表示数据对齐之后执行。此时,所有通道的缓存区存储的都是从标记位开始的对齐数据。因此,所有通道采用一个读出控制机制,同时从各个通道缓存的起始位置开始读出数据,以保证所有数据能够对齐且正确的传输。
图3是本发明实施例的100GE多通道去偏移之前各个通道数据的示意图,图4是本发明实施例的100GE多通道去偏移时进入缓存区的各个通道数据的示意图,图5是本发明实施例的100GE多通道去偏移后出缓存区的各个通道数据的示意图。
在执行去偏移操作之前,数据以图3的形式到达,此时,通道1和通道2分别存在1和2个块的滞后。进入写入控制模块以后,按照本发明的实施办法,通道1和通道2标记块之前的业务数据块均被丢弃。图4是所有进入缓存区的数据格式。图5则是数据在缓存区中存储的相对位置,可以看到,虽然通道1和通道2的数据存在滞后,但经过控制模块的处理之后,在从缓冲区读出来的时候,数据将保持对齐状态。
本发明实施例的多通道对齐去偏移的方法不需要复杂的指针控制操作,有效的减少了在对齐去偏移操作中需要的指针控制及多余的通道指针,减少了设计的复杂度,提高效率,节省资源。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成,所述程序可以存储于计算机可读存储介质中,如只读存储器、磁盘或光盘等。可选地,上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地,上述实施例中的各模块/单元可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上仅为本发明的优选实施例,当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种多通道对齐去偏移的方法,包括:
使用带有地址指针的随机存取存储器为多通道设置多通道缓存空间;
侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;其中,多通道缓存空间采用同一读指针;多通道缓存空间存储的是从标记位开始的对齐数据;
同时从缓存各通道数据的起始位置开始读取数据。
2.如权利要求1所述的方法,其特征在于:所述根据检测到的标记块控制各通道数据的缓存,包括:
检测到各通道的标记块,从该标记块开始将对应通道的数据依次写入缓存。
3.如权利要求2所述的方法,其特征在于:所述根据检测到的标记块控制各通道数据的缓存,包括:
检测到第一个标记块开始计时,若在预定时间内,检测到所有通道的标记块都到达,则标记对齐有效;
在标记对齐有效的情况下,从各个通道缓存的起始位置开始同时读出数据。
4.如权利要求2所述的方法,其特征在于:所述根据检测到的标记块控制各通道数据的缓存,包括:
检测到第一个标记块开始计时,若在预定时间内,检测到非所有通道的标记块都到达,则标记对齐失败,然后对各通道数据的缓存进行清空操作。
5.如权利要求1-4任一项所述的方法,其特征在于:所述各通道数据的缓存是通过以下方式实现的:
使用先进先出堆栈或指针自增的随机存取存储器实现通道数据的缓存。
6.一种多通道对齐去偏移的装置,包括:
对齐控制模块,用于侦测多通道到达的数据,根据检测到的标记块控制各通道数据的缓存;
缓存模块,用于分别缓存各通道的数据;所述缓存模块采用同一读指针;所述缓存模块使用带有地址指针的随机存取存储器设置;缓存模块存储的是从标记位开始的对齐数据;
读控制模块,用于控制同时从所述缓存模块缓存各通道数据的起始位置开始读取数据。
7.如权利要求6所述的装置,其特征在于:所述对齐控制模块包括:
侦测单元,用于侦测各通道到达的数据;
控制单元,用于检测到各通道的标记块时,控制从该标记块开始依次缓存对应通道的数据。
8.如权利要求7所述的装置,其特征在于:所述对齐控制模块还包括:
计时单元,用于在所述控制单元检测到第一个标记块时开始计时;
标记单元,用于在所述控制单元检测到在预定时间内所有通道的标记块都到达的情况下,标记对齐有效;
所述读控制模块,是在所述标记单元标记对齐有效的情况下,从各个通道缓存的起始位置开始同时读出数据的。
9.如权利要求8所述的装置,其特征在于:
所述标记单元,还用于在所述控制单元检测到在预定时间内非所有通道的标记块都到达的情况下,标记对齐失败;
所述读控制模块,还用于在所述标记单元标记对齐失败的情况下,对各通道数据的缓存进行清空操作。
10.如权利要求6-9任一项所述的装置,其特征在于:所述缓存模块包括:
先进先出堆栈或指针自增的随机存取存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110342980.XA CN102394823B (zh) | 2011-11-03 | 2011-11-03 | 一种多通道对齐去偏移的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110342980.XA CN102394823B (zh) | 2011-11-03 | 2011-11-03 | 一种多通道对齐去偏移的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102394823A CN102394823A (zh) | 2012-03-28 |
CN102394823B true CN102394823B (zh) | 2017-10-27 |
Family
ID=45862034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110342980.XA Active CN102394823B (zh) | 2011-11-03 | 2011-11-03 | 一种多通道对齐去偏移的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102394823B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820964B (zh) * | 2012-07-12 | 2015-03-18 | 武汉滨湖电子有限责任公司 | 一种基于系统同步与参考通道的多通道数据对齐的方法 |
CN104618083B (zh) * | 2015-02-12 | 2017-09-29 | 浪潮电子信息产业股份有限公司 | 一种多通道报文转发的方法 |
CN105718413B (zh) * | 2016-01-14 | 2018-08-21 | 深圳市紫光同创电子有限公司 | 一种通道对齐方法、装置及系统 |
CN105718412B (zh) * | 2016-01-14 | 2018-10-26 | 深圳市紫光同创电子有限公司 | 一种通道频差补偿方法、通道控制方法、装置及系统 |
CN105933244B (zh) * | 2016-04-14 | 2018-11-27 | 浪潮电子信息产业股份有限公司 | 一种通道对齐去偏斜的装置和方法 |
US10142091B2 (en) * | 2016-12-22 | 2018-11-27 | Macom Connectivity Solutions, Llc | Power optimization mechanisms for framers by using serial comparison in frame alignment process |
CN106846606B (zh) * | 2017-02-08 | 2019-09-20 | 深圳怡化电脑股份有限公司 | 一种数据采集方法、装置及金融设备 |
CN109391462B (zh) * | 2017-08-07 | 2022-04-12 | 航天信息股份有限公司 | 侧信道信号的信号对齐方法及装置 |
CN109981243B (zh) * | 2017-12-27 | 2022-03-15 | 航天信息股份有限公司 | 侧信道的信号对齐方法及装置 |
CN109861807A (zh) * | 2019-02-28 | 2019-06-07 | 烽火通信科技股份有限公司 | 多通道模式下逻辑通道对齐方法及系统 |
CN113746616A (zh) * | 2020-05-29 | 2021-12-03 | 深圳市中兴微电子技术有限公司 | 数据处理方法、装置、设备和存储介质 |
CN114448560A (zh) * | 2020-11-06 | 2022-05-06 | 深圳市中兴微电子技术有限公司 | 一种通信芯片及数据处理方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101170484A (zh) * | 2006-10-23 | 2008-04-30 | 深圳市吉孚通信科技有限公司 | 一种基于非压缩传输协议的交换芯片及交换设备 |
CN101296217A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 弹性缓冲装置及补偿时钟差异的方法 |
CN101496367A (zh) * | 2005-11-04 | 2009-07-29 | Nxp股份有限公司 | 串行互联多通道的对齐和纠偏 |
CN101710958A (zh) * | 2009-12-02 | 2010-05-19 | 北京中星微电子有限公司 | 一种音视频复合设备及其音视频同步的方法和装置 |
CN101867848A (zh) * | 2009-04-20 | 2010-10-20 | 华为技术有限公司 | 高速数据流的传输方法及相应设备、系统 |
CN102223282A (zh) * | 2011-07-07 | 2011-10-19 | 武汉微创光电股份有限公司 | 通过光纤建立虚拟多以太网通道的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2166710B1 (en) * | 2007-07-05 | 2013-09-11 | Nippon Telegraph and Telephone Corporation | Signal block sequence processing method and signal block sequence processing apparatus |
-
2011
- 2011-11-03 CN CN201110342980.XA patent/CN102394823B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101496367A (zh) * | 2005-11-04 | 2009-07-29 | Nxp股份有限公司 | 串行互联多通道的对齐和纠偏 |
CN101170484A (zh) * | 2006-10-23 | 2008-04-30 | 深圳市吉孚通信科技有限公司 | 一种基于非压缩传输协议的交换芯片及交换设备 |
CN101296217A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 弹性缓冲装置及补偿时钟差异的方法 |
CN101867848A (zh) * | 2009-04-20 | 2010-10-20 | 华为技术有限公司 | 高速数据流的传输方法及相应设备、系统 |
CN101710958A (zh) * | 2009-12-02 | 2010-05-19 | 北京中星微电子有限公司 | 一种音视频复合设备及其音视频同步的方法和装置 |
CN102223282A (zh) * | 2011-07-07 | 2011-10-19 | 武汉微创光电股份有限公司 | 通过光纤建立虚拟多以太网通道的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102394823A (zh) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102394823B (zh) | 一种多通道对齐去偏移的方法及装置 | |
CN103916252B (zh) | 一种基于fpga的高带宽以太网ip核 | |
KR101611516B1 (ko) | 직렬 포트 메모리 통신 레이턴시 및 신뢰성을 향상시키기 위한 방법 및 시스템 | |
CN104410681B (zh) | 基于远程直接内存访问的虚拟机动态迁移优化方法 | |
CN101917316A (zh) | 一种高速实时工业以太网的通信方法及装置 | |
CN111339003A (zh) | 一种基于fpga的通用多通道数据发送系统及方法 | |
CN108683536A (zh) | 异步片上网络的可配置双模式融合通信机制及其接口 | |
CN115794722B (zh) | 一种AXI outstanding接口转换实现方法 | |
CN104778025A (zh) | 基于随机访问存储器的先入先出存储器的电路结构 | |
CN106571991B (zh) | 一种数据传输方法及装置 | |
JPH02272925A (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
CN112948295A (zh) | 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法 | |
CN101001199A (zh) | 一种高速多位并行数据总线的数据处理方法 | |
CN107957971A (zh) | 一种基于fpga的多处理器之间的通信系统及通信方法 | |
CN112653638B (zh) | 一种多路中频与基带高速交换路由的装置及其通信方法 | |
CN100401718C (zh) | 一种数据帧组播复制的方法及系统 | |
CN103888227B (zh) | 一种基于vl的数据帧接收分析设备和方法 | |
CN108108148B (zh) | 一种数据处理方法和装置 | |
JP2023547185A (ja) | Serdesインタフェース回路 | |
US20090097494A1 (en) | Packet forwarding method and device | |
CN209118271U (zh) | 一种多路高速高频串行数据采集装置 | |
CN105227288B (zh) | Gmii数据发送方法和装置 | |
CN102395058B (zh) | 一种处理ODUk帧的方法及装置 | |
US7751312B2 (en) | System and method for packet switch cards re-synchronization | |
CN113726499A (zh) | 数字采样数据高速插值同步方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |