CN101192392B - 源极驱动器、光电装置及电子设备 - Google Patents

源极驱动器、光电装置及电子设备 Download PDF

Info

Publication number
CN101192392B
CN101192392B CN2007101947085A CN200710194708A CN101192392B CN 101192392 B CN101192392 B CN 101192392B CN 2007101947085 A CN2007101947085 A CN 2007101947085A CN 200710194708 A CN200710194708 A CN 200710194708A CN 101192392 B CN101192392 B CN 101192392B
Authority
CN
China
Prior art keywords
gray scale
scale voltage
voltage
source electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101947085A
Other languages
English (en)
Other versions
CN101192392A (zh
Inventor
牧克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101192392A publication Critical patent/CN101192392A/zh
Application granted granted Critical
Publication of CN101192392B publication Critical patent/CN101192392B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Abstract

本发明公开了电路规模较小，通过Rail-to-Rail动作向源极线高精度地供给电压的源极驱动器、光电装置及电子设备。用于驱动光电装置的源极线的源极驱动器，包括：灰阶电压生成电路，对应灰阶数据输出第一灰阶电压和第二灰阶电压的各个灰阶电压；以及源极线驱动电路，根据第一灰阶电压和第二灰阶电压驱动源极线。其中，源极线驱动电路包括翻转式取样保持电路，用于将第一灰阶电压和第二灰阶电压之间的输出灰阶电压输出给源极线。

Description

源极驱动器、光电装置及电子设备
技术领域
本发明涉及源极驱动器、光电装置和电子设备等。
背景技术
近年来，作为用于便携式电话机等电子设备上的液晶面板(光电装置)，公知的有简单矩阵方式的液晶面板以及使用了薄膜晶体管(Thin Film Transistor：以下简称为TFT)等开关元件的有源矩阵方式的液晶面板。
简单矩阵方式与有源矩阵方式相比易于实现低功耗化，但是却难于实现多色彩化和动态图像显示。另一方面，有源矩阵方式适于多色彩化和动态图像显示，却难于实现低功耗化。
近年来，在便携式电话机等的便携式电子设备中为了提供高质画面，对多色彩化、动态图像显示的要求逐渐多起来。因此，使用有源矩阵方式的液晶面板代替了之前使用的简单矩阵方式的液晶面板。有源矩阵方式的液晶面板通过在通过栅极线选择的像素上写入供给到源极线上的信号，改变像素的穿透率。
近年来，根据液晶面板的画面尺寸的扩大和像素数的增加，增多液晶面板的源极线的条数，另一方面要求加到各条源极线的电压高精度化。并且，根据搭载液晶面板的电池驱动的电子设备的轻量小型化的要求，也要求驱动液晶面板源极线的源极驱动器的低功耗化和该源极驱动器的芯片尺寸的缩小化。为此，希望源极驱动器具有简单的构成并且高功效。
例如，专利文献1及专利文献2公开了这样的结构，可以进行驱动源极驱动器的源极线的输出电路的Rail-to-Rail动作，同时能向源极线高精度地供给电压。
专利文献1：日本特开2005-175811号公报
专利文献2：日本特开2005-175812号公报
但是，在专利文献1及专利文献2所公开的技术中，各输出电路通过搭载辅助电路控制驱动能力而实现Rail-to-Rail动作。因此，需要将辅助电路作为附加电路搭载，存在源极驱动器的电路规模变大的问题。此外，为了抑制供给源极线的电压的特性不一，不得不加大晶体管的尺寸。
此外，为了高精度地供给源极线电压，需要将对应灰阶数据生成灰阶电压的DAC的电压一直供给给源极线。因此，灰阶数一增加，就需要灰阶电压信号线的条数也增加，存在芯片尺寸变大的问题。
此外，一般的运算放大器，需考虑输出电压的特性不一问题。因此，既需加大构成运算放大器的晶体管的尺寸，又需要抑制输出电压的特性不一。
发明内容
本发明的第一方面提供电路规模较小、通过Rail-to-Rail动作向源极线高精度地供给电压的源极驱动器、光电装置、以及电子设备。
此外，本发明的第二方面提供电路规模较小、在抑制输出电压的特性不一的同时能够向源极线高精度地供给电压的源极驱动器、光电装置、以及电子设备。
本发明的第三方面提供即使在灰阶数增加的情况下，虽然供给较少的灰阶电压信号线条数，但是也能向源极线高精度地供给电压的源极驱动器、光电装置、以及电子设备。
为了解决上述技术问题，本发明涉及一种源极驱动器，用于驱动光电装置的源极线，包括：灰阶电压生成电路，对应灰阶数据输出第一灰阶电压和第二灰阶电压的各个灰阶电压；以及源极线驱动电路，根据所述第一灰阶电压和第二灰阶电压驱动所述源极线；其中，所述源极线驱动电路包括翻转式取样保持电路，用于将所述第一灰阶电压和所述第二灰阶电压之间的输出灰阶电压输出给所述源极线。
在这里，源极驱动器既可以输出与第一灰阶电压相同电位的电压作为输出灰阶电压，又可以输出与第二灰阶电压相同电位的电压作为输出灰阶电压。
根据本发明，因通过翻转式取样保持电路生成第一灰阶电压和第二灰阶电压之间的输出灰阶电压，所以能够以非常简单的结构由输出电路生成多个灰阶电压。其结果，应该能够大幅削减应发生的灰阶电压的种类。据此，能够削减灰阶电压信号线的条数，并且能够大幅削减灰阶电压生成电路的电路规模。灰阶电压生成电路一般需要加大用于供给高电压的晶体管尺寸，灰阶电压生成电路的电路规模的削减很好地有助于源极驱动器的芯片尺寸的缩小化。
此外，根据翻转式取样保持电路在不附加辅助电路等就可以Rail-to-Rail动作方面，不需要为抑制特性不一而加大晶体管的尺寸。因此，能够有助于源极驱动器的芯片尺寸的缩小。
根据本发明，在不需要为设定供给到源极线的灰阶电压而将灰阶电压生成电路中生成的灰阶电压输出给源极线，从而能够小型化灰阶电压生成电路的结构。此外，根据本发明，仅由输出电路就可以高精度地生成灰阶电压。其结果，能够简单化灰阶电压生成电路的结构。
此外，本发明涉及的源极驱动器，其中，所述翻转式取样保持电路包括运算放大电路、以及多个电容元件，所述各个电容元件的一端连接至所述运算放大电路的输入；在取样期间，在电气截止所述运算放大电路的输出和所述源极线的状态下，电气连接所述运算放大电路的输入和输出，在所述多个电容元件的各个电容元件上蓄积与所述第一灰阶电压或所述第二灰阶电压对应的电荷，在所述取样期间后的保持期间，电气截止所述运算放大电路的输入和输出，向所述源极线输出所述运算放大电路的输出电压，所述运算放大电路的输出电压是通过将蓄积在所述多个电容元件上的电荷供给到所述运算放大电路的输出上而获得的。
此外，本发明涉及的源极驱动器，其中，所述翻转式取样电路包括：运算放大电路，在非反转输入端子上供给有给定的电压；反馈开关，插入在所述运算放大电路的反转输入端子和所述运算放大电路的输出之间；第1～第j电容元件，所述第1～第j电容元件的一端连接至所述反转端子，其中，j是大于等于2的整数；第1～第j翻转用开关，第p翻转用开关插入在所述第p电容元件的另一端和所述运算放大电路的输出之间，其中，1≤p≤j，p是整数；第1～第j输入开关，第p输入开关的一端连接至所述第p电容元件的另一端；以及输出开关，插入在所述运算放大电路的输出和所述源极线之间，其中，在所述第1～第j输入开关的各个输入开关的另一端上供给有所述第一灰阶电压或所述第二灰阶电压，在取样期间，在断开所述第1～第j翻转式开关、接通所述反馈开关、断开所述输出开关的状态下，将所述第一灰阶电压和所述第二灰阶电压中的一个供给给所述第1～第j电容元件的另一端，在所述取样期间后的保持期间，能够将通过接通所述第1～第j翻转用开关、断开所述反馈开关、接通所述输出开关而获得的所述第一灰阶电压和所述第二灰阶电压之间的输出灰阶电压输出给所述源极线。
根据上述的任一项发明，因将蓄积在多个电容元件上的电荷转移至运算放大电路的输出侧，所以不受运算放大电路具有的输入偏置电压的影响，能够高精度地生成输出灰阶电压。此外根据本发明，能够以简单的结构将第一灰阶电压和第二灰阶电压供给给第1～第j电容元件。
此外本发明涉及的源极驱动器，其中，在所述灰阶电压与接近输出给所述源极线的电压的最低电位电压的程度相比更接近于输出给所述源极线的电压的最高电位电压时，所述灰阶电压生成电路按照电位从高到低的顺序输出所述第一灰阶电压和所述第二灰阶电压，在所述输出灰阶电压与接近所述最高电位电压的程度相比更接近于所述最低电位电压时，所述灰阶电压生成电路按照电位从低到高的顺序输出所述第一灰阶电压和所述第二灰阶电压。
此外本发明涉及的源极驱动器，其中，在所述输出灰阶电压与接近所述最低电位电压的程度相比更接近于所述最高电位电压时，在所述第一灰阶电压和所述第二灰阶电压中的高电位侧灰阶电压被供给给所述第1～第j电容元件中的任一个电容元件上的状态下，对所述第1～第j输入开关进行开关控制以使低电位侧的灰阶电压供给给所述第1～第j电容元件中的任一个电容元件上。
此外本发明涉及的源极驱动器，其中，在所述输出灰阶电压与接近所述最高电位电压的程度相比更接近于所述最低电位电压时，在所述第一灰阶电压和所述第二灰阶电压中的低电位侧灰阶电压被供给给所述第1～第j电容元件中的任一个电容元件上的状态下，对所述第1～第j输入开关进行开关控制以使高电位侧的灰阶电压供给给所述第1～第j电容元件中的任一个电容元件上。
根据上述的任一项发明，因能够抑制第1～第j翻转用开关的泄漏发生，所以能够避开输出灰阶电压的电压电平发生变动的事态。
此外本发明涉及的源极驱动器，其中，所述第1～第j的电容元件的各个电容元件的电容值相等。
根据本发明能够精度高并容易地生成第一灰阶电压和第二灰阶电压之间的输出灰阶电压。
此外本发明涉及的源极驱动器，还包括辅助电容元件，所述辅助电容元件的一端供给有给定的电压，另一端连接有所述运算放大电路的反转输入端子。
根据本发明，能够抑制运算放大电路的反转输入端子的电压变动，实现输出灰阶电压进一步的稳定化。
此外，本发明涉及的源极驱动器，其中，所述辅助电容元件兼用作形成在电容元件形成区内的模拟电容。
此外，本发明涉及的源极驱动器还包括：多个源极驱动器块，用于驱动所述光电装置的各源极线的各个源极驱动器块包含所述灰阶电压生成电路和所述源极线驱动电路，所述各个源极驱动器块在与所述多个源极驱动器块的排列方向交叉的方向上具有形成有所述第1～第j电容元件和所述辅助电容元件的电容元件区，所述辅助电容元件沿着所述电容元件形成区的边界中的与所述排列方向交叉的方向上对置的边界形成。
根据本发明，能够精度好的形成第1～第j电容元件的电容值，另一方面，能够不浪费配置面积，形成辅助电容元件。
此外，本发明涉及的源极驱动器，其中，所述运算放大电路在所述取样期间进行A级放大动作，在所述保持期间进行AB级放大动作。
此外，本发明涉及的源极驱动器，其中，所述运算放大电路包括：运算放大器，放大所述运算放大电路的输入和所述运算放大电路输出的差分值；第一导电型的第一驱动晶体管，设置在所述第一电源侧，其栅极根据所述运算放大器的输出节点的电压被控制；第二导电型的第二驱动晶体管，与所述第一驱动晶体管串联设置在第二电源侧；电容器，电容耦合所述第一驱动晶体管的栅电极和所述第二驱动晶体管的栅电极；以及电荷供给电路，在所述取样期间，向所述第二驱动晶体管的栅电极供给电荷，在所述保持期间，停止向所述第二驱动晶体管的栅电极供给电荷。
此外，本发明涉及的源极驱动器，其中，所述电荷供给电路包括：电流发生电路；以及开关电路，插入在所述电流发生电路和所述电容器的一端及所述第二驱动晶体管的栅电极之间，所述开关电路进行开关控制，在所述取样期间接通，在所述保持期间断开。
此外，本发明涉及的源极驱动器，其中，所述电流发生电路包括电流源晶体管，在所述电流源晶体管的漏极上供给有电流，成二极管连接，所述开关电路插入在所述电流源晶体管的栅电极、所述电容器的一端及所述第二驱动晶体管的栅电极之间。
在这里，一般的翻转式取样保持电路不论取样期间还是保持期间，输出电荷不变。针对于此，上述任一项发明所涉及的源极驱动器在保持期间需要驱动光电装置的源极线的负荷。因此，根据上述任一项发明，翻转式取样保持电路在取样期间驱动低电荷的输出，在保持期间驱动高电荷的输出，在源极驱动器中具备最适合的源极线驱动电路。而且，不必影响翻转式取样保持电路的功能就能够大幅减小翻转式取样保持电路的电路规模。
此外本发明涉及一种光电装置，包括：多条扫描线；多条源极线；多个象素，各个象素由所述多条扫描线的各条扫描线和所述多条源极线的各条源极线指定；以及用于驱动所述多条源极线的上述的任一项所述的源极驱动器。
根据本发明，能够提供一种电路规模小、包含源极驱动器的光电装置，所述源极驱动器能够通过Rail-to-Rail动作向源极线高精度地供给电压。此外，根据本发明，能够提供一种电路规模较小、包含源极驱动器的光电装置，所述源极驱动器能够一边消除输入偏置电压一边向源极线高精度地供给电压。而且，根据本发明，能够提供一种包括源极驱动器的光电装置，所述源极驱动器即使在灰阶数增加的情况下虽然供给较少的灰阶电压信号线的条数，但是也能向源极线高精度地供给电压。
此外本发明还涉及包含上述的任一项所述的源极驱动器的电子设备。
此外本发明还涉及包含上述所述的光电装置的电子设备。
根据上述的任一项发明，既提供向源极线上高精度地设定灰阶电压，又提供简单小型化的电子设备。
附图说明
图1是本实施例的液晶装置的结构例图。
图2是本实施例的液晶装置的其他构成例图。
图3是图1的栅极驱动器的结构例框图。
图4是图1或图2的源极驱动器的结构例框图。
图5是图4的源极线驱动电路的输出电路的结构例的电路图。
图6是图5的输出电路的第1动作例的说明图。
图7是图5的输出电路的第2动作例的说明图。
图8是图5的输出电路的第3动作例的说明图。
图9是图5的输出电路的第4动作例的说明图。
图10是本比较例的动作说明图。
图11是本实施例的灰阶电压的输出顺序的说明图。
图12是本实施例的源极驱动器的源极驱动器块的结构例的框图。
图13是图12的加法时序信号的说明图。
图14是图12的加法控制逻辑电路的动作说明图。
图15的图15(A)、图15(B)是辅助电容元件CCS的说明图。
图16是图5的运算放大电路的结构例的电路图。
图17是图16的运算放大电路的结构例的电路图。
图18是应用有图17的运算放大电路适用的取样保持电路的开关控制信号的动作说明图。
图19是图16的运算放大电路的其他结构例的电路图。
图20是本实施例的变形例的源极线驱动电路的输出电路的结构例的电路图。
图21的图21(A)、图21(B)是图20的输出电路的第1动作例的说明图。
图22的图22(A)、图22(B)是图20的输出电路的第2动作例的说明图。
图23的图23(A)、图23(B)是图20的输出电路的第3动作例的说明图。
图24的图24(A)、图24(B)是图20的输出电路的第4动作例的说明图。
图25是本实施例的变形例的源极驱动器的结构例框图。
图26是图25的多路复用电路的动作说明图。
图27是本实施例的电子设备的结构例框图。
具体实施方式
参照下面的附图，对本发明的实施例进行详细地说明。此外，以下说明的实施例并没有对权利要求书中记载的本发明内容进行不当的限定。以下说明的所有结构并不一定都是本发明的必要构成要件。
1、液晶装置
图1示出本实施例的有源矩阵型液晶装置的结构概要。这里，对有源矩阵型液晶装置进行说明，但即使其他的液晶装置也能够适用本实施例的显示驱动器。
液晶装置10包括液晶显示(Liquid Crystal Display：LCD)面板(广义上的显示面板、更广义上的光电装置)20。LCD面板20是非晶硅光电液晶面板，诸如形成在玻璃基板上。在该玻璃基板上配置有多条沿Y方向排列并分别向X方向延伸的栅极线(扫描线)GL1～GLM(M为大于等于2的整数)和多条沿X方向排列并分别向Y方向延伸的源极线(数据线)SL1～SLN(N为大于等于2的整数)。此外，对应栅极线GLm(1≤m≤M、m为整数、以下相同)和源极线SLn(1≤n≤N、n为整数、以下相同)之间的交叉位置，设置像素区(像素)，在该像素区配置薄膜晶体管(Thin FilmTransistor：以下省略为TFT)22mn。
TFT22mn的栅电极连接至栅极线GLn。TFT22mn的源电极连接至源极线SLn。TFT22mn的漏电极连接至像素电极26mn。在像素电极26mn和与其对置的对置电极28mn之间装入液晶(广义上的光电元件)，形成液晶电容(广义上的液晶元件)24mn。像素的穿透率根据像素电极26mn和对置电极28mn之间的外加电压而发生变化。在对置电极28mn上供给对置电极电压Vcom。
这种LCD面板20诸如把形成有像素电极及TFT的第一基板和形成有对置电极的第二基板粘在一起，通过在两基板之间装入作为光电物质的液晶形成。
因此，LCD面板20可以说具有像素电极，所述像素电极通过作为开关元件的TFT与源极线连接。另外，LCD面板20还可以说具有多条源极线、多个开关元件、以及多个的像素电极，其中，各个像素电极通过各条源极线和各个开关元件被连接。
液晶装置10包含有驱动LCD面板20的显示驱动器(广义上的驱动电路)90。显示驱动器90包含源极驱动器30。源极驱动器30基于对应各条源极线的灰阶数据，驱动LCD面板20的源极线SL1～SLN的各条源极线。显示驱动器90可以包括栅极驱动器(广义上的扫描驱动器)32。栅极驱动器32在一个垂直扫描期间内扫描LCD面板20的栅极线GL1～GLM。显示驱动器90也可以是省略源极驱动器30及栅极驱动器32的至少一方的结构。
液晶装置10可以包含电源电路94。电源电路94生成驱动源极线所需的电压，向源极驱动器30供给这些电压。电源电路94诸如生成驱动源极驱动器30的源极线需要的电源电压VDDH、VSSH、或源极驱动器30的逻辑部的电压。
另外，电源电路94还生成扫描栅极线所需的电压，向栅极驱动器32供给这些电压。
而且，电源电路94生成对置电极电压Vcom。电源电路94按照通过源极驱动器30生成的极性反转信号POL的时序，将周期的重复高电位侧电压VCOMH和低电位侧电压VCOML的对置电极电压Vcom输出给LCD面板20的对置电极。
液晶装置10可以包含显示控制器38。显示控制器38按照通过未图示的中央处理装置(Central Processing Unit：以下省略CPU)等的主机设置的内容，控制源极驱动器30、栅极驱动器32、以及电源电路94。诸如显示控制器38对源极驱动器30及栅极驱动器32进行动作模式的设定、在内部生成的垂直同步信号和水平同步信号的供给。
另外，在图1中，在液晶装置10中可以包含电源电路94或显示控制器38，但也可以把这两个中的至少一个设置在液晶装置10的外部。或者也可以是在液晶装置10中包含主机的结构。
另外，源极驱动器30可以内置栅极驱动器32及电源电路94中的至少一个。
而且，还可以把源极驱动器30、栅极驱动器32、显示控制器38、以及电源电路94的一部分或全部形成在LCD面板20上。诸如在图2中，在LCD面板20上形成显示驱动器90(源极驱动器30及栅极驱动器32)。这种LCD面板20可以包括多条源极线、多条栅极线、多个开关元件、以及驱动多条源极线的源极驱动器，其中，所述的多个开关元件的各个开关元件连接至多条栅极线的各条栅极线及多条源极线的各条源极线。在LCD面板20的像素形成区80形成多个像素。
图3示出图1或图2的栅极驱动器32的结构例。
栅极驱动器32包括移位寄存器40、电平移位器42、以及输出缓冲器44。
移位寄存器40包括依次连接的多个触发器，各个触发器对应各个栅极线设置。该移位寄存器40与时钟信号CPV同步将启动脉冲信号STV保持在触发器中时，依次与时钟信号CPV同步将启动脉冲信号STV移位至邻接的触发器。在这里，输入的时钟信号CPV是水平同步信号，启动脉冲信号STV是垂直同步信号。
电平移位器42将来自移位寄存器40的电压电平移位成与LCD面板20的液晶元件和TFT的晶体管能力相适应的电压电平。作为该电压电平需要诸如20V至50V的高电压电平。
输出缓冲器44缓冲由电平移位器42移位了的扫描电压并向栅极线输出，驱动栅极线。脉冲状的扫描电压的高电位侧是选择电压，扫描电压的低电位侧是非选择电压。
另外，如图3所示，栅极驱动器32不必使用移位寄存器扫描栅极线，而是通过选择对应根据地址译码的译码结果的栅极线，扫描多条栅极线。
图4示出图1或图2的源极驱动器30的结构例的框图。
源极驱动器30包括I/O缓冲器50、显示存储器52、线锁存器54、灰阶电压发生电路58、DAC(Digital/Analog Converter)(广义上的灰阶电压生成电路)60、以及源极线驱动电路62。
源极驱动器30诸如被输入来自显示控制器38的灰阶数据D。该灰阶数据D与点时钟信号DCLK同步输入，在I/O缓冲器50中缓冲。点时钟信号DCLK由显示控制器38提供。
I/O缓冲器50通过显示控制器38或未图示的主机存取。在I/O缓冲器50中缓冲了的灰阶数据被写入到显示存储器52中。此外，从显示存储器52读出的灰阶数据由I/O缓冲器50缓冲之后，向显示控制器38等输出。
显示存储器52包含多个存储单元，各个存储单元对应连接各条源极线的各个输出线设置。各个存储单元通过行地址及列地址指定。此外，1扫描线的各个存储单元通过线地址指定。
地址控制电路66生成用于指定显示存储器52内的存储单元的行地址、列地址及线地址。地址控制电路66当把灰阶数据写入显示存储器52时，生成行地址及列地址。也就是说，在I/O缓冲器50中被缓冲了的灰阶数据被写入由行地址及列地址指定的显示存储器52的存储单元。
行地址译码器68既译码行地址，又选择对应该行地址的显示存储器52的存储单元。列地址译码器70既译码列地址，又选择对应该列地址的显示存储器52的存储单元。
在将灰阶数据从显示存储器52读出输出到线锁存器54时，地址控制电路66生成线地址。也就是说，线地址译码器72既译码线地址，又能选择对应该线地址的显示存储器52的存储单元。而且，从根据线地址指定的存储单元读出的1水平扫描的灰阶数据被输出到线锁存器54。
地址控制电路66当从显示存储器52读出灰阶数据输出到I/O缓冲器50时，生成行地址及列地址。也就是说，保持在由行地址及列地址指定的显示存储器52的存储单元的灰阶数据被读出到I/O缓冲器50。被读出到I/O缓冲器50的灰阶数据通过显示控制器38或未图示的主机来读取。
因此，在图4中，行地址译码器68、列地址译码器70、以及地址控制电路66作为写入控制电路，进行向显示存储器52写入灰阶数据的写入控制。另一发面，在图4中，线地址译码器72、列地址译码器70、以及地址控制电路66作为读出控制电路，进行从显示存储器52读出灰阶数据的读出控制。
线锁存器54按规定1水平扫描期间的锁存脉冲LP的变化时序(变化定时)，锁存从显示存储器52读出的1水平扫描的灰阶数据。线锁存器54包含多个寄存器，各个寄存器保持1点的灰阶数据。在线锁存器54的多个的寄存器的各个寄存器中，写入从显示存储器52读出的1点的灰阶数据。
灰阶电压发生电路58生成多个灰阶电压，各个灰阶电压(基准电压)对应各个灰阶数据。更具体地说，灰阶电压发生电路58基于高电位侧电源电压VDDH和低电位侧电源电压VSSH，生成多个灰阶电压，各个灰阶电压对应各个灰阶数据。
DAC60对应源电极输出生成灰阶电压，所述灰阶电压对应来自线锁存器54的1水平扫描的灰阶数据。更具体的说，DAC60从通过灰阶电压发生电路58生成的多个灰阶电压中，选择对应灰阶数据的灰阶电压，输出选择的灰阶电压，所述灰阶数据是在来自线锁存器54的1线的灰阶数据中对应各条源极线的灰阶数据。这种DAC60包括对应源电极输出设置的电压选择电路DEC1～DECN。各电压选择电路从来自灰阶电压发生电路58的多个灰阶电压中，输出对应各灰阶数据的一个灰阶电压。
源极线驱动电路62包含输出电路OP1～OPN。输出电路OP1～OPN的各个输出电路包括运算放大电路，使用来自DAC60的各个电压选择电路的输出灰阶电压进行阻抗变换，驱动源极线。
2.源极驱动器的结构例
在本实施例中，由于减小对应源电极输出设置的源极驱动器块的电路规模，所以在源极线驱动电路62的各个输出电路设置翻转式取样保持电路。而且，通过该翻转式取样保持电路向源极线上供给电压。更具体地说，接受通过DAC60输出的第一及第二灰阶电压，翻转式取样保持电路将第一灰阶电压和第二灰阶电压之间的输出灰阶电压输出给源极线。
在这里，对包含这样的翻转式取样保持电路的源极线驱动电路62的输出电路进行说明。
图5示出源极线驱动电路62的输出电路OP1的结构例的电路图。
在图5中示出输出电路OP1的结构，但其他的输出电路OP2～OPN也与输出电路OP1具有相同的结构。另外，在图5中示出生成第一及第二灰阶电压间的两种输出灰阶电压的例子，但输出灰阶电压的种类本发明并不限定。
在图5中，来自DAC60的第一及第二灰阶电压作为输入电压Vin被供给，输出灰阶电压Vout供给给源极线。
将输出电路生成的输出灰阶电压的种类设为多个，从而能够削减灰阶电压发生电路58生成的灰阶电压的种类。因此，能大幅度削减灰阶电压信号线的条数、且也能大幅度削减DAC60的电路规模。例如、当源极驱动器30基于六位的灰阶数据驱动源极线时，如果是原来的灰阶电压发生电路则势必要生成64(＝26)种的灰阶电压。不过，由于图5所示的源极线驱动电路62的各个输出电路可以产生二种灰阶电压，所以灰阶电压发生电路58能够生成三十二种灰阶电压。因此，灰阶电压信号线的条数也诸如用32条，能够将灰阶电压信号线的配线区成二分之一。另外，实际上在本实施例中，由于输出电路生成分割第一及第二灰阶电压的电压，所以灰阶电压信号线需要33条。
这种输出电路包括翻转式取样保持电路。翻转式取样保持电路的动作在1水平扫描期间(1H)的前半个期间设置了的取样期间和后半个期间设置了的保持期间各不相同。也就是说，翻转式取样保持电路在保持期间将取样期间蓄积的电荷供给给其输出侧。
这种输出电路包括运算放大电路、以及一端连接至运算放大电路的输入的多个电容元件。而且，输出电路在取样期间电气截止运算放大电路的输出和源极线的状态下，电气连接运算放大电路的输入及输出，把对应第一或第二灰阶电压的电荷蓄积在多个电容元件的各个电容元件上。也就是说，在取样期间电气截止运算放大电路的输出和源极线，以使不改变源极线的电压。而且，向多个电容元件的一端蓄积对应第一及第二灰阶电压的任意一项电压的电荷的同时，通过运算放大电路的输出段的驱动部向多个电容元件的另一端供给电荷。
接着，在之后的保持期间，输出电路电气截止运算放大电路的输入及输出，把在多个电容元件上蓄积的电荷供给给运算放大电路的输出。这时，电气连接运算放大电路的输出和源极线。也就是说，在保持期间中，为了把输出灰阶电压供给给源极线，电气连接运算放大电路的输出和源极线。而且，电气截止运算放大电路的输入和输出，把在多个电容元件上蓄积的电荷供给给运算放大电路的输出。这样一来，通过把该输入电压与输出电压设为相等的运算放大电路的输入侧虚短路功能，进行运算放大电路的驱动部的电荷的充放电，使输出灰阶电压改变。
更具体地说，输出电路OP1能够包括运算放大电路OPC1、第1～第j(j是大于等于2的整数)的电容元件C1～Cj、第1～第j的翻转用开关S3-1～S3-j、以及输出开关S4。模拟接地AGND(给定的电压)被供给运算放大电路OPC1的非反转输入端子。把运算放大电路OPC1的高电位侧电源电压视为VDD、低电位侧电源原电压视为VSS，则模拟接地AGND可以视为(VDD+VSS)/2。第1～第j的电容元件C1～Cj的一端连接至运算放大电路OPC1的反转输入端子。第1～第j的电容元件C1～Cj的电容值相等。第p(1≤p≤j、p是整数)的翻转用开关S3-p插入在第p的电容元件的另一端和运算放大电路OPC1的输出之间。输出开关S4插入在电气连接运算放大电路OPC1的输出和源极线SL1的输出线之间。通过把第1及第2灰阶电压供给给第1～第j的电容元件C1～Cj上，使输出电路OP1能够产生第1及第2灰阶电压间的2(j-1)种的输出灰阶电压。
另外，输出电路OP1还可以包括第1～第j输入开关。第p(1≤p≤j、p是整数)输入开关的一端连接至第p电容元件Cp的另一端。而且，在第1～第j输入开关的各个输入开关的另一端上按时分供给第1或第2灰阶电压。
接着，对更具体的结构及动作，举例说明图5的情况。图5表示j为2的情况。第一输入开关S0通过开关控制信号SC0被开关控制(接通断开控制)。第二输入开关S1通过开关控制信号SC1被开关控制。反馈开关S2通过开关控制信号SC2被开关控制。第1及第2翻转用开关S3-1、S3-2通过开关控制信号SC3被开关控制。输出开关S4通过开关控制信号SC4被开关控制。这种开关控制信号SC0～SC4在未图示的输出电路OP1的控制电路中产生。
图6示出图5的输出电路OP1的第1动作例的说明图。
在取样期间，第一灰阶电压Vin1及第二灰阶电压Vin2按时分被供给。在第一灰阶电压Vin1被供给的期间，第一输入开关S0被开关控制接通，在其之后的取样期间和保持期间被开关控制使其断开。另外，第二输入开关S1至少在第二灰阶电压Vin2被供给期间被开关控制使其接通。更进一步说，第二输入开关S1被开关控制使其在取样期间接通，在保持期间断开。
反馈开关S2被开关控制使其在取样期间接通，在保持期间断开。第一及第二翻转用开关S3-1、S3-2被开关控制使其在取样期间断开，在保持期间接通。输出开关S4被开关控制使其在取样期间断开，在保持期间接通。
也就是说，在取样期间断开第1～第j翻转用开关、接通反馈开关S2、断开输出开关S4的状态下，向第一及第二电容元件C1、C2的另一端上供给给第一及第二灰阶电压Vin1、Vin2中的一个。而且，在取样期间后的保持期间，通过接通第1～第j翻转用开关、断开反馈开关S2、接通输出开关S4，从而向源极线输出第一灰阶电压Vin1和所述第二灰阶电压Vin2之间的输出灰阶电压Vout。
更具体地说，在图6中，在取样期间通过第一输入开关S0向第一电容元件C1的一端蓄积对应第一灰阶电压Vin1的电荷。另外，通过第二输入开关S1向第二电容元件C2的一端蓄积对应第二灰阶电压Vin2的电荷。在该期间由于接通反馈开关S2，通过运算放大电路OPC1的虚短路功能，运算放大电路OPC1反转输入端子的节点NEG的电压和运算放大电路OPC1的输出电压成为模拟接地AGND。
因此，在取样期间，用下面公式表示电荷Qs在节点NEG上蓄积。这时，由于接通输出开关S4，源极线SL1的电压不改变。
Qs＝Vin1×C+Vin2×C...(1)
在这里，Vin1是第一灰阶电压，Vin2是第二灰阶电压，把第一及第二电容元件C1、C2的各个电容元件的电容值视为C。
接着，在保持期间断开第一及第二输入开关S0、S1及反馈开关S2，接通第一及第二翻转用开关S3-1、S3-2。其结果，对应蓄积在第一及第二电容元件C1、C2上的电荷的电压作为运算放大电路OPC1的输出灰阶电压被输出。在这种情况下，由于第一及第二电容元件C1、C2的一端被短路，所以输出灰阶电压Vout用下面公式表示。
Vout＝(Vin1+Vin2)/2...(2)
图7示出图5的输出电路OP1的第二动作例的说明图。
在图6中，在第一及第二的灰阶电压中按电位从高到低的顺序供给给第一及第二电容元件，但在图7中，在第一及第二的灰阶电压中按电位从低到高的顺序供给给第1及第2电容元件。
即使在这种情况下也与图6相同，进行第一输入开关S0、第二输入开关S1、反馈开关S2、第一翻转用开关S3-1、第二翻转用开关S3-2、以及输出开关S4的开关控制。而且，用公式(2)示出的输出灰阶电压Vout在保持期间被输出。
图8示出图5的输出电路OP1的第三动作例的说明图。
在图6及图7中，示出了输出灰阶电压Vout作为第一灰阶电压Vin1和第二灰阶电压Vin2之间的电压输出的例子，但本发明并不限定这些例子。通过把第一及第二灰阶电压Vin1、Vin2视为相同电位的电压，输出灰阶电压Vout也能够视为与第一及第二灰阶电压Vin1、Vin2相同电位的电压。
即使在这种情况下，也与图6相同，进行第一及第二输入开关S0、S1、反馈开关S2、第一及第二翻转用开关S3-1、S3-2、以及输出开关S4的开关控制。其结果，与公式(2)相比输出灰阶电压Vout与第一及第二灰阶电压Vin1、Vin2成为相同电位的电压，该输出灰阶电压Vout在保持期间被输出。
由于使用以上说明的翻转式取样保持电路驱动源极线，所以能用极简单的结构在输出电路生成多个灰阶电压。其结果，能够大幅削减灰阶电压发生电路58应该发生灰阶电压的种类。基于此，能削减灰阶电压信号线的条数，且DAC60的电路规模也大幅度的削减。一般的由于DAC60供给高电压需要加大晶体管尺寸，DAC60的电路规模的削减能有助于源极驱动器30的芯片尺寸的缩小化。
另外，根据上述的翻转式取样保持电路，不附加辅助电路等也能够Rail-to-Rail动作，再加上不需要加大用于抑制不平衡的晶体管的尺寸。因此，能有助于源极驱动器30的芯片尺寸的缩小。
而且，由于上述的翻转式取样保持电路是把在第一及第二电容元件C1、C2上蓄积的电荷转移到运算放大电路OPC1的输出侧，所以不受运算放大电路OPC1具有的输入偏移电压的影响，从而能够高精度生成输出灰阶电压Vout。
更进一步说，在上述的翻转式取样保持电路中，为了高精度设置给定源极线的灰阶电压，不需要将由DAC60生成的灰阶电压输出给源极线，就能够只在输出电路中高精度生成灰阶电压。因此，不需要由DAC60高精度生成灰阶电压，能够简易化DAC60的结构，缩减DAC60的电路规模。
2.1比较例
不过，在具有本实施例的这样结构的翻转(Fliparound)式取样保持电路中，以下优选这样在取样期间的第1～第j输入开关的开关控制顺序、以及在各个输入开关上输入的灰阶电压的电平。也就是说，当输出灰阶电压Vout与接近输出给源极线上的电压的最低电位电压的程度相比更接近于输出给该源极线上的电压的最高电位电压时，优选DAC60(灰阶电压生成电路)按电位从高到低的顺序输出如图6所示的第一及第二灰阶电压。在这里，例如、在64种灰阶电压V0～V63中，如将最低电位电压视为V0则最高电位电压为V63，如将最低电位电压视为V63则最高电位电压为V0。
另外，当输出灰阶电压Vout与接近最高电位电压的程度相比更接近于最低电位电压时，优选DAC60(灰阶电压生成电路)按电位从低到高的顺序输出第一及第二灰阶电压。
因此，优选在第1或第2灰阶电压被供给给第1～第j输入开关的各个输入开关的另一端时，当输出灰阶电压Vout与接近最低电位电压的程度相比更接近于最高电位电压时，在第一及第二灰阶电压中高电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件的状态下，进行第1～第j输入开关的开关控制，以使低电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件上。
另外，优选在第一或第二灰阶电压被供给给第1～第j输入开关的各个输入开关的另一端时，当输出灰阶电压Vout与接近最高电位电压的程度相比更接近于最低电位电压时，在第一及第二灰阶电压中低电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件的状态下，进行第1～第j输入开关的开关控制，以使高电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件上。
在这里，边与本实施例的比较例对比边对上述的理由进行说明。
图9示出本实施例的比较例的输出电路OP1的动作例的说明图。
在图9中与图6至图8相同部分标注相同附图标记，在此适当省略其说明。在本比较例中，在取样期间的前半个期间接通第一输入开关S0、断开第二输入开关S1的状态下，第一灰阶电压Vin1被供给给第一电容元件C1的一端。而且，在其取样期间的后半个取样断开第一输入开关S0、接通第二输入开关的状态下，第二灰阶电压Vin2被供给给第二电容元件C2的一端。在本比较例中，第一灰阶电压Vin1的电位与第二灰阶电压Vin2的电位相比是低电位。
图10示出在本比较例中的动作说明图。
在图10中与图5相同的部分标注相同附图标记，在此适当省略其说明。在图10中，示出在取样期间断开第一输入开关S0，接通第二输入开关S1的状态。
例如、在接通第一输入开关S0、断开第二输入开关S1的状态下，图9的第一灰阶电压Vin1被供给给第一电容元件C1(SQ1)。这时，在第一电容元件C1上蓄积对应第1灰阶电压Vin1的电荷。接着，如图10所示，在断开第一输入开关S0、接通第二输入开关S1的状态下，图9的第二灰阶电压Vin2(Vin1＜Vin2)被供给给第二电容元件C2(SQ2)。这时，在第二电容元件C2上蓄积对应第二灰阶电压Vin2的电荷。
在这里，对应第一灰阶电压Vin1的电荷被蓄积的节点NEG(第二电容元件C2的另一端)的电压电平随着第二灰阶电压Vin2的外加而改变。由于电气连接第一电容元件C1的另一端和第二电容元件C2的另一端，所以节点NEG的电压电平的变动作为电容耦合了的第一电容元件C1的一端的电压电平的变动被传递(SQ3)。
这种情况下，节点NEG的电压变动通过第一电容元件C1作为第一翻转用开关S3-1的一端的电压电平变动被传递，有时该电压电平与电源电压VDD相比为高电位(SQ4)。这意味着因为构成开关的P型MOS晶体管的源电极(漏极)与该晶体管形成的基板之间的二极管连接部分为正向，所以发生漏泄。因此，在保持期间输出全部输出灰阶电压Vout的电压电平变动。
因此，在本实施例中，例如、在从最初高电位侧的第一灰阶电压Vin1也供给给第二电容元件C2之后，进行开关控制以使低电位侧的第二灰阶电压Vin2重新被供给给第二电容元件C2。这样一来，能够回避第二电容元件C2的电压电平的变动传递到节点NEG上的事态。
也就是说，当输出灰阶电压Vout与接近最低电位电压的程度相比更接近于最高电位电压时，在第一及第二灰阶电压中高电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件的状态下，进行第1～第J的输入开关的开关控制，以使低电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件。
另外，在图9及图10中，关于输出灰阶电压Vout与接近最低电位电压的程度相比更接近于最高电位电压时进行了说明，但对输出灰阶电压Vout与接近最高电位电压的程度相比更接近于最低电位电压时同样，发生输入开关的漏泄。因此，优选在输出灰阶电压Vout与接近最高电位电压的程度相比更接近于最低电位电压时，在第一及第二灰阶电压中低电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件的状态下，进行第1～第j的输入开关的开关控制，以使高电位侧的灰阶电压被供给给第1～第j电容元件C1～Cj的任意一个电容元件。
在这里，为了以简单的结构判定输出灰阶电压Vout是接近于灰阶电压的最高电位电压，还是接近于最低电位电压，也可以基于灰阶数据的最高位位判定。
图11示出在本实施例中的灰阶电压的输出顺序的说明图。
诸如对应灰阶数据的最高位位为“0”的灰阶电压与对应最高位位为“1”的灰阶电压相比为高电位侧。这时，在灰阶数据的最高位位为“0”时，在第一及第二灰阶电压中高电位侧的灰阶电压被供给给第一电容元件C1之后，把低电位侧的灰阶电压供给给第二电容元件C2。另外，在灰阶数据的最高位位为“1”时，在第一及第二灰阶电压中低电位侧的灰阶电压供给给第一电容元件C1之后，把高电位侧的灰阶电压供给给第二电容元件C2。这样一来，在第一及第二翻转用开关S3-1、S3-2上不发生泄漏，从而能避免不生成输出灰阶电压Vout为目标的电压的事态。
2.2源极驱动器的主要部件结构
接着，对本实施例的源极驱动器30的主要部件结构例进行说明。
图12示出本实施例的源极驱动器30的源极驱动器块的结构例框图。在图12中与图4相同部分标注相同附图标记，在此适当省略其说明。另外，在以下以灰阶数据为6位进行说明。
在图12中，仅示出驱动源极线SL1的源极驱动器块的结构。用于驱动源极线SL1的源极驱动器块包括加法电路801、加法控制逻辑821、电压选择电路DEC1、以及输出电路OP1。
在本实施例中，为了将第一及第二灰阶电压按时分供给输出电路OP1，从显示存储器52输出灰阶数据[5:0]，把该灰阶数据与将该灰阶数据增量了的数据供给电压选择电路DEC1。这时，加法电路801基于来自加法控制逻辑电路821控制加法控制信号ADD_BIT，能够输出将灰阶数据增量了的数据或输出原来的灰阶数据。
更具体的说，灰阶数据D[5:0]的高位5位的数据D[5:1]被输入给加法电路801。另外，在灰阶数据D[5:0]中最高位位D[5]的数据和最低位位D[0]的数据被输入给加法控制逻辑821。在未图示的控制电路中生成了的加法时序信号AD1、AD2被输入给加法控制逻辑821，基于灰阶数据D[5]、D[0]的数据及加法时序信号AD1、AD2生成加法控制信号ADD_BIT。
图13示出图12的加法时序信号AD1、AD2的说明图。
H电平期间加法时序信号AD1对应第一输入开关S0的接通期间向输出电路OP1的第一电容元件C1供给给灰阶电压。H电平期间加法时序信号AD2对应第二输入开关S1的接通期间向输出电路OP1的第二电容元件C2供给给灰阶电压。
图14示出图12的加法控制逻辑电路821的动作说明图。
在图14中，灰阶数据[5:0]为[000000]时灰阶电压为最高电位，灰阶数据[5:0]为[111111]时灰阶电压成为最低电位。
加法控制逻辑电路821在灰阶数据的最高位位D[5]的数据退到[0]时，以加法时序信号AD2的时序(toming)进行加法电路801的加法控制。这时，在灰阶数据的最低位位D[0]的数据为[0]时，加法电路801把灰阶数据D[5:1]的数据输出给电压选择电路DEC1。此外，在灰阶数据的最低位位D[0]的数据为[1]时，加法电路801向电压选择电路DEC1输出增量灰阶数据D[5:1]的数据(在灰阶数据D[5:1]加[1]的数据)。
另外，加法控制逻辑821在灰阶数据的最高位位D[5]的数据退到[1]时，以加法时序信号AD1的时序进行加法电路801的加法控制。这时，在灰阶数据的最低位位D[0]的数据为[0]时，加法电路801把灰阶数据D[5:1]的数据输出给电压选择电路DEC1。另外，当灰阶数据的最低位位D[0]的数据为[1]时，加法电路801把增量灰阶数据D[5:1]的数据输出给电压选择电路DEC1。
在图12中，通过这种加法控制逻辑821控制的加法电路801的输出作为灰阶数据被输入电压选择电路DEC1。电压选择电路DEC1基于来自加法电路801的灰阶数据，把由灰阶电压发生电路58生成的灰阶电压V0～V32的任意一个输出给输出电路OP1。该输出电路OP1具有图5的结构。
2.3辅助电容元件
在本实施例中，优选在如图5所示的节点NEG上连接辅助电容元件CCS。该辅助电容元件CCS一端诸如供给接地电源电压VSS或模拟接地AGND，另一端连接节点NEG。这样一来，能够抑制运算放大电路OPC1的反转输入端子的电压变动，从而更进一步实现输出灰阶电压Vout的稳定化。
另外，用于作为抑制电位变动为目标的辅助电容元件CCS与第一及第二电容元件C1、C2进行比较，不需要精度好的形成电容值。因此，在辅助电容元件CCS、第一及第二电容元件C1、C2形成的电容形成区，辅助电容元件CCS与第一及第二电容元件C1、C2相比，优选形成在蚀刻等的电容元件时的形成控制困难的区域。因此，优选辅助电容元件CCS兼用作形成在源极驱动器内的电容元件形成区内的模拟用电容元件。
图15(A)、图15(B)示出辅助电容元件CCS的说明图。
图15(A)示出源极驱动器30的配置图象。在源极驱动器30中，在向源极线的输出缓冲器的排列方向上排成源极驱动器块SB1～SBN。各个源极驱动器块包括灰阶电压生成电路、电压选择电路、以及源极线驱动电路，各个源极驱动器块的配置布置相同。
图15(B)示出源极驱动器块SBn的电容元件形成区的图象。源极驱动器块SBn具有在与源极驱动器块SB1～SBN的排列方向(输出焊盘的排列方向)垂直的方向(交叉的方向)上形成第一电容元件C1、第二电容元件C2及辅助电容元件CCS的电容元件形成区CEA。这时，优选辅助电容元件CCS沿着在电容元件形成区CEA的边境中的与上述的排列方向垂直的方向(交叉的方向)上对置的两个边境部的任意一个边境部形成。在一般的情况下，在该边境部上形成电容元件形成区内的模拟用的电容元件。在图15(B)中，如把源极驱动器块SB1～SBN的排列方向视为DR1，则沿着与排列方向DR1垂直的方向DR2上对置的构成源极驱动器块SBn的边境部的2边中的1边EDn，形成辅助电容元件CCS。
这样一来，第一及第二电容元件CS1、CS2的边缘(端部)与所述源极驱动器块的辅助电容元件CCS的边缘和邻接的源极驱动器块的第一或第二电容元件C1、C2的边缘邻接。因此，由于能够以大致相同的蚀刻速度形成各个边缘之间的间隙Δd1～Δd4，所以能以高精度形成第一及第二电容元件C1、C2。针对于此，辅助电容元件CCS的边缘与其他的电容元件不邻接。因而，关于辅助电容元件CCS的边缘，诸如由于来自输出焊盘配置领域侧的蚀刻速度不同于来自第一或第二电容元件C1、C2侧的蚀刻速度，所以与第一及第二电容元件C1、C2进行比较，不能形成精度好的电容元件。
如图15(B)所示通过形成各个电容元件，能精度好的形成第一及第二电容元件C1、C2的电容值，另一方面能够不浪费配置面积，形成辅助电容元件CCS。
2.4运算放大电路
在本实施例中优选翻转式取样保持电路的电路规模小。因此，在本实施例中的翻转式取样保持电路在取样期间和保持期间着眼于在进行离散的动作点上，所以适用翻转式取样保持电路的运算放大电路优选采用下面所述的结构。
在本实施例的翻转式取样保持电路在取样期间断开输出开关S4驱动低负载的输出，在保持期间接通输出开关S4驱动高负载的输出。因此，在本实施例的翻转式取样保持电路的运算放大电路可以在取样期间中进行A级放大动作，可以在保持期间中进行AB级放大动作。因此，在本实施例中，作为运算放大电路OPC1～OPN能够采用下面的结构。
图16示出图5的运算放大电路OPC1的结构例的电路图。
在图16中示出运算放大电路OPC1的结构例，但其他的运算放大电路OPC2～OPCN也具有同样的结构。
运算放大电路OPC1包括差动放大器110(广义上的运算放大器)、输出部120、电容器CCP、以及电荷供给电路130。差动放大器110放大输入电压VIN和输出电压VOUT的差分值。输出部120包括在供给模拟电源电压AVDD的第一电源侧设置，其栅电极基于差动放大器110的输出节点NDD的电压控制的P型驱动晶体管(第一导电型的第一驱动晶体管)PTR1、以及与P型驱动晶体管PTR1串连在供给模拟接地AGND的第二电源侧设置的N型驱动晶体管(第二导电型的第二驱动晶体管)NTR1。设置电容器CCP以使电容耦合P型驱动晶体管PTR1的栅电极和N型驱动晶体管NTR1的栅电极。
电荷供给电路130既在取样期间向N型驱动晶体管NTR1的栅电极供给电荷，又在保持期间停止向N型驱动晶体管NTR1的栅电极的电荷供给。这样一来，在取样期间能够基于差动放大器110的输出节点NDD的电压使P驱动晶体管PTR1及N驱动晶体管NTR1动作，所以不论在高电位侧还是在低电位侧都使运算放大电路100的输出电压VOUT变化。另外，在保持期间，依靠P型驱动晶体管PTR1的栅电极的电压，输出输出电压VOUT。因此，能够简易化在取样期间进行A级放大动作、在保持期间进行AB级放大动作的运算放大电路OPC1的结构。
图17示出图16的运算放大电路OPC1结构例的电路图。
不过，在图17中与图16相同的部分标志相同附图标记，在此适当省略其说明。
差动放大器110包括电流镜电路CM1、差动对DIF1、以及电流源CS1。电流镜电路CM1包括供给其源电极模拟电源电压AVDD的P型晶体管PTR10、以及PTR11。P型晶体管PTR10的栅电极与P型晶体管PTR11的栅电极连接。P型晶体管PTR11连接其栅电极与漏极。
差动对DIF1包括N型晶体管NTR10、以及NTR11。N型晶体管NTR10的源电极和N型晶体管NTR11的源电极连接。N型晶体管NTR10的漏极连接至P型晶体管PTR10的漏极。N型晶体管NTR11的漏极连接至P型晶体管PTR11的漏极。在电流源(电流发生器)CS1的一端上被供给模拟接地AGND，电流源CS1的另一端连接至N型晶体管NTR10、NTR11的源电极。
在这种差动放大器110中，输入电压VIN被供给给N型晶体管NTR10的栅电极，输出电压VOUT被供给给N型晶体管NTR11的栅电极。而且，连接P型晶体管PTR10的漏极与N型晶体管NTR10的漏极的连接节点为差动放大器110的输出节点NDD。该输出节点连接至输出部120的P型驱动晶体管PTR1的栅极。
电荷供给电路130包括其漏极供给有电流，成二极管连接的电流源晶体管CTR、以及开关电路SWT，所述开关电路SWT其一端连接于电流源晶体管CTR的栅电极，其另一端连接于电容器CCP的一端及N型驱动晶体管NTR1的栅电极。开关电路SWT通过开关控制信号STC被开关控制。电荷供给电路130还包括连接于电流源晶体管CTR的漏极、能产生恒电流的电流源CS2。
图18示出应用图17的运算放大电路的取样保持电路的开关控制信号的动作说明图。
在图18中示出第一及第二输入开关S0、S1、反馈开关S2、第一及第二翻转用开关S3-1、S3-2、以及输出开关S4，同时示出图17的开关电路SWT的动作例。如图18所示，图17的开关电路SWT通过由未图示的控制电路生成的控制信号STC进行开关控制，以使在取样期间接通，在保持期间断开。
在图17的运算放大电路OPC1中，根据通过电容器CCP的P型驱动晶体管PTR1的栅电极的电压变化，N型驱动晶体管NTR1的栅电极的电压也改变。
在电荷供给电路130中，在取样期间接通开关电路SWT，一边通过电流源晶体管CTR在N型驱动晶体管NTR1的栅电极上蓄积电荷，一边将P型驱动晶体管PTR1的栅电极的电压的变化传递给N型驱动晶体管NTR1的栅电极。另外，在电荷供给电路130中，在保持期间断开开关电路SWT，将P型驱动晶体管PTR1的栅电极的电压的变化传递给N型驱动晶体管NTR1的栅电极。
在这种结构的运算放大电路OPC1的差动放大器110中，要考虑输入电压VIN比输出电压VOUT高的情况。在这种情况下，输出节点NDD的电压下降，N型晶体管NTR11的漏极电压变高。其结果，P型驱动晶体管PTR1的栅电极的电压下降，P型驱动晶体管PTR1趋向导通的方向。在这里，如P型驱动晶体管PTR1的栅电极的电压下降，则N型驱动晶体管NTR1的栅电极的电压也下降。
另一方面，考虑在差动放大器110中输入电压VIN比输出电压VOUT低的情况。在这种情况下，输出节点NDD的电压上升，N型晶体管NTR11的漏极的电压下降。其结果，P型驱动晶体管PTR1的栅电极的电压上升，P型驱动晶体管PTR1趋向截止方向。在这里，P型驱动晶体管PTR1的栅电极的电压上升，则N型驱动晶体管NTR1的栅电极的电压也上升。
以上这种动作的结果，在运算放大电路OPC1中，向输入电压VIN和输出电压VOUT成为大致相同电位的均衡状态转移下去。
另外，图16的运算放大电路OPC1并不限于图17的结构。诸如在图16中考虑将模拟接地AGND作为第一电源的供给电源、将模拟电源电压AVDD作为第二电源的供给电源、N型作为第一导电型、P型作为第二导电型，则如下面的构成。
图19示出图16的运算放大电路的其他结构例的电路图。
在该种情况下，输出部120包括N型驱动晶体管NTR2和P型驱动晶体管PTR2，所述N型驱动晶体管NTR2在第一电源侧设置，其栅电极根据差动放大器110的输出节点的电压被控制，所述P型驱动晶体管PTR2与N型驱动晶体管NTR2串联在第二电源侧设置。
图19表示的运算放大电路的差动放大器110包括电流镜电路CM1c、差动对DIF10、以及电流源CS10。电流镜电路CM10包括供给给其源电极模拟接地AGND的N型晶体管NTR40、以及NTR41。N型晶体管NTR40的栅电极与N型晶体管NTR41的栅电极连接。N型晶体管NTR41的栅电极与漏极连接。
差动对DIF10包括P型晶体管PTR40、以及PTR41。P型晶体管PTR40的源电极与P型晶体管PTR41的源电极连接。P型晶体管PTR40的漏极连接至N型晶体管NTR40的漏极。P型晶体管PTR41的漏极连接至N型晶体管NTR41的漏极。在电流源CS10的一端上被供给模拟电源电源VDD，电流源10的另一端连接至P型晶体管PTR40、PTR41的源电极。
在这种差动放大器110中，输入电压VIN被供给给P型晶体管PTR40的栅电极，输出电压VOUT被供给给P型晶体管PTR41的栅电极。而且，连接N型晶体管NTR40的漏极与P型晶体管PTR40的漏极的连接节点成为差动放大器110的输出节点NDD。该输出节点连接至输出部120的N型驱动晶体管NTR2的栅电极。
电荷供给电路130包括其漏极供给有电流，成二极管连接的电流源晶体管CTR10、以及开关电路SWT，所述开关电路SWT其一端连接电流源晶体管CTR10的栅电极，其另一端连接电容CCP的一端及P型驱动晶体管PTR2的栅电极。电荷供给电路130还包括可以连接至电流源晶体管CTR10的漏极，产生恒电流的电流源CS20。
这种图19所示结构的运算放大电路OPC1的动作与图18所示的运算放大电路OPC1的动作相同，在此省略其说明。
2.5输出电路的变形例
在本实施例中，源极线驱动电路62的输出电路作为生成第一及第二灰阶电压之间的两种灰阶电压的电路进行说明，但在本实施例的变形例中，生成第一及第二灰阶电压之间的四种灰阶电压。也就是说，在图5的说明中，j为4时的结构例为本变形例的结构。
图20示出本实施例的变形例的源极线驱动电路62的输出电路OP1的结构例的电路图。
在图20中与图5相同部分标注相同附图标记，在此适当省略其说明。另外，在图20中，设置第1～第4输入开关SI1～SI4，设置第1～第4翻转用开关S3-1～S3-4。第1～第4电容元件C1～C4的电容值相等。
在图21(A)、图21(B)中示出图20的输出电路OP1的第一动作例的说明图。
在图21(A)、图21(B)中示出将4.0V作为灰阶数据D[5:0]的低位2位的数据D[1:0]为(00)时的第一及第二灰阶电压之间的输出灰阶电压输出的例子。如图21(A)所示，在取样期间给定4.0V作为第一灰阶电压Vin1、3.8V作为第二灰阶电压Vin2时，通过第1～第4输入开关SI1～SI4将4.0V供给给第1～第4电容元件C1～C4的所有电容元件。而且，如图21(B)所示，在保持期间通过第1～第4翻转用开关S3-1～S3-4，通过将电荷供给输出侧，能够将4.0V作为输出灰阶电压Vout输出。
图22(A)、图22(B)示出图20的输出电路OP1的第二动作例的说明图。
在图22(A)、图22(B)中，示出将3.95V作为灰阶数据D[5:0]的低位2位的数据D[1:0]为(01)时的第一及第二灰阶电压之间的输出灰阶电压输出的例子。如图22(A)所示，在取样期间给定4.0V作为第一灰阶电压Vin1、3.8V作为第二灰阶电压Vin2时，通过第1～第4输入开关SI1～SI4将4.0V供给给第1～第4电容元件C1～C4中的三个电容元件上，将3.8V供给给剩余的一个电容元件上。而且，如图22(B)所示，在保持期间通过第1～第4翻转用开关S3-1～S3-4，通过将电荷供给输出侧，按照电荷保存的法能够将3.95V作为输出灰阶电压Vout输出。
图23(A)、图23(B)示出图20输出电路OP1的第三动作例的说明图。
在图23(A)、图23(B)中，示出将3.90V作为灰阶数据D[5:0]的低位2位的数据D[1:0]为(10)时的第一及第二灰阶电压之间的输出灰阶电压输出的例子。如图23(A)所示，在取样期间给定4.0V作为第一灰阶电压Vin1、3.8V作为第二灰阶电压Vin2时，通过第1～第4输入开关SI1～SI4将4.0V供给给第1～第4电容元件C1～C4中的两个电容元件上，将3.8V供给给剩余的两个电容元件上。而且，如图23(B)所示，在保持期间通过第1～第4翻转用开关S3-1～S3-4，通过将电荷供给输出侧，按照电荷保存的法能够将3.90V作为输出灰阶电压Vout输出。
图24(A)、图24(B)示出图20的输出电路OP1的第四动作例的说明图。
在图24(A)、图24(B)中，示出将3.85V作为灰阶数据D[5:0]的低位2位的数据D[1:0]为(11)时的第一及第二灰阶电压之间的输出灰阶电压输出的例子。如图24(A)所示，在取样期间给定4.0V作为第一灰阶电压Vin1、3.8V作为第二灰阶电压Vin2时，通过第1～第4输入开关SI1～S14将4.0V供给给第1～第4电容元件C1～C4中的一个电容元件上，将3.8V供给给剩余的三个电容元件上。而且，如图24(B)所示，在保持期间通过第1～第4翻转用开关S3-1～S3-4，通过将电荷供给给输出侧，按照电荷保存的法能够将3.85V作为输出灰阶电压Vout输出。
3.源极驱动器的变形例
在本实施例的翻转式取样保持电路也能够适用所谓多路驱动的源极驱动器的输出电路。
图25示出在本实施例的变形例中的源极驱动器的结构例的框图。在图25中与图4相同部分标注相同附图标记，在此适当省略其说明。
在本变形例的源极驱动器与在图4所示的本实施例的源极驱动器的有两个不同点，一点是设置多路复用电路56及分离电路64，一点是在构成DAC60的电压选择电路与构成源极线驱动电路62的输出电路上，对应源极输出按时分供给给灰阶数据和灰阶电压。
在图25中，多路复用电路56被设置在线锁存器54与DAC60之间。分离电路64被设置在源极线驱动电路62的输出侧。
多路复用电路56包含多路转换器MPX1～MPXk(k是正的整数)，各个多路转换器将在线所存器54中锁存的1水平扫描的灰阶数据对应q(q是正的整数、但q×k＝N)条源极输出按时分生成多路复用的多路复用数据。
图26示出图25的多路复用电路56的动作说明图。
在图26中，k为240。在这种情况下，各个多路转换器将对应各个源极输出的灰阶数据对应240条的源极输出生成时分多路复用的多路复用数据。在线锁存器54中被摄取的第1～第240源极输出用的灰阶数据GD1～GD240诸如在多路复用电路56的多路转换器MPX1中被多路复用。在多路转换器MPX1～MPXk的各个多路转换器上输入规定时分时序的多路传输控制信号SEL1～SEL240。这种多路传输控制信号SEL1～SEL240在未图示的源极驱动器30的控制电路中被生成。该控制电路在1水平扫描期间内为使诸如多路传输控制信号SEL1～SEL240的任意一个的多路传输控制信号按顺序为H电平而生成多路传输控制信号SEL1～SEL240。各个多路传输控制信号在H电平期间与所述多路传输控制信号对应的源极输出用的灰阶数据，作为多路复用数据被输出。
这种多路复用电路56既可以以各个像素具有多个点(dot)的多个像素为单位将灰阶数据时分多路复用，又可以以构成各个像素的相同彩色成分的多个点为单位将灰阶数据单位时分多路复用。诸如像素由RGB的3点构成时，能够生成将2像素的各个RGB的灰阶数据时分多路复用的多路复用数据。另外，诸如像素由RGB的3点构成时，也可以分别生成像素P1～P6的R成分的灰阶数据的多路复用数据、G成分的灰阶数据的多路复用数据、以及B成分的灰阶数据的多路复用数据。
在图25中，分离电路64包含多路分配器DMPX1～DMPXk，各个多路分配器(demountable)进行与对应所述多路分配器的多路复用电路56的多路转换器相反的动作。也就是说，各个多路分配器将来自源极线驱动电路62的各个输出电路的多路复用灰阶电压分离成q个源极输出，进行输出。多路分配器的分离动作时序与多路复用电路56的各个多路转换器的时分时序同步。
4.电子设备
图27示出在本实施例的电子设备的结构例的框图。在这里，作为电子设备示出便携式电话机的结构例的框图。在图27中与图1或图2相同的部分标注相同附图标记，在此适当省略其说明。
便携式电话机900包括摄像机模块910。摄像机模块910包含CCD摄像机，将用CCD摄像机摄像的影像的数据以YUV格式供给给显示控制器38。
便携式电话机900包括LCD面板20。LCD面板20通过源极驱动器30及栅极驱动器32来驱动。LCD面板20包括多条栅极线、多条源极线、以及多个像素。
显示控制器38连接于源极驱动器30及栅极驱动器32，向源极驱动器30供给RGB格式的灰阶数据。
电源电路94连接于源极驱动器30及栅极驱动器32，向各个驱动器供给驱动用的电源电压。另外，向LCD面板20的对置电极供给对置电极电压Vcom。
主机940连接于显示控制器38。主机940控制显示控制器38。另外，主机940通过天线960将接收的灰阶数据在调制解调部950中解调之后供给给显示控制器38。显示控制器38基于该灰阶数据，通过源极驱动器30及栅极驱动器32显示在LCD面板20上。
主机940将摄像机模块910所生成的灰阶数据在调制解调部950中进行调制之后，能够通过天线960指示向其他的通信装置发送。
主机940基于来自操作输入部970的操作信息，进行灰阶数据的发送接收处理、摄像机模块910的摄像、以及LCD面板20的显示处理。
而且，本发明并不限于上述实施例，在本发明的发明宗旨范围内可以有各种变型。例如，本发明并不仅仅适用于上述液晶显示面板的驱动，也可以适用于场致发光、等离子显示装置的驱动。
此外，在本发明中从属权利要求所涉及的技术方案中，可以是省略所引用的权利要求的结构要件一部分的结构。此外，本发明的独立权利要求1所涉及的技术方案的要部也可以从属于其他的独立权利要求。
附图标记说明
10液晶装置              20LCD显示面板
30源极驱动器            32栅极驱动器
38显示控制器            50I/O缓冲器
52显示存储器            54线锁存器
58灰阶电压发生电路      60DAC
62源极线驱动电路        66地址控制电路
68行地址译码器          70列地址译码器
72线地址译码器          801加法电路
821加法控制逻辑         90显示驱动器
94电源电路              AGND模拟接地
CCS辅助电容元件         C1第1电容元件
C2第2电容元件           DEC1～DECN电压选择电路
GL1～GLM栅极线          NEG点
OPC1运算放大电路        OP1～OPN输出电路
SC0～SC4开关控制信号    SL1～SLN源极线
S0第1输入开关        S1第2输入开关
S2反馈开关           S3-1第1翻转用开关
S3-2第2翻转用开关    S4输出开关
Vout输出灰阶电压

Claims (16)

1.一种源极驱动器，用于驱动光电装置的源极线，其特征在于，包括：
灰阶电压生成电路，用于输出对应于灰阶数据的第一灰阶电压和对应于所述灰阶数据的第二灰阶电压；以及
源极线驱动电路，根据所述第一灰阶电压和所述第二灰阶电压驱动所述源极线；
其中，所述源极线驱动电路包括翻转式取样保持电路，所述翻转式取样保持电路用于将所述第一灰阶电压和所述第二灰阶电压之间的输出灰阶电压输出给所述源极线，
所述翻转式取样保持电路包括：
运算放大电路；以及
多个电容元件，各个电容元件的一端与所述运算放大电路的输入连接，
在取样期间，在电气截止所述运算放大电路的输出和所述源极线的状态下，电气连接所述运算放大电路的输入和输出，在所述多个电容元件的各个电容元件上蓄积与所述第一灰阶电压或所述第二灰阶电压对应的电荷，
在所述取样期间后的保持期间，电气截止所述运算放大电路的输入和输出，向所述源极线输出所述运算放大电路的输出电压，所述运算放大电路的输出电压是通过将蓄积在所述多个电容元件上的电荷供给到所述运算放大电路的输出上而获得的电压。
2.一种源极驱动器，用于驱动光电装置的源极线，其特征在于，包括：灰阶电压生成电路，用于输出对应于灰阶数据的第一灰阶电压和对应于所述灰阶数据的第二灰阶电压；以及
源极线驱动电路，根据所述第一灰阶电压和所述第二灰阶电压驱动所述源极线；
其中，所述源极线驱动电路包括翻转式取样保持电路，所述翻转式取样保持电路用于将所述第一灰阶电压和所述第二灰阶电压之间的输出灰阶电压输出给所述源极线，
所述翻转式取样保持电路包括：
运算放大电路，在非反转输入端子上供给有给定的电压；
反馈开关，插入在所述运算放大电路的反转输入端子和所述运算放大电路的输出之间；
第1～第j电容元件，所述第1～第j电容元件的一端连接至所述反转输入端子，其中，j是大于等于2的整数；
第1～第j翻转用开关，第p翻转用开关插入在所述第1～第j电容元件中的第p电容元件的另一端和所述运算放大电路的输出之间，其中，1≤p≤j，p是整数；
第1～第j输入开关，第p输入开关的一端连接至所述第p电容元件的另一端；以及
输出开关，插入在所述运算放大电路的输出和所述源极线之间，
其中，在所述第1～第j输入开关的各个输入开关的另一端上供给有所述第一灰阶电压或所述第二灰阶电压，
在取样期间，在断开所述第1～第j翻转用开关、接通所述反馈开关、断开所述输出开关的状态下，将所述第一灰阶电压和所述第二灰阶电压中的一个供给给所述第1～第j电容元件的另一端，
在所述取样期间后的保持期间，将通过接通所述第1～第j翻转用开关、断开所述反馈开关、接通所述输出开关而获得的所述第一灰阶电压和所述第二灰阶电压之间的输出灰阶电压输出给所述源极线。
3.根据权利要求2所述的源极驱动器，其特征在于：
在所述输出灰阶电压与接近输出给所述源极线的电压的最低电位电压的程度相比更接近于输出给所述源极线的电压的最高电位电压时，所述灰阶电压生成电路按照电位从高到低的顺序输出所述第一灰阶电压和所述第二灰阶电压，
在所述输出灰阶电压与接近所述最高电位电压的程度相比更接近于所述最低电位电压时，所述灰阶电压生成电路按照电位从低到高的顺序输出所述第一灰阶电压和所述第二灰阶电压。
4.根据权利要求3所述的源极驱动器，其特征在于：在所述输出灰阶电压与接近所述最低电位电压的程度相比更接近于所述最高电位电压时，在所述第一灰阶电压和所述第二灰阶电压中的高电位侧灰阶电压被供给给所述第1～第j电容元件中的任一个电容元件上的状态下，对所述第1～第j输入开关进行开关控制以使低电位侧的灰阶电压供给给所述第1～第j电容元件中的任一个电容元件上。
5.根据权利要求3所述的源极驱动器，其特征在于：在所述输出灰阶电压与接近所述最高电位电压的程度相比更接近于所述最低电位电压时，在所述第一灰阶电压和所述第二灰阶电压中的低电位侧灰阶电压被供给给所述第1～第j电容元件中的任一个电容元件上的状态下，对所述第1～第j输入开关进行开关控制，以使高电位侧的灰阶电压被供给给所述第1～第j电容元件中的任一个电容元件上。
6.根据权利要求2所述的源极驱动器，其特征在于：所述第1～第j电容元件的各个电容元件的电容值相等。
7.根据权利要求1或2所述的源极驱动器，其特征在于，还包括辅助电容元件，所述辅助电容元件的一端供给有给定的电压，另一端连接有所述运算放大电路的反转输入端子。
8.根据权利要求7所述的源极驱动器，其特征在于：所述辅助电容元件兼用作形成在电容元件形成区内的模拟电容。
9.根据权利要求2所述的源极驱动器，其特征在于，还包括：
辅助电容元件，所述辅助电容元件的一端供给有给定的电压，另一端连接有所述运算放大电路的反转输入端子；以及
多个源极驱动器块，用于驱动所述光电装置的各源极线的各个源极驱动器块包含所述灰阶电压生成电路和所述源极线驱动电路，
各个源极驱动器块在与所述多个源极驱动器块的排列方向交叉的方向上具有形成有所述第1～第j电容元件和所述辅助电容元件的电容元件形成区，
所述辅助电容元件沿着所述电容元件形成区的边界中在所述排列方向交叉的方向上对置的边界形成。
10.根据权利要求1或2所述的源极驱动器，其特征在于：所述运算放大电路在所述取样期间进行A级放大动作，在所述保持期间进行AB级放大动作。
11.根据权利要求1或2所述的源极驱动器，其特征在于：
所述运算放大电路包括：
运算放大器，放大所述运算放大电路的输入和所述运算放大电路输出的差分值；
第一导电型的第一驱动晶体管，设置在所述第一电源侧，其栅极根据所述运算放大器的输出节点的电压被控制；
第二导电型的第二驱动晶体管，与所述第一驱动晶体管串联设置在第二电源侧；
电容器，电容耦合所述第一驱动晶体管的栅电极和所述第二驱动晶体管的栅电极；以及
电荷供给电路，在所述取样期间，向所述第二驱动晶体管的栅电极供给电荷，在所述保持期间，停止向所述第二驱动晶体管的栅电极供给电荷。
12.根据权利要求11所述的源极驱动器，其特征在于：
所述电荷供给电路包括：
电流发生电路；以及
开关电路，插入在所述电流发生电路和所述电容器的一端以及所述第二驱动晶体管的栅电极之间，
对所述开关电路进行开关控制，在所述取样期间接通，在所述保持期间断开。
13.根据权利要求12所述的源极驱动器，其特征在于：
所述电流发生电路包括电流源晶体管，在所述电流源晶体管的漏极上供给有电流，成二极管连接，
所述开关电路插入在所述电流源晶体管的栅电极、所述电容的一端及所述第二驱动晶体管的栅电极之间。
14.一种光电装置，其特征在于，包括：
多条扫描线；
多条源极线；
多个象素，各个象素由所述多条扫描线的各条扫描线和所述多条源极线的各条源极线指定；以及
用于驱动所述多条源极线的根据权利要求1或2所述的源极驱动器。
15.一种电子设备，其特征在于，包括根据权利要求1或2所述的源极驱动器。
16.一种电子设备，其特征在于，包括根据权利要求14所述的光电装置。
CN2007101947085A 2006-11-30 2007-11-29 源极驱动器、光电装置及电子设备 Expired - Fee Related CN101192392B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006323676 2006-11-30
JP2006-323676 2006-11-30
JP2006323676 2006-11-30
JP2007-214299 2007-08-21
JP2007214299 2007-08-21
JP2007214299A JP5332150B2 (ja) 2006-11-30 2007-08-21 ソースドライバ、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
CN101192392A CN101192392A (zh) 2008-06-04
CN101192392B true CN101192392B (zh) 2010-11-03

Family

ID=39487345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101947085A Expired - Fee Related CN101192392B (zh) 2006-11-30 2007-11-29 源极驱动器、光电装置及电子设备

Country Status (4)

Country Link
JP (1) JP5332150B2 (zh)
KR (1) KR100943774B1 (zh)
CN (1) CN101192392B (zh)
TW (1) TWI386897B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176689B2 (ja) * 2007-10-16 2013-04-03 セイコーエプソン株式会社 データドライバ、集積回路装置及び電子機器
JP5176688B2 (ja) * 2007-10-16 2013-04-03 セイコーエプソン株式会社 データドライバ、集積回路装置及び電子機器
JP5417762B2 (ja) * 2008-08-05 2014-02-19 セイコーエプソン株式会社 階調電圧生成回路、ドライバ、電気光学装置、及び電子機器
JP5217771B2 (ja) * 2008-08-19 2013-06-19 セイコーエプソン株式会社 サンプルホールド回路、ドライバ、電気光学装置、及び電子機器
JP5412764B2 (ja) * 2008-08-21 2014-02-12 セイコーエプソン株式会社 サンプルホールド回路、ドライバ、電気光学装置、及び電子機器
KR101057724B1 (ko) * 2009-05-13 2011-08-18 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
KR101698570B1 (ko) 2010-03-25 2017-01-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI595471B (zh) * 2013-03-26 2017-08-11 精工愛普生股份有限公司 放大電路、源極驅動器、光電裝置及電子機器
KR102074423B1 (ko) * 2013-07-22 2020-02-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10061437B2 (en) * 2015-09-30 2018-08-28 Synaptics Incorporated Active canceling of display noise in simultaneous display and touch sensing using an impulse response
CN108717838B (zh) * 2018-04-17 2021-05-25 昀光微电子（上海）有限公司 一种硅基微型显示器及其驱动电路
CN110164377B (zh) * 2018-08-30 2021-01-26 京东方科技集团股份有限公司 灰阶电压调节装置和方法、显示装置
TWI802215B (zh) * 2022-01-11 2023-05-11 友達光電股份有限公司 驅動電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1298637A2 (en) * 2001-09-27 2003-04-02 Samsung Electronics Co., Ltd. Liquid crystal display having gray voltages with varying magnitudes and driving method thereof
CN1737898A (zh) * 2004-08-17 2006-02-22 精工爱普生株式会社 源极驱动器、光电装置及驱动方法
CN1744188A (zh) * 2004-09-03 2006-03-08 精工爱普生株式会社 阻抗变换电路、驱动电路及控制方法
CN1797532A (zh) * 2004-12-28 2006-07-05 卡西欧计算机株式会社 显示驱动装置及具有显示驱动装置的显示装置
CN1822081A (zh) * 2004-12-24 2006-08-23 三星Sdi株式会社 数据驱动电路及其有机发光二极管显示器和驱动方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59200510A (ja) * 1983-04-26 1984-11-13 Citizen Watch Co Ltd 低消費電力増巾器
JPH04248707A (ja) * 1991-02-05 1992-09-04 Asahi Kasei Micro Syst Kk 演算増幅器
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JP2708007B2 (ja) * 1995-03-31 1998-02-04 日本電気株式会社 サンプル・ホールド回路
KR0148632B1 (ko) * 1995-12-20 1998-12-01 양승택 스위치 커패시터형 샘플-홀드 증폭기
JP3464599B2 (ja) * 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
US5923275A (en) * 1997-10-22 1999-07-13 National Semiconductor Corporation Accurate charge-dividing digital-to-analog converter
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
JP3420148B2 (ja) * 1999-12-20 2003-06-23 山形日本電気株式会社 液晶駆動方法及び液晶駆動回路
US6542017B2 (en) * 2001-06-13 2003-04-01 Texas Instruments Incorporated Feed-forward approach for timing skew in interleaved and double-sampled circuits
TWI289821B (en) * 2003-02-10 2007-11-11 Himax Tech Ltd Data driver for liquid crystal display panel
JP4179194B2 (ja) * 2004-03-08 2008-11-12 セイコーエプソン株式会社 データドライバ、表示装置及びデータドライバの制御方法
KR20060077156A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 스위치드 캐패시터 회로
JP2007189522A (ja) * 2006-01-13 2007-07-26 Seiko Epson Corp 演算増幅回路、駆動回路、電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1298637A2 (en) * 2001-09-27 2003-04-02 Samsung Electronics Co., Ltd. Liquid crystal display having gray voltages with varying magnitudes and driving method thereof
CN1737898A (zh) * 2004-08-17 2006-02-22 精工爱普生株式会社 源极驱动器、光电装置及驱动方法
CN1744188A (zh) * 2004-09-03 2006-03-08 精工爱普生株式会社 阻抗变换电路、驱动电路及控制方法
CN1822081A (zh) * 2004-12-24 2006-08-23 三星Sdi株式会社 数据驱动电路及其有机发光二极管显示器和驱动方法
CN1797532A (zh) * 2004-12-28 2006-07-05 卡西欧计算机株式会社 显示驱动装置及具有显示驱动装置的显示装置

Also Published As

Publication number Publication date
JP2008158491A (ja) 2008-07-10
KR20080049664A (ko) 2008-06-04
CN101192392A (zh) 2008-06-04
TW200841317A (en) 2008-10-16
KR100943774B1 (ko) 2010-02-23
TWI386897B (zh) 2013-02-21
JP5332150B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
CN101192392B (zh) 源极驱动器、光电装置及电子设备
US6995741B2 (en) Driving circuit and driving method
CN101174397B (zh) 数据驱动器及显示装置
KR100207299B1 (ko) 화상 표시 장치 및 주사 회로
US7030865B2 (en) Operational amplifier circuit, driving circuit and driving method
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
US7006070B2 (en) Operational amplifier circuit, driving circuit, and driving method
EP2610852B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal diplay panel
JP4172472B2 (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
US8144090B2 (en) Driver circuit, electro-optical device, and electronic instrument
US20110316901A1 (en) Data driver device and display device for reducing power consumption in a charge-share operation
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP4826383B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
US10665189B2 (en) Scan driving circuit and driving method thereof, array substrate and display device
US10714046B2 (en) Display driver, electro-optical device, and electronic apparatus
US7368945B2 (en) Logic circuit, timing generation circuit, display device, and portable terminal
CN110782827B (zh) 栅极驱动电路、电压调节方法和显示装置
CN100570457C (zh) 栅极驱动器、光电装置、电子设备以及驱动方法
CN101154365A (zh) 驱动电路、光电装置和电子设备
JP4692871B2 (ja) 表示駆動装置及び表示装置
JP2007189522A (ja) 演算増幅回路、駆動回路、電気光学装置及び電子機器
TW201403560A (zh) 電源選擇器、源極驅動器及其運作方法
JP2011053623A (ja) 液晶パネルの駆動回路及び表示装置
CN101202113A (zh) 半导体电路、移位寄存器电路、显示装置以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20211129