CN108717838B - 一种硅基微型显示器及其驱动电路 - Google Patents

Abstract

本发明公开了一种硅基微型显示器的驱动电路，包括由呈阵列排布的像素电路构成的像素阵列电路、列驱动电路、行驱动电路和控制电路。像素电路用于当连接至像素阵列电路行线的选择信号有效时将连接至像素阵列电路列线的数据信号保存并产生微电流或微电压，从而驱动连接至所述像素电路的微发光器件。列驱动电路包括列选址电路、列电平转换电路和采样保持电路。行驱动电路包括行选址电路和行电平转换电路。控制电路包括时序控制器和数模转换器。本发明提供的驱动电路采用多电压域以及更强信号驱动能力的像素电路访问方式，增强了微型显示器的灵活性和适应性，通过扩展方式对驱动电路进行了优化设计，支持更高显示分辨率和更加灵活的数据移位方式。

Description

一种硅基微型显示器及其驱动电路

技术领域

本发明涉及平板显示器的技术领域，尤其涉及一种以单晶硅为基底的微型显示器的驱动电路。

背景技术

硅基微型显示器是一种基于硅半导体技术的、自身物理尺寸小、通过光学放大形成大视场的特殊显示器。在硅基微显示器现有的驱动技术中，像素的发光亮度和通过像素的电流或器件两端的电压成比例。而通过像素的电流或器件两端的电压由驱动电路提供。驱动电路通过数模转换器将输入的数字视频信号转化为像素所需要的模拟电压或电流信号。现有驱动电路采用了单一电压域的驱动方案且采样保持电路往往采用复制电流的方案，在这些方案中，像素电路可以达到的电压范围以及采样保持的速度制约了微显示器的特性进一步发展，当微显示器的分辨率进一步增大、亮度和对比度的要求进一步提升时，传统方案受到限制。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何进一步提升硅基微型显示器的分辨率、亮度和对比度等特性，并且利于扩展设计和简化设计。为实现上述目的，本发明提供了一种硅基微型显示器的驱动电路，包括微发光器件，其特征在于：(1)包括由呈阵列排布的像素电路构成的像素阵列电路、列驱动电路、行驱动电路和控制电路，所述像素阵列电路、列驱动电路、行驱动电路、控制电路和微发光器件集成于同一个硅衬底上；(2)所述像素电路用于当连接至像素阵列电路行线的选择信号有效时将连接至所述像素阵列电路列线的数据信号保存并产生微电流或微电压，所述微电流或微电压用以驱动连接至所述像素电路的微发光器件；(3)所述列驱动电路包括用于产生列地址信号的列选址电路、用于将列地址信号的电平转换为更高电平的列电平转换电路和用于接收模拟视频信号的采样保持电路；(4)所述行驱动电路包括用于产生行地址信号的行选址电路和用于将行地址信号的电平转换为更高电平的行电平转换电路；(5)所述控制电路包括用以控制所述列选址电路和所述行选址电路的时序控制器以及用于将数字视频信号转换为模拟视频信号的数模转换器，所述模拟视频信号输入至所述列驱动电路中的采样保持电路。

进一步地，所述控制电路包括至少一个数模转换器和至少一组采样保持电路，每个数模转换器分别将不同色彩分量的数字视频信号转换为模拟电压信号输入不同的采样保持电路，所述色彩分量包括所述微发光器件发出的红色光、绿色光、蓝色光或白色光。

进一步地，配置于同一个彩色像素的不同色彩分量的像素电路共用了相同的列地址信号和相同的行选址信号，且所述不同色彩分量的像素电路依次重复排列。

进一步地，所述微发光器件为有机电致发光器件、半导体发光器件或液晶显示器件，所述微发光器件的一端连接至像素电路，另一端连接至公共端，所述公共端连接至正电源、地或负电源。

进一步地，所述列选址电路和/或行选址电路还各自包括在像素时钟有效边沿进行串行移位的移位寄存器，所述移位寄存器产生了依次有效的列地址信号，所述像素时钟由外部直接输入或经过呈树状结构的时钟缓存器，所述呈树状结构的时钟缓存器使时钟信号到达每个所述移位寄存器的时间均在所述移位寄存器的建立时间和保持时间范围内；所述移位寄存器还包括双向移位功能和/或从某一特定寄存器开始移位的功能。

进一步地，所述列驱动电路位于像素阵列电路的一侧或两侧放置，当两侧放置时，每侧均包括列选址电路、电平转换电路和采样保持电路，且当其中一侧电路采样数据时，另一侧电路保持已采样到的数据。

进一步地，所述采样保持电路包含了开关晶体管和电容器，并且包括当所述开关晶体管打开时将所述模拟视频信号的电压写入至所述电容器上且当所述开关晶体管关闭时将前一次写入的所述模拟视频信号的电压保存在所述电容器上的功能。

进一步地，所述列驱动电路包含了与所述像素阵列电路中像素电路列数的数量相对应的采样保持电路，且每列所述采样保持电路都将所述电容器上保持的电压值传输到该列像素电路的列线上，且当某行的行线为有效电平时，所述列线上的电压被保存入该行的像素电路中。

进一步地，所述采样保持电路包含了电流源结构的电路和/或共源结构的电路和/或共栅结构的电路和/或共源共栅结构的电路。

进一步地，所述采样保持电路还包括当清屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件熄灭时所需电压的功能，以及当全屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件点亮时所需电压的功能。

进一步地，所述控制电路还包含了将所述数字视频信号映射为使所述微发光器件的亮度与所述数字视频信号形成人眼可识别的线性关系的映射电路，所述映射电路包含了逻辑电路和/或存储器和/或微处理器。

进一步地，所述行驱动电路还包括可增强所述行电平转换电路输出信号驱动能力的电路。

进一步地，所述列选址电路、行选址电路和时序控制器包括工作于第一电压的电路，所述像素阵列电路和采样保持电路包括工作于第二电压的电路，所述数模转换器、列电平转换电路和行电平转换电路包括将第一电压转换为第二电压的电路，所述第二电压大于第一电压。

进一步地，所述列驱动电路分为奇数列驱动电路和偶数列驱动电路，所述奇数列驱动电路用以驱动奇数列的列线，所述偶数列驱动电路用以驱动偶数列的列线。

进一步地，所述列驱动电路分为上驱动电路和下驱动电路，和/或左驱动电路和右驱动电路，所述上驱动电路用以驱动上半屏的行线和列线，所述下驱动电路用以驱动下半屏的行线和列线，所述左驱动电路用以驱动左半屏的行线和列线，所述右驱动电路用以驱动下半屏的行线和列线。

进一步地，在所述左驱动电路中像素数据从右向左移位，在所述右驱动电路中像素数据的从左向右移位，每一行移位的数据数量按照三角函数或平方函数的规律在上半屏递增且在下半屏递减，构成一个正圆形或椭圆形或不规则四边形的显示区域。

进一步地，所述驱动电路还至少包含了以下模块中的一个：数据处理器、视频数据接口、温度传感器、数模转换器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、测试图案发生器、随机存储器、只读存储器、非易失性存储器、一次性编程存储器、嵌入式微处理器。所述数据处理器至少包括以下功能中的一个：发光器件的亮度调整、对比度调整、色彩饱和度调整、伽玛校正、图像缩放、图像增强、图像格式转换、灰度抖动控制。

本发明还提供了一种显示器，包含了以上所述的硅基显示器的驱动电路，所述显示器的微发光器件位于所述像素电路的上方或垂直上方。

本发明与现有技术相比较，具有如下显而易见的实质性特点和显著进步：

(1)本发明提供了一种采用多电压域以及更强信号驱动能力的像素电路访问方式，提升了像素电路的电压范围，从而支持更高亮度和对比度，同时也降低了控制电路的功耗。

(2)本发明提供了一种全彩显示方案。

(3)本发明支持多种微发光器件。

(4)本发明提供的驱动电路支持双向移位、像素偏移、灰度校正、快速清屏、全屏显示等多种功能，增强了微显示器的灵活性和适应性。

(5)本发明通过扩展方式对驱动电路进行了优化设计，可以支持更高显示分辨率和更加灵活的数据移位方式，例如，支持特殊形态如圆形和椭圆形的显示区域。

附图说明

图1是本发明的顶层框图的一个较佳实施例；

图2是本发明的支持彩色显示的一个较佳实施例；

图3是本发明的列移位寄存器组的一个较佳实施例；

图4是本发明的列时钟树的一个较佳实施例；

图5是本发明的行移位寄存器组的一个较佳实施例；

图6是本发明的行时钟树的一个较佳实施例；

图7是本发明的顶层框图的另一个较佳实施例；

图8是本发明的采样保持电路的几种较佳实施方案；

图9是本发明的顶层框图的再一个较佳实施例；

图10是本发明的顶层框图的又一个较佳实施例；

图11是本发明的顶层框图的又一个较佳实施例；

图12是本发明的顶层框图的又一个较佳实施例；

图13明的一个特殊形态显示区域的较佳实施例；

图14明的另一个特殊形态显示区域的较佳实施例。

具体实施方式

以下参考说明书附图介绍本发明的多个优选实施例，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。

在附图中，模块或结构相同的部件以相同数字标号表示，各处模块或结构或功能相似的组件以相似数字标号表示。附图所示的每一组件的尺寸和厚度是任意示出的，在图中并没有限定每个组件的尺寸。为了使图示更清晰，附图中有些地方适当夸大了部件的尺寸。

以下阐述了第一实施例：

结合附图1所示，本发明所提供的硅基微型显示器的驱动电路包含了像素阵列电路101、列驱动电路102、行驱动电路103和控制电路104，像素阵列电路101、列驱动电路102、行驱动电路103、控制电路104和微发光器件集成于同一个硅衬底上。像素阵列电路101包含了呈阵列排布的像素电路100(列数为N，行数为M)，每个像素电路100都具有选择信号和数据信号，每行像素电路的选择线都连接至像素阵列电路101的行线112，每列像素的数据信号都连接至像素阵列电路101的列线111。列驱动电路102用以控制并驱动像素电路101的列线111，行驱动电路103用以控制并驱动像素电路100的行线112。像素电路100用于当连接至行线112的选择信号有效时将连接至列线111的数据信号保存并产生微电流或微电压，所述微电流或微电压用以驱动连接至所述像素电路的微发光器件。

列驱动电路102包括用于产生列地址信号211的列选址电路201、用于将列地址信号211的电平转换为更高电平的列电平转换电路202和用于接收模拟视频信号的采样保持电路203；

行驱动电路103包括用于产生行地址信号311的行选址电路301和用于将行地址信号311的电平转换为更高电平的行电平转换电路302；

控制电路104包括用以控制所述列选址电路和所述行选址电路的时序控制器401以及用于将数字视频信号410转换为模拟视频信号411的数模转换器402，模拟视频信号411输入至所述列驱动电路102中的采样保持电路203。进一步地，行驱动电路103与列驱动电路102交替循环工作。在一个具体的方案中，列选址电路201根据时序控制器401的控制信号412产生了依次有效的列地址信号211，每一个列地址信号211都对应了一列像素电路100的列线，当某列的列地址信号211有效时，电平转换器202将该列地址信号211转换为更高电平的列地址信号212，对应的采样保持电路203在列地址信号212有效时将数模转换器402输出的模拟视频信号411采样到采样保持电路203的内部电路中；当该列的列地址信号211为无效电平时，电平转换器202输出了无效的列地址信号212，从而使采样保持电路203保持了在前一个有效的列地址信号212发生时采样保持电路203采样到的模拟视频信号411。在一种优选的方案中，行地址信号311立即有效，则采样保持电路203将采样到的模拟视频信号411立即写入对应行和对应列的像素数据100中。在一种优选的方案中，行选址电路301将等到一行数据全部采集完全后再产生有效的行地址信号311，则在行地址信号311有效时，所有采样保持电路203将对应的列地址信号212有效时采样并保持的模拟视频信号411通过列线111写入对应行的像素数据100中。

在一个更加具体的方案中，像素电路100包含了若干个晶体管和至少一个电容器，所述晶体管为金属-氧化物半导体场效应晶体管，所述电容器在下一次被充电或放电之前保留了所述像素电路100产生的微电流或微电压的值，使所述像素电路100中的晶体管驱动所述微发光器件发光。像素电路100至少包含选择信号和数据信号。在另一个更加具体的方案中，像素电路100还包含了使能信号、控制信号、充电信号和/或清零信号。进一步地，本发明并不指定像素电路的具体形式，凡是具有上述功能的像素电路都在本发明的保护范围内。

以下阐述了第二实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一实施例基本相同，特别之处在于，如附图2所示，列驱动电路102中包含了一组以上拥有相同结构的采样保持电路203和至少一个数模转换器402，每个数模转换器402分别将不同色彩分量的数字视频信号410转换为模拟电压信号411输入不同的采样保持电路203，每组采样保持电路203分别用于驱动不同色彩分量的像素电路，所述色彩分量包括所述微发光器件发出的红色光、绿色光、蓝色光或白色光。各组采样保持电路203在电图布局上依次重复排列，使得发出红色光、绿色光、蓝色光或白色光的微发光器件也依次重复排列。进一步地，属于同一个彩色像素的不同色彩分量的像素电路共用了相同的列地址信号211和相同的行选址信号311。

在一种更具体的方案中，列驱动电路102包含了三组拥有相同或相似结构的采样保持电路203，每组采样保持电路203都接收一个独立的数模转换器402输出的模拟电压信号411并且分别用于驱动红色、绿色、蓝色发光器件的色彩分量的像素电路，这三组采样保持电路203输出的列线分别依次重复排列，排列顺序例如红色、绿色、蓝色或蓝色、绿色、红色或其他可能的组合。在另一种更具体的方案中，列驱动电路102包含了四组拥有相同或相似结构的采样保持电路203，每组采样保持电路203都接收一个独立的数模转换器402输出的模拟电压信号411并且分别用于驱动红色、绿色、蓝色、白色发光器件的色彩分量的像素电路，这四组采样保持电路203输出的列线分别依次重复排列，排列顺序例如红色、绿色、蓝色、白色或白色、蓝色、绿色、红色或其他可能的组合。在又一种更具体的方案中，列驱动电路102仅包含了一组采样保持电路203，该组采样保持电路203接收一个独立的数模转换器402输出的模拟电压信号411并且用于驱动红色、绿色、蓝色或白色发光器件的色彩分量的像素电路。

以下阐述了第三实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，所述微发光器件为有机电致发光器件、半导体发光器件或液晶显示器件，所述微发光器件的一端连接至像素电路，另一端连接至公共端，所述公共端连接至正电源、地或负电源。

以下阐述了第四实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，在第一个实施方案中，参照附图3，列选址电路201包括在像素时钟861有效边沿进行串行移位的移位寄存器221，移位寄存器221产生了依次有效的列地址信号211，像素时钟861由外部直接输入或经过呈树状结构的时钟缓存器860(参照附图4)，呈树状结构的时钟缓存器860使时钟信号861到达每个移位寄存器221的时间均在移位寄存器221的建立时间和保持时间范围内。更进一步地，移位寄存器221还包括双向移位功能，相邻移位寄存器221的中间均包含了多路选择器220，多路选择器220的一个选择端接至上一级移位寄存器221的输出且另一个选择端接至下一级移位寄存器221的输出，列地址信号211根据多路选择器220选择从左向右或从右向左并行移位。在其他方案中，移位寄存器221可以完成从左至右、从上至下、从右至左或从下至上的移位功能。更进一步地，移位寄存器221可控制从某一特定寄存器开始移位的功能，该功能可以通过在移位寄存器工作时插入更多的像素时钟有效边沿或者通过额外的译码器实现，本例不再详述。

在第二个实施方案中，参照附图5，行选址电路301包括在像素时钟871有效边沿进行串行移位的移位寄存器321，移位寄存器321产生了依次有效的列地址信号311，像素时钟871由外部直接输入或经过呈树状结构的时钟缓存器870(参照附图4)，呈树状结构的时钟缓存器870使时钟信号871到达每个移位寄存器321的时间均在移位寄存器321的建立时间和保持时间范围内。更进一步地，移位寄存器321还包括双向移位功能，相邻移位寄存器321的中间均包含了多路选择器320，多路选择器320的一个选择端接至上一级移位寄存器321的输出且另一个选择端接至下一级移位寄存器321的输出，行地址信号311根据多路选择器320选择从左向右或从右向左并行移位。在其他方案中，移位寄存器321可以完成从左至右、从上至下、从右至左或从下至上的移位功能。更进一步地，移位寄存器321可控制从某一特定寄存器开始移位的功能，该功能可以通过在移位寄存器工作时插入更多的像素时钟有效边沿或者通过额外的译码器实现，本例不再详述。

以下阐述了第五实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，列驱动电路位于像素阵列电路101的两侧放置，如附图7所示，上侧列驱动电路105包括列选址电路201、电平转换电路202和采样保持电路203，下侧列驱动电路106包括列选址电路231、电平转换电路232和采样保持电路233。采样保持电路203和采样保持电路233同时驱动了对应的列线，并通过电子开关204和电子开关234控制了对列线的驱动。采样保持电路203和采样保持电路234交替工作。具体而言，当上侧列驱动电路105中的采样保持电路203对数模转换器402输出的模拟视频信号411进行采样时，电子开关204断开且电子开关234闭合，下侧列驱动电路106中的采样保持电路233驱动列线111；当下侧列驱动电路106中的采样保持电路203对数模转换器402输出的模拟视频信号411进行采样并保持时，电子开关234断开且电子开关204闭合，上侧列驱动电路105中的采样保持电路233驱动列线111，从而保证了采样保持电路203和采样保持电路233驱动列线111的时间达到了完整一行的视频信号输入时间。

以下阐述了第六实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一、第二或第五实施例基本相同，特别之处在于，采样保持电路203和/或采样保持电路233包含了开关晶体管821和电容器820，并且包括当开关晶体管821打开时将模拟视频信号411的电压值写入至电容器820上且当开关晶体管821关闭时将前一次写入的模拟视频信号的电压值保存在电容器820上的功能。

进一步地，列驱动电路102包含了与像素阵列电路101中像素电路列数的数量相对应的采样保持电路，且每列采样保持电路都将电容器820上保持的电压值传输到该列像素电路的列线111上，且当某行的行线112为有效电平时，列线111上的电压被保存入该行的像素电路100中。

进一步地，采样保持电路203和/或采样保持电路233包含了电流源结构的电路和/或共源结构的电路和/或共栅结构的电路和/或共源共栅结构的电路。

在一个更加具体的方案中，如附图8(a)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821、晶体管830和运算放大器810。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过运算放大器810输出到该采样保持电路对应的列线111上。晶体管830用于去除沟道电荷注入效应，其栅极701连接至列地址信号212的逻辑取反信号、源漏极与电容器相连。

在另一个更加具体的方案中，如附图8(b)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821、晶体管830、运算放大器810和运算放大器811。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值通过运算放大器811存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过运算放大器810输出到该采样保持电路对应的列线111上。晶体管830用于去除沟道电荷注入效应，其栅极701连接至列地址信号212的逻辑取反信号、源漏极与电容器相连。

在另一个更加具体的方案中，如附图8(c)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821和共源晶体管822。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过共源晶体管822输出到该采样保持电路对应的列线111上。

在另一个更加具体的方案中，如附图8(d)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821、共源晶体管822和晶体管830。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过共源晶体管822输出到该采样保持电路对应的列线111上。晶体管830用于去除沟道电荷注入效应，其栅极701连接至列地址信号212的逻辑取反信号、源漏极与电容器相连。

在另一个更加具体的方案中，如附图8(e)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821、输出晶体管822、晶体管823和晶体管830。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过输出晶体管822输出到该采样保持电路对应的列线111上。晶体管823可用作开关晶体管或放大电路。当晶体管823为开关晶体管时，晶体管823用于控制列线111是否有效，当控制信号702有效时，开关晶体管823打开，列线111上输出有效电压，当控制信号702无效时，开关晶体管823关闭，列线111上无有效电压。当晶体管823用于放大器电路，晶体管823和晶体管822形成共源共栅放大器向列线111输出电流或电压，控制信号702为共栅极。晶体管830用于去除沟道电荷注入效应，其栅极701连接至列地址信号212的逻辑取反信号、源漏极与电容器相连。

在另一个更加具体的方案中，如附图8(f)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821、共源晶体管822、共栅晶体管824、共栅晶体管825和晶体管830。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过输出晶体管822输出到该采样保持电路对应的列线111上。共源晶体管822、共栅晶体管824和共栅晶体管825组成共源共栅放大器向列线111输出电流或电压，控制信号703和704为共栅极。晶体管830用于去除沟道电荷注入效应，其栅极701连接至列地址信号212的逻辑取反信号、源漏极与电容器相连。

在另一个更加具体的方案中，如附图8(g)所示，采样保持电路203和/或采样保持电路233包括电容器820、开关晶体管821、晶体管822、晶体管826、晶体管827、晶体管828和晶体管830。开关晶体管821的栅极由列地址信号212控制，当列地址信号212控制了开关晶体管821打开时，模拟视频信号411上的电压值存入到电容器820上，当列地址信号212将开关晶体管821关闭时，电容器保持前一次模拟视频信号411上的电压值，并将电压值通过输出晶体管822输出到该采样保持电路对应的列线111上。晶体管822、晶体管826、晶体管827和晶体管828组成电流镜向列线111输出电流或电压，晶体管826和晶体管828的栅极互连。晶体管830用于去除沟道电荷注入效应，其栅极701连接至列地址信号212的逻辑取反信号、源漏极与电容器相连。进一步地，可以增加更多晶体管形成共源共栅电流镜向列线111输出电流或电压，本例不再详述。

以下阐述了第七实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，列驱动电路102还包括当清屏信号有效时将像素阵列电路101的所有列线111立即驱动至使所述微发光器件熄灭时所需电压的功能，通常为最低电平(或最高电平)，以及当全屏信号有效时将像素阵列电路的所有列线111立即驱动至使所述微发光器件点亮时所需电压的功能，通常为最高电平(或最低电平)。所述清屏信号和全屏信号来自于所述驱动电路的外部控制器或时序控制器401。

以下阐述了第八实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一、第二或第五实施例基本相同，特别之处在于，控制电路104还包含了将数字视频信号410映射为使所述微发光器件的亮度与数字视频信号410形成人眼可识别的线性关系的映射电路。所述映射为一种可用函数拟合的关系，所述函数为指数函数、傅立叶函数、高斯函数、多项式函数、幂函数、有理函数等，且所述映射使所述微发光器件的亮度与所述视频数据形成人眼可识别的线性关系。通常，人眼识别的亮度与仪器测量得到的亮度值非呈线性关系，且所述微发光器件与所述视频数据亦非呈线性关系，但是经过所述映射后，人眼识别的亮度与所述视频数据呈现线性关系。所述映射电路包含了逻辑电路和/或存储器和/或微处理器，所述存储器为随机存储器、只读存储器、非易失性存储器和/或一次性编程逻辑。

以下阐述了第九实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一、第二或第五实施例基本相同，特别之处在于，行驱动电路103还包括可增强所述行电平转换电路302输出信号驱动能力的电路。

以下阐述了第十实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一、第二或第五实施例基本相同，特别之处在于，列选址电路201/231、行选址电路301和时序控制器401包括工作于第一电压的电路，所述像素阵列电路101、采样保持电路203/233包括工作于第二电压的电路，所述数模转换器402、列电平转换电路202/232、行电平转换电路302包括将第一电压转换为第二电压的电路，所述第二电压大于第一电压。在一个更加具体的方案中，第二电压为3.3V～8V，第一电压为1.2～3.3V。

以下阐述了第十一实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图9所示，列驱动电路102包含了分别位于驱动电路两侧的奇列驱动电路107和偶列驱动电路108，奇列驱动电路107用于驱动所有奇数列，偶列驱动电路108用于驱动所有偶数列。奇列驱动电路107包含奇列选址电路201、奇列电平转换电路202、奇列采样保持电路203，偶列驱动电路108包含偶列选址电路251、偶列电平转换电路252和偶列采样保持电路253。奇列驱动电路107和偶列驱动电路108的工作方式类似，所不同的是奇列和偶列的数量都为N/2，本实施例不再细述。

进一步地，奇列驱动电路107和偶列驱动电路108共同一个行驱动电路103。

进一步地，奇列驱动电路107和偶列驱动电路108可互换位置。

以下阐述了第十二实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图10所示，分为上驱动电路和下驱动电路：上驱动电路包含上列驱动电路134和上行驱动电路132，上列驱动电路134用于控制和驱动像素阵列101中上半部分像素电路的列线，上行驱动电路132用于控制和驱动像素阵列101中上半部分像素电路的行线；下驱动电路包含下列驱动电路135和下行驱动电路133，下列驱动电路135用于控制和驱动像素阵列101中下半部分像素电路的列线，下行驱动电路133用于控制和驱动像素阵列101中下半部分像素电路的行线。

进一步地，上列驱动电路134位于像素阵列的上侧，下列驱动电路135位于像素阵列101的下侧。上行驱动电路132和下行驱动电路133位于像素阵列101的左侧或右侧。上列驱动电路114、上行驱动电路132、下列驱动电路115、下行驱动电路133的工作方式同第一实施例或第二实施例，所不同的是上行驱动电路132和下行驱动电路133的行数为M/2，本实施例不再细述。

以下阐述了第十三实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图11所示，分为左驱动电路和右驱动电路：左驱动电路包含左列驱动电路141和左行驱动电路143，左列驱动电路141用于控制和驱动像素阵列101中左半部分像素电路的列线，左行驱动电路143用于控制和驱动像素阵列101中左半部分像素电路的行线；右驱动电路包含右列驱动电路142和右行驱动电路144，右列驱动电路142用于控制和驱动像素阵列101中右半部分像素电路的列线，右行驱动电路144用于控制和驱动像素阵列101中右半部分像素电路的行线。

进一步地，左行驱动电路143位于像素阵列的左侧，右行驱动电路144位于像素阵列的右侧。左列驱动电路141和右列驱动电路142位于像素阵列101的上侧或下侧。所述左列驱动电路141、左行驱动电路143、右列驱动电路142、右行驱动电路144的工作方式同第一实施例或第二实施例，所不同的是左列驱动电路116和右列驱动电路117的列数为N/2，本实施例不再细述。

特别地，在左列驱动电路141中像素数据从右向左移位，在右列驱动电路142中像素数据从左向右移位，每一行移位数量不必相同。具体而言，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)或x²/a²+y²/b²＝1等，其中R为显示器的总行数或总列数，a或b为椭圆的参数，自变量x为行的序号，函数值y为每行的移位数据)的规律在上半屏的时候递增、在下半屏的时候递减，构成一个正圆形或椭圆形或不规则四边形的显示区域，如图13阴影部分所示。

以下阐述了第十四实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图12所示，分为左上列驱动电路151、左上行驱动电路155、右上列驱动电路152、右上行驱动电路157、左下列驱动电路153、左下行驱动电路156、右下列驱动电路154、右下行驱动电路158。左上列驱动电路151用于控制和驱动像素阵列101中左上半部分像素电路的列线，左上行驱动电路155用于控制和驱动像素阵列101中左上半部分像素电路的行线，右上列驱动电路152用于控制和驱动像素阵列101中右上半部分像素电路的列线，右上行驱动电路157用于控制和驱动像素阵列101中右上半部分像素电路的行线，左下列驱动电路153用于控制和驱动像素阵列101中左下半部分像素电路列线，左下行驱动电路156用于控制和驱动像素阵列101中左下半部分像素电路的行线，右下列驱动电路154用于控制和驱动像素阵列101中右下半部分像素电路的列线，右下行驱动电路158用于控制和驱动像素阵列101中右下半部分像素电路的行线。

进一步地，左上列驱动电路151和左上行驱动电路155位于像素阵列101的左上侧，右上列驱动电路152和右上行驱动电路157位于像素阵列101的右上侧，所述左下列驱动电路153和左下行驱动电路156位于像素阵列101的左下侧，所述右下列驱动电路154和右下行驱动电路158位于像素阵列101的右下侧。左上列驱动电路151、左上行驱动电路155、右上列驱动电路152、右上行驱动电路157、左下列驱动电路153、左下行驱动电路156、右下列驱动电路154、右下行驱动电路158的工作方式同第一实施例或第二实施例，所不同的是左上列驱动电路151、右上列驱动电路152、左下列驱动电路153、右下列驱动电路154的列数为N/2，左上行驱动电路155、右上行驱动电路157、左下行驱动电路156、右下行驱动电路158的行数为M/2，本实施例不再细述。

特别地，在左上驱动电路151和左下驱动电路153中像素数据从右向左移位，在右上驱动电路152和右下驱动电路154中像素数据从左向右移位，每一行移位数量不必相同。具体而言，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)等，其中R为显示器的总行数或总列数，自变量为行的序号，函数值为每行的移位数据)的规律在上半屏的时候递增、在下半屏的时候递减，构成一个正圆形或椭圆形或不规则四边形的显示区域，如图14阴影部分所示。

以下阐述了第十五实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十四实施例基本相同，特别之处在于，行和列的位置可以放置在像素电路101的左侧或右侧。

以下阐述了第十六实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十四实施例基本相同，特别之处在于，行和列的位置可以互换，从而使显示内容旋转90度或270度。

以下阐述了第十七实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十六实施例基本相同，特别之处在于，还至少包含了以下模块中的一个：数据处理器、视频数据接口、温度传感器、数模转换器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、测试图案发生器、随机存储器、只读存储器、非易失性存储器、一次性编程存储器、嵌入式微处理器。

进一步地，所述数据处理器至少包括以下功能中的一个：发光器件的亮度调整、对比度调整、色彩饱和度调整、伽玛校正、图像缩放、图像增强、图像格式转换、灰度抖动控制。

进一步地，所述视频数据接口包含了按照依次顺序或随机顺序传输视频数据的功能，且采用电平方式或差分方式传输；所述温度传感器用于将驱动电路内部温度转化为电压信号；所述模数传输器将温度传感器输出的电压信号转换为数字信号；所述DC-DC控制器用于产生负电压；所述低压差线性稳压器用于产生驱动电路的工作电压；所述锁相环用于产生高频时钟信号；所述串行配置接口用于以串行方式接受配置数据或将驱动电路的内部数据读出，所述配置寄存器用于存储配置参数，所述嵌入式微处理器用于控制所述驱动电路。

进一步地，所述视频数据接口为的CMOS电平和/或LVDS电平，且包含了按照由上向下或由下向上顺序或按照随机顺序传输视频数据的功能。现有技术中，常用的用于传输视频的接口包含VGA、AV、DVI、HDMI、LVDS、MIPI、DP/EDP。这些接口通过FPGA或专用芯片传送视频数据至所述硅基微型显示器驱动电路。

进一步地，所述LVDS接口为一种低摆幅的差分信号，摆幅不大于800mV，单对线的传输速度大于1Gbps，所述低压差分接口用于将所述低摆幅的差分信号解调成电平信号，通过低压差分接口中的串并转移模块，可将高频串行信号转移为低频并行信号，所述低压差分接口中还包含锁相环和同步信号。

以下阐述了第十八实施例：

本实施例阐述了一种显示器，至少包含了第一至第十七实施例中任何一种硅基显示器的驱动电路，并且显示器的微发光器件位于所述像素电路的上方或垂直上方。

进一步地，所述微发光器件通过驱动电路的金属电极引出，所述金属电极为阳极或阴极。所述微发光器件的另一端通过第三实施例中所述公共端引出，所述公共端连接至正电源、地或负电源。

进一步地，所述微发光器件的点距不大于15微米。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (3)

1.一种硅基微型显示器的驱动电路，包括微发光器件，所述微发光器件为有机电致发光器件，其特征在于：

包括由呈阵列排布的像素电路构成的像素阵列电路、列驱动电路、行驱动电路和控制电路，所述像素阵列电路、列驱动电路、行驱动电路、控制电路和微发光器件集成于同一个硅衬底上；

所述像素电路用于当连接至像素阵列电路行线的选择信号有效时将连接至所述像素阵列电路列线的数据信号保存并产生微电流或微电压，所述微电流或微电压用以驱动连接至所述像素电路的微发光器件；

所述列驱动电路包括用于产生列地址信号的列选址电路、用于将列地址信号的电平转换为更高电平的列电平转换电路和用于接收模拟视频信号的采样保持电路；

所述行驱动电路包括用于产生行地址信号的行选址电路和用于将行地址信号的电平转换为更高电平的行电平转换电路；

所述控制电路包括用以控制所述列选址电路和所述行选址电路的时序控制器以及用于将数字视频信号转换为模拟视频信号的数模转换器，所述模拟视频信号输入至所述列驱动电路中的采样保持电路；

所述控制电路包括至少一个数模转换器和至少一组采样保持电路，每个数模转换器分别将不同色彩分量的数字视频信号转换为模拟电压信号输入不同的采样保持电路，所述色彩分量包括所述微发光器件发出的红色光、绿色光、蓝色光或白色光；

配置于同一个彩色像素的不同色彩分量的像素电路共用了相同的列地址信号和相同的行选址信号，且所述不同色彩分量的像素电路依次重复排列；

所述微发光器件的一端连接至像素电路，另一端连接至公共端，所述公共端连接至正电源、地或负电源；

所述列选址电路和/或行选址电路还各自包括在像素时钟有效边沿进行串行移位的移位寄存器，所述移位寄存器产生了依次有效的列地址信号，所述像素时钟由经过呈树状结构的时钟缓存器的外部输入，所述呈树状结构的时钟缓存器使时钟信号到达每个所述移位寄存器的时间均在所述移位寄存器的建立时间和保持时间范围内；所述移位寄存器还包括双向移位功能和/或从某一特定寄存器开始移位的功能；

所述采样保持电路包含了开关晶体管和电容器，并且包括当所述开关晶体管打开时将所述模拟视频信号的电压写入至所述电容器上且当所述开关晶体管关闭时将前一次写入的所述模拟视频信号的电压保存在所述电容器上的功能；所述采样保持电路还包括晶体管(830)，所述晶体管(830)的栅极连接至列地址信号的逻辑取反信号，所述晶体管(830)的源漏极与所述电容器相连；

所述列驱动电路包含了与所述像素阵列电路中像素电路列数的数量相对应的采样保持电路，且每列所述采样保持电路都将所述电容器上保持的电压值传输到该列像素电路的列线上，且当某行的行线为有效电平时，所述列线上的电压被保存入该行的像素电路中；

所述采样保持电路包含了电流源结构的电路和/或共源结构的电路和/或共栅结构的电路和/或共源共栅结构的电路；

所述采样保持电路还包括当清屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件熄灭时所需电压的功能，以及当全屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件点亮时所需电压的功能；

所述控制电路还包含了将所述数字视频信号映射为使所述微发光器件的亮度与所述数字视频信号形成人眼可识别的线性关系的映射电路，所述映射电路包含了逻辑电路和/或存储器和/或微处理器；

所述行驱动电路还包括可增强所述行电平转换电路输出信号驱动能力的电路；

所述列选址电路、行选址电路和时序控制器包括工作于第一电压的电路，所述像素阵列电路和采样保持电路包括工作于第二电压的电路，所述数模转换器、列电平转换电路和行电平转换电路包括将第一电压转换为第二电压的电路，所述第二电压大于第一电压；

所述列驱动电路分为上驱动电路和下驱动电路，和/或左驱动电路和右驱动电路，所述上驱动电路用以驱动上半屏的行线和列线，所述下驱动电路用以驱动下半屏的行线和列线，所述左驱动电路用以驱动左半屏的行线和列线，所述右驱动电路用以驱动下半屏的行线和列线；

在所述左驱动电路中像素数据从右向左移位，在所述右驱动电路中像素数据的从左向右移位，每一行移位的数据数量按照三角函数或平方函数的规律在上半屏递增且在下半屏递减，构成一个正圆形或椭圆形或不规则四边形的显示区域。

2.如权利要求1所述的驱动电路，其特征在于，还至少包含了以下模块中的一个：数据处理器、视频数据接口、温度传感器、数模转换器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、测试图案发生器、随机存储器、只读存储器、非易失性存储器、一次性编程存储器、嵌入式微处理器；所述数据处理器至少包括以下功能中的一个：发光器件的亮度调整、对比度调整、色彩饱和度调整、伽玛校正、图像缩放、图像增强、图像格式转换、灰度抖动控制。

3.一种硅基微型显示器，其特征在于，包括如权利要求2所述的硅基显示器的驱动电路，所述显示器的微发光器件位于所述像素电路的上方或垂直上方。

Images