CN101170074A

CN101170074A - 一种提高超深亚微米mosfet抗辐照特性的方法

Info

Publication number: CN101170074A
Application number: CNA2007101772502A
Authority: CN
Inventors: 裴云鹏; 黄如
Original assignee: Peking University
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2007-11-13
Filing date: 2007-11-13
Publication date: 2008-04-30
Anticipated expiration: 2027-11-13
Also published as: CN101170074B

Abstract

本发明提供了一种提高超深亚微米MOSFET抗辐照特性的方法，属于场效应晶体管MOSFET技术领域。该方法首先定义场效应晶体管器件的隔离区，并在该隔离区域刻蚀一个沟槽；然后，在所述沟槽内壁上淀积一绝缘介质层；最后淀积半导体材料填充上述沟槽。采用本发明可使场效应晶体管隔离结构的氧化层厚度大约是传统STI结构的1/15，由于辐照产生的电荷数与氧化层的厚度成正比，辐照产生的电荷数约是传统STI的1/15，因此，本发明可有效改善超深亚微米场效应晶体管MOSFET器件的抗辐照性能。

Description

一种提高超深亚微米MOSFET抗辐照特性的方法

技术领域

本发明属于场效应晶体管(MOSFET-Metal Oxide Silicon Field EffectTransistor，简称MOSFET)技术领域，尤其涉及一种提高超深亚微米MOSFET抗辐照特性的方法。

背景技术

在辐射环境中的MOSFET，辐照会引起氧化层中固定陷阱电荷的堆积和二氧化硅/硅界面态的增加，进而导致器件阈值电压的漂移和泄漏电流的增加。对于超深亚微米的器件，隔离区成为辐照的敏感区。为了提高超深亚微米MOSFET(也可称为器件)的抗辐照特性，人们提出了几种不同的方法：

方法一：保护环结构。I.Yoshii等人在文献“TOTAL-DOSE CHARACTERIZATIONOF A HIGH-PERFORMANCE RADIATION-HARDENED 1.0um CMOS SEA-OF-GATESTECHNOLOGY”(IEEE TRANSACTIONS ON NUCLEAR SCIENCE，VOL.37，NO.6，DECEMBER 1990)中提到可以用保护环结构提高器件的抗辐照特性。这种方法在场氧隔离和器件之间掺入与衬底掺杂类型相同的杂质，该区域与源漏之间形成了pn结，实现了场氧与源漏的隔离，减小了器件源漏极之间的泄漏电流；在场氧的下面进行与衬底掺杂类型相同的高掺杂，提高寄生晶体管的阈值电压，从而减小了器件之间的泄漏电流。但是这种方法在场氧合晶体管之间增加了一个掺杂区域，这必然会增大芯片的面积，不利于芯片集成度的提高。

方法二：环栅器件。D.R.Alexander等人在文献“Design issues forradiation tolerant microcircuits in space，”(IEEE NSREC Short Course，1996，V-1.)中提到采用环栅结构来提高器件的抗辐照特性。其结构如图1所示，101为该器件的栅，102、103分别为器件的源漏，实验结果表明环栅器件具有较强的加固能力。因为栅的两侧只是源和漏，与场氧化层没有接触，因此不会形成器件源漏极之间泄漏通路。但是对于器件之间的泄漏，这种结构没有办法抑制。而且由于环栅器件本身特有的结构，即环的周长为器件的宽度，所以它的宽长比没有办法做的很小。这样应用于电路的时候就有很多限制。环栅器件的另一个缺点是，由于其器件结构与常规器件不同，因此，应用于电路模拟的时候还需要对它重新建立模型。

上述两种方法都不是比较理想的抗辐照器件。比较理想的抗辐照器件，首先要具有较好的抗辐照特性，其次器件的尺寸不会受到限制，而且又不会影响器件的集成度，同时从模型的角度来讲应尽量能沿用CMOS的模型。

如何提高超深亚微米场效应晶体管的抗辐照能力成为当今研究的热点和难点。

发明内容

本发明的目的在于提供一种提高MOSFET抗辐照特性的方法。该方法有效地改善了超深亚微米场效应晶体管MOSFET器件的抗辐照性能。本发明的上述目的是通过如下的技术方案予以实现的：

一种提高超深亚微米MOSFET抗辐照特性的方法，其步骤包括：

1)定义场效应晶体管器件的隔离区，并在该隔离区域刻蚀一个沟槽；

2)在所述沟槽内壁上淀积一绝缘介质层；

3)淀积半导体材料填充上述沟槽。

在所述半导体材料内掺杂与衬底掺杂类相同的杂质，即对于NMOSFET，掺入P型杂质；对于PMOSFET，掺入N型杂质，掺杂的量的范围可为5e16cm^-3-1e19cm^-3。

所述绝缘介质层为二氧化硅、SiO_xN_y、Al₂O₃或HfO₂等高K材料。

绝缘介质层的厚度为10nm-40nm。

所述半导体材料为多晶硅、硅、锗等半导体材料。

步骤3之后，化学机械抛光去掉高于绝缘介质层的半导体材料，使得隔离区的表面变得平坦。

步骤3之后，在氯气气氛中通过RIE刻蚀来调整多晶硅的高度，去掉高于绝缘介质层的多晶硅材料。

在所述隔离区下方掺入与衬底掺杂类型相同的高浓度杂质。

本发明有以下优点：

目前研究结果表明，辐照效应是和器件中的氧化层厚度密切相关。随着厚度的减小，辐照的影响越来越小。Jim Schwank在文献“Total-Dose Effects in MOSDevices”(IEEE NSREC Short Course，2002，III-4.)中提到：随着器件特征尺寸的不断减小，当栅氧厚度小于6nm时，总剂量效应对栅氧的影响可以忽略不计，因此，超深亚微米器件的栅氧具有本征加固能力。采用本发明可使场效应晶体管隔离结构的氧化层厚度大约是传统STI结构的1/15，由于辐照产生的电荷数与氧化层的厚度成正比，所以，辐照产生的电荷数是传统STI的1/15。如对本发明中的半导体材料进行掺杂，即对于NMOS掺入P型杂质，对于PMOS掺入N型杂质，进行这种类型的掺杂，可以提高该寄生管的阈值电压。这能大大地减小器件之间和器件源漏极之间泄漏电流。掺杂的浓度越高，阈值电压越大。对于本征掺杂的多晶硅，这种掺杂的多晶硅最大能提高阈值电压0.56伏，而对于相反类型的掺杂，最大能提高1.12伏。

附图说明

下面结合附图对本发明进一步详细地说明：

图1为已知的环栅nMOSFET器件的俯视图，图中，阴影方框的周长为该器件的宽度；其中：101-栅；102-源(漏)；103-漏(源)。

图2为本发明晶体管的俯视示意图；其中，202-源(漏)；203-漏(源)；204-栅。

图3为图6沿22-22⁺线所取的剖面图；其中，205-栅氧化层；206-隔离结构中的多晶硅；207-隔离结构中的二氧化硅。

图4为图2沿11-11⁺线所取的剖面图；

图5至图12是本发明实施例中所制备的器件在各个步骤形成的结构示意图，分别与实施例的步骤1)——8)对应；其中，201-硅衬底；202-源(漏)203-漏(源)；204-栅；205-栅氧化层；206-隔离结构中的多晶硅；207-隔离结构中的二氧化硅；208-作为硬掩模的氮化硅；209-作为硬掩模的二氧化硅；210-隔离结构中的多晶硅氧化后的二氧化硅；211-隔离结构上淀积的二氧化硅。

图13为本发明具体实施例中多晶硅本征掺杂和掺杂浓度为1e18cm^-3时，场效应晶体管隔离结构的导带能级；

图14为本发明具体实施例中多晶硅本征掺杂和掺杂浓度为1e18cm^-3时，场效应晶体管隔离结构所产生的电荷数；

图15为常规STI在不同辐照剂量下的转移曲线；

图16为本发明具体实施例中多晶硅掺杂浓度为1e18cm^-3时，场效应晶体管隔离结构在不同辐照剂量下的转移曲线；

具体实施方式

下面参照本发明的附图，更详细的描述出本发明的最佳实施例。

图2、图3和图4为本发明晶体管的一个具体实施例的结构示意图，该器件结构依次包括：201-硅衬底、202-源(漏)、203-漏(源)、204-栅、205-栅氧化层、206-隔离结构中的多晶硅、207-隔离结构中的二氧化硅。该器件的沟道长度为180纳米、栅氧层厚度是3.2纳米、隔离结构的深度为300nm，隔离结构中的多晶硅的掺杂浓度为1e18cm^-3。

以下结合图5至图12详细描述制备上述晶体管的一种实现方法，以NMOSFET为例来介绍本发明的实现方法。该方法以多晶硅作为填充材料，但不构成对本发明的限制。参照图5至图12，该方法具体包括如下步骤：

1)p型硅衬底201，淀积生长二氧化硅209/氮化硅208层，电子束光刻定义STI区，RIE刻蚀300nm的STI，形成图9中的结构，也可以在STI下方掺杂高浓度的p型杂质，以提高寄生管的阈值电压；

2)热氧化生长薄的二氧化硅207，厚度20纳米，形成图6中的结构，该氧化过程如果在氮气的气氛中进行，会更有利于提高器件的抗辐照特性；

3)LPCVD淀积(低压化学气象淀积)多晶硅，形成图7中的结构；

4)CMP(化学机械抛光)去掉LPCVD的多晶硅，以氮化硅为停止层，形成图8中的结构；

5)通过离子注入实现对多晶硅的P型掺杂，如图9中所示；

6)用CF₄(加O2，SF6和NF3)的等离子体刻蚀作为硬掩膜的氮化硅208，剩下作为刻蚀停止层的二氧化硅层209，如图10所示；

7)然后再以二氧化硅为停止层做CMP(化学机械抛光)，磨掉高于二氧化硅的多晶硅使得表面变得平坦，如图11所示；

8)LPCVD淀积(低压化学气象淀积)一层二氧化硅，如图12所示；

到此为止，已经得到如图12所示的具有P型掺杂多晶硅的隔离结构。

步骤7可以用以下步骤代替：CL2(氯气)的气氛中通过RIE刻蚀来调整多晶硅的高度，然后对多晶硅进行再氧化，这样可以减少一步CMP工艺。

其余步骤为制作常规MOSFET的步骤，譬如热氧化形成栅氧、定义栅线条、源漏区掺杂、LPCVD淀积低氧、开孔、溅射金属、金属线、合金、钝化，最后就能得到可以用于测试的成品器件。

本发明隔离结构中的多晶硅可以采用硅、锗等半导体材料替换，隔离结构中的二氧化硅可以采用SiON，Al₂O₃，HfO₂等高K材料替换。

图13为多晶硅本征掺杂和掺杂浓度为1e18cm^-3时，隔离结构的导带能级，从图中可以看出，本征掺杂时，多晶硅与衬底之间的导带差为0.56电子伏，掺杂浓度为1e18cm^-3时，导带差接近于0电子伏。所以提高多晶硅的掺杂浓度有利于提高寄生管的阈值电压。采用这种掺杂的另一个好处是降低了二氧化硅中的电场强度。二氧化硅中的电场强度决定着复合以后的电荷数。电场越弱，最终产生的电荷数就越少。图14所示为多晶硅本征掺杂和掺杂浓度为1e18cm^-3时，隔离结构中产生的电荷数，从图中可以看出，两者大约相差一个量级。本文提出的这种加固方法不改变器件的结构，因此器件的模型还可以采用传统CMOS的模型，而且尺寸也不会受到限制。本实施例中采用的器件的直流特性，与传统场效应晶体管器件比较，分别如图15和图16所示。两种器件的栅长180纳米、栅氧厚度3.2纳米、沟道宽度为220纳米、隔离结构深度为300纳米等参数相同。图15为常规STI在不同辐照剂量下的转移曲线。图中横坐标为栅电压(V_g)，纵坐标为漏极电流(I_d)，漏压为0.05V。从图中可以看出，当辐照剂量达到1Mrad时，器件的泄漏电流达到了10^-6安培。相比之下，图16为多晶硅掺杂浓度为1e18cm^-3时隔离结构在不同辐照剂量下的转移曲线，从图中可以看出，即使辐照剂量达到1Mrad时，对器件的特性也基本没有影响。

上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。

Claims

1.一种提高超深亚微米MOSFET抗辐照特性的方法，其步骤包括：

1)定义场效应晶体管器件的隔离区，在该隔离区域刻蚀一个沟槽；

2)在所述沟槽内壁上淀积绝缘介质层；

3)淀积半导体材料填充上述沟槽。

2.如权利要求1所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：在所述半导体材料内掺杂杂质，即对于NMOSFET，掺入P型杂质；对于PMOSFET，掺入N型杂质。

3.如权利要求2所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：上述杂质的量的范围为5e16cm^-3-1e19cm^-3。

4.如权利要求1或2所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：所述绝缘介质层为二氧化硅、SiO_xN_y、Al₂O₃、HfO₂、或其它高K材料。

5.如权利要求4所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：所述绝缘介质层的厚度范围为10nm-40nm。

6.如权利要求1或2所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：所述半导体材料为多晶硅、硅或锗。

7.如权利要求1或2所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：在所述隔离区下方掺入与衬底掺杂类型相同的高浓度杂质。

8.如权利要求1或2所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：步骤3之后，化学机械抛光去掉高于绝缘介质层的半导体材料，使得隔离区的表面变得平坦。

9.如权利要求1或2所述的提高超深亚微米MOSFET抗辐照特性的方法，其特征在于：步骤3之后，在氯气气氛中通过RIE刻蚀来调整多晶硅的高度，去掉高于绝缘介质层的多晶硅材料。