CN103000512B - 定义深沟槽用的硬掩模层的图案化方法 - Google Patents

定义深沟槽用的硬掩模层的图案化方法 Download PDF

Info

Publication number
CN103000512B
CN103000512B CN201110268927.XA CN201110268927A CN103000512B CN 103000512 B CN103000512 B CN 103000512B CN 201110268927 A CN201110268927 A CN 201110268927A CN 103000512 B CN103000512 B CN 103000512B
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
deep trench
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110268927.XA
Other languages
English (en)
Other versions
CN103000512A (zh
Inventor
许胜杰
萧世和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201110268927.XA priority Critical patent/CN103000512B/zh
Publication of CN103000512A publication Critical patent/CN103000512A/zh
Application granted granted Critical
Publication of CN103000512B publication Critical patent/CN103000512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种定义深沟槽用的硬掩模层的图案化方法，该图案化方法包括首先提供基底，该基底上已形成有隔离结构。接着于该基底上形成硬掩模层，再于硬掩模层上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层中有深沟槽开口图案位于隔离结构上方。然后以图案化光致抗蚀剂层为掩模，使用不含氢元素的蚀刻气体蚀刻硬掩模层，以将上述深沟槽开口图案转移至硬掩模层。

Description

定义深沟槽用的硬掩模层的图案化方法
技术领域
本发明涉及一种集成电路工艺，且特别是涉及一种定义深沟槽用的硬掩模层的图案化方法。
背景技术
为节省电路面积，集成电路工艺中常有将元件形成在基底中的深沟槽中的作法。例如，嵌入式随机存取存储器(DRAM)存储单元的电容器即可形成在基底中的深沟槽中。
由于深沟槽的深度很大，故通常须以硬掩模层定义。此种硬掩模层的材料通常为氮化硅，其图案化所用的蚀刻气体含有氟碳氢化合物，如CHF3、CH2F2等。然而，使用此种蚀刻气体蚀刻硬掩模层时，反应腔壁会有严重的聚合物沉积问题，使反应腔室须经常保养。
发明内容
因此，本发明提供一种定义深沟槽用的硬掩模层的图案化方法。
本发明的定义深沟槽用的硬掩模层的图案化方法的步骤如下。首先提供基底，其上已形成有隔离结构，再于此该基底上形成硬掩模层。接着于硬掩模层上形成图案化光致抗蚀剂层，其中有深沟槽开口图案位于隔离结构上方。然后以图案化光致抗蚀剂层为掩模，使用不含氢元素的蚀刻气体蚀刻硬掩模层，以将深沟槽开口图案转移至硬掩模层。
在一些实施例中，硬掩模层的材料包括硅化合物。此种硬掩模层的蚀刻气体可包括全氟碳化物，且可还包括氩气及氧气。上述全氟碳化物可选自由四氟化碳(CF4)、全氟丁烯(C4F8)及全氟戊炔(C5F8)所组成的族群。上述硅化合物可包括氮化硅。上述硬掩模层可包括第一氮化硅层、第一氮化硅层上的氧化硅缓冲层，以及氧化硅缓冲层上的第二氮化硅层。
采用本发明的定义深沟槽用的硬掩模层的图案化方法时，由于蚀刻气体不含氢元素，故聚合物的形成可大幅减少，而可减少反应腔室的保养频率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1～2为本发明实施例的定义深沟槽用的硬掩模层的图案化方法的剖面示意图。
图3～4为本发明实施例的后续形成深沟槽的步骤的剖面示意图。
图5为本发明实施例的后续形成DRAM存储单元的步骤的剖面示意图。
附图标记说明
100：基底 102：隔离结构
103：垫氧化层 104：硬掩模层
106、110：氮化硅层 108：氧化硅缓冲层
116：底抗反射层 118：图案化光致抗蚀剂层
120、130：深沟槽开口图案 132：深沟槽
136：绝缘层 138：外电极
140：介电层 144：内电极
148：深阱区 150：绝缘层
152：字线 154：源/漏极区
156：自对准金属硅化物层 158a：接触窗、共用接触窗
158b：共用接触窗
具体实施方式
下文所述的实施例是用以进一步说明本发明，其并非用以限定本发明的范围。
图1～2为本发明实施例的定义深沟槽用的硬掩模层的图案化方法的剖面示意图。
请参照图1，首先提供基底100，其上已形成有隔离结构102，以及在隔离结构102的工艺之后余留下来的垫氧化层103。基底100例如为单晶硅基底。隔离结构102例如为浅沟槽隔离(STI)结构，其材料例如是以化学气相沉积法(CVD)形成的氧化硅。接着于基底100上形成硬掩模层104，其覆盖隔离结构102及垫氧化层103。硬掩模层104可包括第一氮化硅层106、第一氮化硅层106上的氧化硅缓冲层108，以及氧化硅缓冲层108上的第二氮化硅层110。第一氮化硅层106与第二氮化硅层110厚度可大致相同，例如为1300～1700埃，氧化硅缓冲层108的厚度例如为100～300埃。该硬掩模层104亦可仅含单一氮化硅层。
接着于硬掩模层104上形成底抗反射层(BARC)116与图案化光致抗蚀剂层118，其中图案化光致抗蚀剂层118中有深沟槽开口图案120位于隔离结构102上方。图案化光致抗蚀剂层118的厚度例如为3900～4500埃。
请参照图2，接着以图案化光致抗蚀剂层118为掩模，使用不含氢元素的蚀刻气体产生等离子体以各向异性蚀刻底抗反射层116与硬掩模层104，而将深沟槽开口图案120转移至硬掩模层104中，亦即在第二氮化硅层110、氧化硅缓冲层108与第一氮化硅层106中形成深沟槽开口图案130。上述蚀刻气体可包括全氟碳化物，且可还包括氩气及选择性的氧气，由于氧气可以增加待蚀刻物与非待蚀刻物之间的蚀刻选择比，故可以进一步控制蚀刻轮廓。全氟碳化物例如是选自由四氟化碳(CF4)、全氟丁烯(C4F8)及全氟戊炔(C5F8)所组成的族群。
在上述蚀刻工艺中，蚀刻第二氮化硅层110所用的蚀刻配方可异于蚀刻氧化硅缓冲层108与第一氮化硅层106所用者，其中后者的RF功率、氩气流量可比前者高出数倍，以提高物理性轰击的效果。
在上述蚀刻工艺的一个实例中，蚀刻第二氮化硅层110的配方为：压力＝40～60mTorr、RF功率＝500～700W、全氟碳化物C4F8流量＝9～15sccm、氩气流量＝50～150sccm、氧气流量＝10～30sccm；蚀刻氧化硅缓冲层108与第一氮化硅层106的配方：压力＝40～60mTorr、RF功率＝1300～1700W、C4F8流量＝9～15sccm、氩气流量＝100～400sccm、氧气流量＝10～30sccm。
在以上实施例的定义深沟槽用的硬掩模层的图案化方法中，由于蚀刻气体不含氢元素，故聚合物的形成可大幅减少，而可减少反应腔室的保养频率。
图3～4为本发明实施例的后续形成深沟槽的步骤的剖面示意图。
请参照图3，接着以图案化光致抗蚀剂层118与经图案化的硬掩模层104为掩模蚀刻隔离结构102及垫氧化层103，以除去暴露于深沟槽开口图案130中的隔离结构102及垫氧化层103。其中所用的蚀刻气体除了前述的全氟碳化物、氩气及氧气以外，可还含有选择性的一氧化碳(CO)，由此避免蚀刻反应终止。
请参照图3～4，接着以图案化硬掩模层104为掩模蚀刻基底100，以于基底100中形成深沟槽132。在此蚀刻工艺结束后，硬掩模层104中只有第一氮化硅层106留下。然后于深沟槽132侧壁形成绝缘层136，其方法例如是先以热氧化法于深沟槽132侧壁与底部形成氧化层，再以各向异性蚀刻除去深沟槽132底部的氧化层。
图5为本发明实施例的后续形成DRAM存储单元的步骤的剖面示意图。
请参照图5，接着依序于深沟槽132中形成电容器的外电极140、介电层144及内电极146，去除氮化硅层106，再形成与各外电极140电性连接的深阱区148、部分嵌进内电极146的绝缘垫150、字线152、源/漏极区154、自对准金属硅化物(salicide)层156、接触窗158a与共用接触窗(share contact)158b等等。
虽然上述本发明的实施例的方法是用来图案化定义DRAM存储单元的电容器的深沟槽所用的硬掩模层，但该方法不仅限于此用途，而亦可用来图案化定义其他元件的深沟槽所用的硬掩模层。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (4)

1.一种定义深沟槽用的硬掩模层的图案化方法，包括：
提供基底，该基底上已形成有隔离结构；
于所提供的该基底上形成硬掩模层，其中该硬掩模层包括第一氮化硅层、该第一氮化硅层上的氧化硅缓冲层，以及该氧化硅缓冲层上的第二氮化硅层，该第一氮化硅层与该第二氮化硅层的厚度同为1300～1700埃，该氧化硅缓冲层的厚度为100～300埃；
于该硬掩模层上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层中有深沟槽开口图案位于该隔离结构上方；以及
以该图案化光致抗蚀剂层为掩模，使用不含氢元素的蚀刻气体蚀刻该硬掩模层，以将该深沟槽开口图案转移至该硬掩模层。
2.如权利要求1所述的定义深沟槽用的硬掩模层的图案化方法，其中该蚀刻气体包括全氟碳化物。
3.如权利要求2所述的定义深沟槽用的硬掩模层的图案化方法，其中该全氟碳化物选自由四氟化碳、全氟丁烯及全氟戊炔所组成的族群。
4.如权利要求2所述的定义深沟槽用的硬掩模层的图案化方法，其中该蚀刻气体还包括氩气及氧气。
CN201110268927.XA 2011-09-13 2011-09-13 定义深沟槽用的硬掩模层的图案化方法 Active CN103000512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110268927.XA CN103000512B (zh) 2011-09-13 2011-09-13 定义深沟槽用的硬掩模层的图案化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110268927.XA CN103000512B (zh) 2011-09-13 2011-09-13 定义深沟槽用的硬掩模层的图案化方法

Publications (2)

Publication Number Publication Date
CN103000512A CN103000512A (zh) 2013-03-27
CN103000512B true CN103000512B (zh) 2017-08-22

Family

ID=47928942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110268927.XA Active CN103000512B (zh) 2011-09-13 2011-09-13 定义深沟槽用的硬掩模层的图案化方法

Country Status (1)

Country Link
CN (1) CN103000512B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137152A (en) * 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
CN1505132A (zh) * 2002-12-05 2004-06-16 台湾积体电路制造股份有限公司 浅槽与深槽隔离结构的制造方法
CN101170074A (zh) * 2007-11-13 2008-04-30 北京大学 一种提高超深亚微米mosfet抗辐照特性的方法
CN102130056A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 互补金属氧化物半导体结构的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137152A (en) * 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
CN1505132A (zh) * 2002-12-05 2004-06-16 台湾积体电路制造股份有限公司 浅槽与深槽隔离结构的制造方法
CN101170074A (zh) * 2007-11-13 2008-04-30 北京大学 一种提高超深亚微米mosfet抗辐照特性的方法
CN102130056A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 互补金属氧化物半导体结构的制作方法

Also Published As

Publication number Publication date
CN103000512A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN103515321B (zh) 半导体器件的侧墙形成方法
CN104701152A (zh) 具有矩形轮廓的间隔件及其制造方法
KR20070066484A (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN104078366B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
JP2010045264A (ja) 半導体装置の製造方法
CN102222636A (zh) 浅沟槽隔离的制作方法
CN102446724B (zh) 一种制作栅极的方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
CN103000512B (zh) 定义深沟槽用的硬掩模层的图案化方法
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
TW201308418A (zh) 半導體裝置及其製造方法
US20210183655A1 (en) Semiconductor structure and formation method thereof
US20080160742A1 (en) Method for fabricating semiconductor device with recess gate
US8580694B2 (en) Method of patterning hard mask layer for defining deep trench
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
TWI536428B (zh) 定義深溝渠用之硬罩幕層的圖案化方法
JP2007027180A (ja) 半導体装置及びその製造方法
KR20070003139A (ko) 깊은 콘택홀을 갖는 반도체소자의 제조 방법
KR101037690B1 (ko) 반도체소자의 제조방법
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
KR100825004B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100788587B1 (ko) 플래쉬 메모리 소자의 제조방법
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant