CN102315155A

CN102315155A - 浅沟槽隔离结构及其形成方法，半导体结构及其形成方法

Info

Publication number: CN102315155A
Application number: CN201110300726A
Authority: CN
Inventors: 李乐
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-09-28
Filing date: 2011-09-28
Publication date: 2012-01-11
Anticipated expiration: 2031-09-28
Also published as: CN102315155B

Abstract

一种浅沟槽隔离结构，包括：半导体衬底，所述半导体衬底内具有凹槽；覆盖所述凹槽表面的绝缘介质层；位于所述绝缘介质层表面的导电层，所述导电层填充满所述凹槽。本发明还提供形成上述浅沟槽隔离结构的方法。一种半导体结构，包括：半导体衬底，所述半导体衬底具有凹槽，以及位于所述凹槽两侧的器件区；覆盖所述凹槽表面的绝缘介质层；位于所述绝缘介质层表面的导电层，所述导电层填充满所述凹槽，所述导电层电连接低电位。本发明还提供形成上述半导体结构的方法。通过本发明可以提高半导体器件的性能，避免产生漏电流。

Description

浅沟槽隔离结构及其形成方法,半导体结构及其形成方法

技术领域

本发明涉及半导体领域，特别涉及浅沟槽隔离结构及其形成方法，半导体结构及其形成方法。

背景技术

浅沟槽隔离结构(Shallow Trench Isolation，STI)是一种常用的隔离结构。浅沟槽隔离结构形成的原理是将硅衬底刻蚀与浅沟槽隔离结构对应的沟槽，将介质材料填入所述沟槽中。

MOS晶体管的有源区隔离结构也大多采用浅沟槽隔离结构，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离结构的相关信息。

现有的NMOS晶体管的形成方法包括：

参考图1，提供半导体衬底100，所述半导体衬底100是硅衬底或者SOI衬底；

参考图2，在所述半导体衬底100内形成浅沟槽110，所述浅沟槽110围绕半导体衬底用于形成NMOS晶体管的区域；

参考图3，以介质材料填充满所述浅沟槽110，形成浅沟槽隔离结构120，对所述浅沟槽隔离结构120所围绕的半导体衬底进行掺杂，形成p型掺杂阱130；

参考图4，在所述p型掺杂阱130内形成NMOS晶体管(未标示)的源极160、漏极170，在p型掺杂阱130表面形成栅极结构150。

但是在实际中发现，通过上述方法所形成的NMOS晶体管的抗辐射性能不够好，在辐射环境中或者经历辐射后容易产生漏电流。

发明内容

本发明解决的问题是提供一种浅沟槽隔离结构及其形成方法；提供一种半导体结构及其形成方法，以解决现有的NMOS晶体管在辐射环境中或者辐射之后容易产生漏电流的问题。

为解决上述问题，本发明提供一种浅沟槽隔离结构，包括：

半导体衬底，所述半导体衬底内具有凹槽；

覆盖所述凹槽表面的绝缘介质层；

位于所述绝缘介质层表面的导电层，所述导电层填充满所述凹槽，所述导电层与低电位电连接。

可选地，所述绝缘介质层的材料是二氧化硅。

可选地，所述绝缘介质层包括依次形成的二氧化硅层、氮化硅层和二氧化硅层。

可选地，所述绝缘介质层的宽度不小于5nm。

可选地，所述导电层的材料是多晶硅。

相应地，本发明还提供一种浅沟槽隔离结构形成方法，包括：

提供半导体衬底，所述半导体衬底内具有凹槽；

形成覆盖所述凹槽表面的绝缘介质层；

在所述绝缘介质层表面形成导电层，所述导电层填充满所述凹槽；

电连接所述导电层与低电位。

可选地，所述绝缘介质层的宽度不小于5nm。

本发明还提供一种半导体结构，包括：

半导体衬底，所述半导体衬底具有凹槽，以及位于所述凹槽两侧器件区的器件，所述器件包括NMOS晶体管；

覆盖所述凹槽表面的绝缘介质层；

位于所述绝缘介质层表面的导电层，所述导电层填充满所述凹槽；

所述导电层与低电位电连接。

可选地，所述绝缘介质层的材料是二氧化硅。

可选地，所述绝缘介质层的宽度不小于5nm。

相应地，本发明还提供一种半导体结构形成方法，包括：

提供半导体衬底，所述半导体衬底内具有凹槽，以及位于所述凹槽两侧的器件区；

形成覆盖所述凹槽表面的绝缘介质层；

电连接所述导电层与低电位；

在所述器件区形成器件，所述器件包括NMOS晶体管。

可选地，所述绝缘介质层的宽度不小于5nm。

与现有技术相比，本发明的技术方案具有以下优点：

所提供的浅沟槽隔离结构包括依次形成在浅沟槽表面，并填充满所述浅沟槽的绝缘介质层和导电层。在辐射环境中，浅沟槽隔离结构内产生电子-空穴对。其中电子扩散到半导体衬底中，空穴一部分位于导电层；另一部分位于绝缘介质层。位于导电层中的空穴被低电位抽走，积累在浅沟槽隔离结构内的电荷只有位于绝缘介质层内的空穴，从而减小了位于浅沟槽隔离结构中的空穴的数量，避免了在浅沟槽隔离结构内产生过大的电荷积累，从而避免了漏电流，所述漏电流由所述过大的电荷积累形成的电势差引起；

进一步，可以通过调节绝缘介质层和导电层的厚度分配，减小绝缘介质层的厚度，从而减小所积累的电荷；

进一步，所提供的浅沟槽隔离结构形成方法工艺简单，容易与现有半导体工艺集成。

附图说明

图1至图4是现有NMOS晶体管的形成过程的剖面结构示意图；

图5是现有NMOS晶体管的俯视图；

图6是现有NMOS晶体管的剖面结构示意图；

图7是本发明的实施例所提供的浅沟槽隔离结构的结构示意图；

图8为本发明的实施例所提供的浅沟槽隔离结构的形成方法的流程示意图；

图9至图11是本发明实施例提供的浅沟槽隔离结构形成过程的剖面结构示意图；

图12是本发明的实施例所提供的半导体结构的结构示意图；

图13是本实施例所提供的半导体结构的俯视图；

图14是本发明的实施例所提供的半导体结构形成方法的流程示意图；

图15至图17是本发明实施例提供的半导体结构形成过程的剖面结构示意图。

具体实施方式

由背景技术可知，现有的NMOS晶体管在辐射环境中的性能不够好，容易在辐射环境中产生漏电流。发明人针对上述问题进行研究，认为现有NMOS晶体管性能不够好的原因是，辐射(α粒子、β粒子、质子等带电粒子，可以直接引起物质电离；X射线、γ光子和中子等粒子不带电，但是在与物质作用时产生“次级粒子”从而使物质电离。所有这些现象，统称电离辐射，简称辐射。辐射会使MOS晶体管的有源区内的原子、以及浅沟槽隔离结构内的原子发生电离，产生大量电子-空穴对。产生在有源区内的电子-空穴对中的电子会被外接电路抽到高电位；空穴会被外接电路抽到低电位。因为浅沟槽隔离结构不导电，所以产生在浅沟槽隔离结构内的电子-空穴无法通过外接电路被抽走；又因为电子在绝缘介质层中扩散快，所以所产生的电子-空穴对中的电子会扩散到半导体衬底或者有源区中，并通过外接电路抽到高电位；而空穴的扩散速度慢，所以会积累在浅沟槽隔离结构的绝缘介质层中，所积累的空穴引起漏电流。

具体地，图5为图4所示的NMOS晶体管及浅沟槽隔离结构的俯视图，如图5所示，因为浅沟槽隔离结构120围绕所述NMOS晶体管，所以积累在浅沟槽隔离结构的空穴会对NMOS晶体管的源极160、漏极170之间的p型掺杂阱产生高电位，使p型掺杂阱在浅沟槽侧壁上发生反型或者弱反型，从而引起源漏之间的漏电流，图5中箭头I所示的方向为所述漏电流的可能方向，所述漏电流的方向可能是从源极到漏极，也可能是从漏极到源极。

图6为在SOI衬底上形成的NMOS晶体管沿图5中A-A线的截面，所述SOI衬底包括底部导电层610，氧化物埋层620和顶部硅层630，所述顶部硅层630内形成有用于隔离NMOS晶体管的浅沟槽隔离结构640，所述顶部硅层630表面形成有NMOS晶体管的栅极650，所述漏电流发生在图6中所示的隔离结构640与顶部硅层630的界面处。

发明人经过进一步研究，在本发明的实施例中提供一种浅沟槽隔离结构及其形成方法。为了进一步阐明本发明的精神和实质，在下文中结合实施例和附图对本发明做详细描述。

图7是本发明的实施例所提供的浅沟槽隔离结构的结构示意图，本发明的实施例所提供的浅沟槽隔离结构包括：

半导体衬底200，所述半导体衬底内具有凹槽；

覆盖所述凹槽表面的绝缘介质层210；

位于所述绝缘介质层210表面的导电层220，所述导电层220填充满所述凹槽，所述导电层220通过互连结构(未示出)与低电位相连。

本实施例中，所述半导体衬底200是硅衬底或者SOI衬底，或者硅锗衬底。

本实施例中，所述绝缘介质层210的材料是二氧化硅。在其他实施例中可以根据应用或者设备配置进行变通，比如ON(二氧化硅-氮化硅)或者ONO(二氧化硅-氮化硅-二氧化硅)结构等。

所述绝缘介质层210的宽度d可以根据工艺需要进行调节，需要满足的是，所述绝缘介质层210可以有效隔离形成在凹槽两侧的器件。本实施例中，所述绝缘介质层210的宽度d不小于5nm。如果所述绝缘介质层210的宽度过小，可能无法有效隔离形成在凹槽两侧的器件，或者在相临的两个器件中产生过大的寄生电容；所述绝缘介质层210的宽度过大，会增加浅沟槽隔离结构中积累的正电荷。

所述导电层220的材料可以是多晶硅或者其他导电材料。所述导电层通过互连结构与低电位相电连接，在本实施例中，所述低电位为地电位。

在本实施例中，在辐射环境下，在浅沟槽隔离结构内会产生大量的电子-空穴对，所产生的电子-空穴对一部分积累在绝缘介质层210，一部分积累在导电层220。其中积累在导电层220中的电子扩散到半导体衬底200中，积累在导电层220的空穴通过被抽到外部低电位；积累在绝缘介质层210中的电子扩散能力比较好，会扩散到半导体衬底200中，因为空穴在绝缘介质层210中的扩散能力比较差，所以会积累在浅沟槽隔离结构的绝缘介质层内。但是由于在本实施例中，绝缘介质层的厚度很小，所以积累在浅沟槽隔离结构的空穴的数量会减小。

具体地，在本实施例中，由于导电层220的存在，使得绝缘介质层210的厚度大幅度降低，特别是在浅沟槽隔离结构宽度大的情况下，绝缘介质层210的厚度降低幅度更加明显，而导电层220内不会积累正电荷。由于绝缘介质层210的厚度减小，使积累在浅沟槽隔离结构绝缘介质层210内的正电荷数目减少，从而使本发明的实施例所提供的浅沟槽隔离结构两侧壁产生的漏电流减小或者消失。

相应地，本发明还提供一种浅沟槽隔离结构形成方法，图8为本发明的实施例所提供的浅沟槽隔离结构形成方法的流程示意图，

包括：

步骤S101，提供半导体衬底，所述半导体衬底内具有凹槽；

步骤S102，形成覆盖所述凹槽表面的绝缘介质层；

步骤S103，在所述绝缘介质层表面形成导电层，所述导电层填充满所述凹槽；

步骤S104，电连接所述导电层与低电位。

图9至图11是本发明实施例提供的浅沟槽隔离结构形成过程的剖面结构示意图。

请参考图9，提供半导体衬底300，所述半导体衬底300表面依次形成有衬垫氧化层340和硬掩膜层350，依次刻蚀所述硬掩膜层350、衬垫氧化层340以及半导体衬底300，在所述半导体衬底300内形成凹槽310。

本实施例中，所述半导体衬底300是硅衬底或者SOI衬底，或者硅锗衬底。所述凹槽310的宽度及深度可以根据工艺需要进行调节。

请参考图10，采用化学气相沉积工艺形成覆盖所述凹槽310表面的绝缘介质层320，所述绝缘介质层320还形成在硬掩膜层350表面。

本实施例中，所述绝缘介质层320的结构是ONO结构。所述绝缘介质层320采用ONO结构的好处是，氮化硅材料的介电常数比较大，可以在相同绝缘介质层320宽度的情况下实现更好的绝缘效果。在本发明的其他实施例中，所述绝缘介质层320的材料还可以是二氧化硅，或者其他介质材料。所述绝缘介质层320的宽度可以根据工艺需要进行调节，需要满足的是，所述绝缘介质层320可以有效隔离形成在凹槽两侧的器件。本实施例中，所述绝缘介质层320的宽度不小于5nm。

参考图11，在所述绝缘介质层320表面形成填充满所述凹槽的导电层330，然后对所述导电层330进行平坦化处理，直至暴露所述半导体衬底300，形成由导电层330和绝缘介质层320构成的浅沟槽隔离结构。

所述导电层330的材料可以选择任意一种导电材料。本实施例中，所述导电层330的材料是多晶硅，形成工艺为化学气相沉积工艺，在后续工艺中还包括对所述导电层330进行掺杂，所述掺杂可以是n型掺杂，也可以是p型掺杂，掺杂的浓度可以根据工艺需要进行调节。

由于导电层330的存在，使得绝缘介质层320的厚度大幅度降低，特别是在浅沟槽隔离结构宽度大的情况下，绝缘介质层320的厚度降低幅度更加明显，而导电层330内不会积累正电荷。由于绝缘介质层320的厚度减小，使积累在浅沟槽隔离结构绝缘介质层320内的正电荷数目减少，从而使本发明的实施例所提供的浅沟槽隔离结构两侧壁产生的漏电流减小或者消失。

形成导电层330后，在所述导电层330表面形成互连结构(未示出)，通过所述互连结构将导电层与低电位电连接。

本实施例中，所述低电位为地电位。

本发明实施例所提供的浅沟槽隔离结构形成方法工艺简单，效率高。

本发明还提供一种半导体结构，图12是本发明的实施例所提供的半导体结构的结构示意图，

包括：

半导体衬底400，所述半导体衬底400具有凹槽，以及位于所述凹槽两侧器件区A和器件区B的器件；

覆盖所述凹槽表面的绝缘介质层410；

位于所述绝缘介质层410表面的导电层420，所述导电层420填充满所述凹槽，所述导电层420与低电位电连接。

本实施例中，所述绝缘介质层410是ONO结构，包括依次形成的二氧化硅层、氮化硅层和二氧化硅层。

其他实施例中，所述绝缘介质层410的材料还可以是二氧化硅。

所述绝缘介质层410的宽度d不小于5nm。

所述导电层420通过互连结构与外部低电位电连接。

本实施例中，所述器件区B形成有NMOS晶体管(未示出)，图13是本实施例所提供的半导体结构的俯视图。在辐射的作用下，会在NMOS晶体管，以及由绝缘介质层410和导电层420组成的浅沟槽隔离结构内形成电子-空穴对，其中产生在NMOS晶体管内的电子被外接电路抽到高电位，空穴被外接电路抽到低电位。浅沟槽隔离结构内的电子扩散到半导体衬底400，浅沟槽隔离结构内的空穴一部分位于导电层420内，另一部分位于绝缘介质层410内，位于导电层420内的空穴通过互连结构被抽到低电位。由于导电层420的存在，绝缘介质层410的厚度大幅度降低，特别是在浅沟槽隔离结构宽度大的情况下，绝缘介质层410的厚度降低幅度更加明显，由于绝缘介质层410的厚度减小，使积累在浅沟槽隔离结构绝缘介质层410内的正电荷数目减少，从而使本发明的实施例所提供的半导体结构内的漏电流减小或者消失。

在本发明的其他实施例中，形成在器件区A和器件区B的器件还可以是其他半导体器件。

相应地，本发明还提供一种半导体结构形成方法，图14是本发明的实施例所提供的半导体结构形成方法的流程示意图，包括：

步骤S201，提供半导体衬底，所述半导体衬底内具有凹槽，以及位于所述凹槽两侧的器件区；

步骤S202，形成覆盖所述凹槽表面的绝缘介质层；

步骤S203，在所述绝缘介质层表面形成导电层，所述导电层填充满所述凹槽；

步骤S204，电连接所述导电层与低电位；

步骤S205，在所述器件区形成器件，所述器件包括NMOS晶体管。

参考图15，提供半导体衬底500，在所述半导体衬底500表面依次形成衬垫氧化层540和硬掩膜层550，依次刻蚀所述硬掩膜层550、衬垫氧化层540和半导体衬底500，在半导体衬底500内形成凹槽510，以及位于所述凹槽510两侧的器件区C和器件区D。

所述半导体衬底500是现有的硅衬底或者SOI衬底，所述凹槽510用于形成浅沟槽隔离结构。

参考图16，采用化学气相沉积工艺形成覆盖所述凹槽510表面的绝缘介质层520。

本实施例中，所述绝缘介质层520的结构是ONO结构，所述绝缘介质层520的宽度d不小于5nm。所述缘介质层520用于隔离形成在凹槽510两侧的器件。

参考图17，采用化学气相沉积工艺在所述绝缘介质层520表面形成填充满所述凹槽的导电层530，并对所述导电层530进行平坦化处理，直至暴露所述半导体衬底500，形成由所述导电层530和绝缘介质层520构成的浅沟槽隔离结构。

本实施例中，所述导电层530的材料是多晶硅。

所述绝缘介质层520和导电层530构成浅沟槽隔离结构。

形成浅沟槽隔离结构后，在导电层530表面形成互连结构(未示出)，导电层530通过所述互连结构接低电位，比如地电位。

在所述浅沟槽隔离结构两侧的器件区C和器件区D形成器件。

所形成的器件可以根据工艺需要进行选择，本实施例中，所形成的器件包括NMOS晶体管。

综上，本发明的技术方案具有以下优点：

所提供浅沟槽隔离结构包括依次形成在浅沟槽表面，并填充满所述浅沟槽的绝缘介质层和导电层。在辐射环境中，浅沟槽隔离结构内产生电子-空穴对。其中电子扩散到半导体衬底中，空穴一部分位于导电层；另一部分位于绝缘介质层。位于导电层中的空穴被低电位抽走，积累在浅沟槽隔离结构内的电荷只有位于绝缘介质层内的空穴，从而减小了位于浅沟槽隔离结构中的空穴的数量，避免了在浅沟槽隔离结构内产生过大的电荷积累，从而避免了漏电流，所述漏电流由所述过大的电荷积累形成的电势差引起；

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种浅沟槽隔离结构，包括：半导体衬底，所述半导体衬底内具有凹槽；其特征在于，还包括：

覆盖所述凹槽表面的绝缘介质层；

位于所述绝缘介质层表面的导电层，所述导电层填充满所述凹槽，所述导电层电连接低电位。

2.依据权利要求1所述的浅沟槽隔离结构，其特征在于，所述绝缘介质层的材料是二氧化硅。

3.依据权利要求1所述的浅沟槽隔离结构，其特征在于，所述绝缘介质层包括依次形成的二氧化硅层、氮化硅层和二氧化硅层。

4.依据权利要求1所述的浅沟槽隔离结构，其特征在于，所述绝缘介质层的宽度不小于5nm。

5.依据权利要求1所述的浅沟槽隔离结构，其特征在于，所述导电层的材料是多晶硅。

6.一种浅沟槽隔离结构形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内具有凹槽；

形成覆盖所述凹槽表面的绝缘介质层；

电连接所述导电层与低电位。

7.依据权利要求6所述的浅沟槽隔离结构形成方法，其特征在于，所述绝缘介质层的宽度不小于5nm。

8.一种半导体结构，包括：半导体衬底，所述半导体衬底具有凹槽，以及位于所述凹槽两侧器件区的器件，所述器件包括NMOS晶体管；其特征在于，还包括：

覆盖所述凹槽表面的绝缘介质层；

9.依据权利要求8所述的半导体结构，其特征在于，所述绝缘介质层的材料是二氧化硅。

10.依据权利要求8所述的半导体结构，其特征在于，所述绝缘介质层包括依次形成的二氧化硅层、氮化硅层和二氧化硅层。

11.依据权利要求8所述的半导体结构，其特征在于，所述绝缘介质层的宽度不小于5nm。

12.一种半导体结构形成方法，其特征在于，包括：

形成覆盖所述凹槽表面的绝缘介质层；

电连接所述导电层与低电位；

在所述器件区形成器件，所述器件包括NMOS晶体管。

13.依据权利要求12的半导体结构形成方法，其特征在于，所述绝缘介质层的宽度不小于5nm。