CN101170066A - 半导体元件及其制造方法 - Google Patents

Abstract

一种半导体元件的制造方法，此方法是在基底上形成晶体管并在栅极导体层与源极/漏极区的表面上形成金属硅化物，然后，进行一表面处理步骤，以选择性在金属硅化物的表面形成一保护层。其后，以保护层为掩模，去除一部分的间隙壁，以缩减间隙壁的宽度。其后，再于基底上形成一应力层。

Description

半导体元件及其制造方法

技术领域

本发明涉及一种集成电路及其的形成方法，且特别是涉及一种半导体元件及其形成方法。

背景技术

在一般的半导体工艺中，于金属氧化物半导体晶体管制作完成之后，会于基底上形成一层应力层，以增加电子或空穴在金属氧化物半导体晶体管的通道中的迁移率(mobility)。在线宽为65纳米以下的半导体工艺中，对于P型金属氧化物半导体晶体管来说，可在基底上形成一层具有压缩应力(compressive stress)的应力层，以在P型金属氧化物半导体晶体管中沿着通道方向形成压缩应力。而对于N型金属氧化物半导体晶体管来说，可在基底上形成一层具有拉伸应力(tensile stress)的应力层，以在N型金属氧化物半导体晶体管中沿着通道方向形成拉伸应力。随着压缩应力或拉伸应力的增加，空穴或电子在沟道中的迁移率也随之增加，进而增加驱动电流(drive current)以提升元件效能。

然而，随着半导体技术的发展，对于半导体元件效能的需求也逐渐提高，因此如何能进一步地提高在金属氧化物半导体晶体管中沿着通道方向形成的压缩应力或拉伸应力，以增加电子或空穴在沟道中的迁移率，为目前十分重要且亟需解决的问题。

图6A至6B绘示现有一种增加电子或空穴在沟道中的迁移率的半导体元件的剖面示意图。

请参照图6A，现有的做法是先在基底10上形成金属氧化物半导体晶体管20，并在金属氧化物半导体晶体管20的栅极结构13与源极/漏极区18上分别形成金属硅化物层22与24。之后，请参照图6B，在形成应力层之前，先进行一个蚀刻工艺，以削减间隙壁14，使其宽度由S1缩减成S2，藉以使得后续形成的应力层能更接近沟道，达到增加电子或空穴在沟道中迁移率的目的。然而，在进行蚀刻工艺时，金属硅化物层22与24是直接暴露于蚀刻环境中，无任何的保护，因此，在进行蚀刻工艺之后，尤其是过度蚀刻后，金属硅化物层22与24将会遭受蚀刻的破坏，以致片电阻无法达到所需。

发明内容

本发明的目的就是在提供一种半导体元件及其制造方法，其可以避免金属硅化物层在削减间隙壁时避免遭到蚀刻的破坏。

本发明提出一种半导体元件的制造方法，此方法是先在基底上形成一晶体管，其包括一栅极结构与一源极/漏极区，其中栅极结构包括一栅极导体层、一栅介电层与一间隙壁，栅介电层介于栅极导体层与基底之间，间隙壁位于该栅极导体层的侧壁。接着，在晶体管的栅极导体层与源极/漏极区的表面上形成一金属硅化物层。之后，进行一表面处理步骤，以选择性地在金属硅化物层上形成一保护层，此保护层的材料与栅极导体层侧壁上的空隙壁的材料不同。之后，以保护层为掩模，移除部分的间隙壁，以缩减间隙壁的宽度，使间隙壁与该金属硅化物层之间具有一空隙。其后，在基底上形成一应力层，覆盖间隙壁、保护层以及间隙壁与该金属硅化物层之间的空隙。

依照本发明的实施例所述，上述栅极导体层与该源极/漏极区的表面上形成该金属硅化物的步骤包括在基底上形成一层金属层，接着，进行第一退火步骤，以使金属层与栅极导体层及源极/漏极区的表面反应，形成该金属硅化物层，然后，选择性移除未反应的金属层，再进行第二退火步骤。

依照本发明的实施例所述，上述表面处理步骤是在选择性移除未反应的该金属层的步骤以及进行该第二退火步骤之间进行的，或是在进行该第二退火步骤之后，移除部分间隙壁的步骤之前进行的。

依照本发明的实施例所述，上述表面处理步骤包括一氧化工艺、氮化工艺或氮氧化工艺。氧化工艺包括湿式氧化法或是干式氧化法。湿式氧化法可使用过氧化氢水溶液、臭氧水溶液或是酸性溶液作为氧化剂。干式氧化法包括氧气灰化或等离子体氧化法。等离子体氧化法，可通入氧气、臭氧、一氧化二氮或一氧化氮或其组合作为反应气体。

依照本发明的实施例所述，上述表面处理步骤包括一氮化工艺。氮化工艺包括等离子体氮化法，如通入氮气和氢气、或氨气作为反应气体。

依照本发明的实施例所述，上述金属硅化物包括钛、钴、镍、铂、钯、钼、前述金属的合金或其组合的硅化物。

本发明提出一种半导体元件，其包括一晶体管、一金属硅化物层、一保护层与一应力层。晶体管，位于基底上，其包括一栅极结构与一源极/漏极区，其中栅极结构包括一栅极导体层、一栅介电层与一间隙壁，栅介电层介于栅极导体层与基底之间，间隙壁位于该栅极导体层的侧壁。金属硅化物层，位于源极/漏极区以与栅极导体层的表面上，源极/漏极区上的金属硅化物层与间隙壁之间具有一空隙。保护层，覆盖金属硅化物层，但未覆盖间隙壁。应力层，覆盖间隙壁与保护层以及空隙。

依照本发明实施例所述，上述保护层包括金属氧化物、金属氮化物或金属氮氧化物。

依照本发明实施例所述，上述金属硅化物包括钛、钴、镍、铂、钯、钼、前述金属的合金或其组合的硅化物。

依照本发明实施例所述，上述应力层包括一压缩应力层或一拉伸应力层。

本发明在进行削减间隙壁宽度的步骤之前，先进行一个表面处理步骤，使金属硅化物层的表面反应形成一层保护层，因此，可避免金属硅化物层在后续的削减间隙壁宽度的蚀刻工艺中遭受破坏。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1D是依照本发明一实施例所绘示的一种半导体元件的制造方法流程剖面图。

图2是依照本发明另一实施例所绘示的一种半导体元件的制造方法的部分剖面图。

图3是依照本发明一实施例所绘示的一种半导体元件的制造方法的流程图。

图4是依照本发明另一实施例所绘示的一种半导体元件的制造方法的流程图。

图5是依照本发明又一实施例所绘示的一种半导体元件的制造方法的流程图。

图6A至6B绘示现有一种增加电子或空穴在沟道中的迁移率的半导体元件的剖面示意图。

简单符号说明

10、100：基底

20、102：晶体管

13、103：栅极结构

14、114：间隙壁

22、24、122、124：金属硅化物层

101：隔离结构

104：栅介电层

106：栅极导体层

108、110：衬层

112：轻掺杂源极/漏极区、源极/漏极延伸区

116：重掺杂源极/漏极区

118：源极/漏极区

120：金属层

126、128：保护层

129：应力层

130：凹陷

132：材料层

140：空隙

150：有源区

S1、S2、W1、W2：宽度

302～316：步骤

具体实施方式

图1A至图1D是依照本发明实施例所绘示的一种半导体元件的制造方法流程剖面图。

请参照图1A，在一基底100中形成一隔离结构101，以定义一有源区150。之后，在有源区150中形成一晶体管102。晶体管102包括一栅极结构103与一源极/漏极区118。

基底100例如是整块(bulk)为半导体的基底或是绝缘层上有硅(SOI)的基底，如含有硅、外延硅、锗、硅化锗、碳化硅或其组合的基底。

晶体管102的形成方法例如是先在基底100上形成图案化的栅介电层104与栅极导体层106。栅介电层104例如是氧化硅层、氮氧化硅层、氮化硅层，或介电常数高于氧化硅的高介电常数材料层如HfSi_xO_y层HfSi_xN_yO_z层、ZrO₂层、HfO₂层、TiO₂层、La₂O₃层、Ta₂O₅层、CeO₂层、Y₂O₃层、Al₂O₃层，其可以采用热氧化法或沉积法来形成之。栅极导体层106的材料例如是多晶硅，形成的方法例如是化学气相沉积法。然后，于基底100中形成源极/漏极区118中的轻掺杂源极/漏极区112，或是源极/漏极延伸区112。在本实施例中，以轻掺杂源极/漏极区112来说明之。之后，在栅极导体层106的侧壁形成间隙壁114。接着，再于基底100中形成源极/漏极区118中的重掺杂源极/漏极区116，或是源极/漏极接触区116。在本实施例中，以重掺杂源极/漏极区116来说明之。间隙壁114的材料例如是氧化硅或是氮化硅。在形成间隙壁114之前，可以在栅极导体层106的侧壁先形成一层衬层108，如图1A所示，或两层衬层108与110，如图2所示。请参照图1A，在一实施例中，间隙壁114的材料为氮化硅，衬层108的材料可以是氧化硅。请参照图2，在另一实施例中，间隙壁114的材料为氧化硅时，衬层108与110的材料可以分别是氧化硅与氮化硅。通常，依照工艺的需要，在形成衬层108之前，还可在栅极导体层106的侧壁先形成一个或两个补偿间隙壁(offsetspacer)(未绘示)。在此实施例中，是以图1A来说明本发明的半导体元件的制造流程。

源极/漏极区118的掺杂例如是N型掺杂或是P型掺杂。N型掺杂例如是磷或砷；P型掺杂例如是硼。在一实施例中，请参照图1A，源极/漏极区118的形成方法可以采用离子注入方式，将掺杂直接注入于基底100之中，以形成轻掺杂源极/漏极区112与重掺杂源极/漏极区116。在另一实施例中，请参照图2，源极/漏极区118的形成方法，可以在形成栅极导体层106之后，以蚀刻方式将栅极导体层106两侧预定形成源极/漏极区118的区域蚀刻去除，以形成凹陷130，之后，先在凹陷130中回填不同于基底100的其它材料层132，再进行离子注入工艺，以形成轻掺杂源极/漏极区112与重掺杂源极/漏极区116。回填的材料层132的方法可以采用化学气相沉积法或是外延的方式来完成之。在P型金属氧化物半导体晶体管的实例中，回填的材料层132例如是硅化锗；在N型金属氧化物半导体晶体管的实例中，回填的材料层132例如是碳化硅。

其后，在基底100上形成一层金属层120，金属层120的材料例如是钛、钴、镍、铂、钯、钼、前述金属的合金或其组合。

请参照图1B，进行退火工艺，使金属层120与栅极导体层106以及源极/漏极区118表面的硅反应，以分别在栅极导体层106以及源极/漏极区118形成金属硅化物层122与124。退火工艺可以采用快速热退火工艺。退火的温度和时间与所选择的金属层120的材料特性有关。

请参照图1C，选择性移除未反应的金属层120，使栅极导体层106以及源极/漏极区118上的金属硅化物层122与124裸露出来。选择性移除未反应的金属层120的方法可以采用湿式蚀刻法，例如是以硫酸和双氧水所组成的混合溶液(Sulfuric Acid Hydrogen Peroxide Mixture，SPM)、氨水和双氧水所组成的混合溶液(Ammonia Hydrogen Peroxide Mixture，APM)或是盐酸和双氧水所组成的混合溶液(Hydrochloric Peroxide Mixture，HPM)作为蚀刻剂。

其后，依据所形成的金属硅化物层122与124材料的不同，可以再进行第二次的退火，以使所形成的金属硅化物层122与124具有更佳的特性，例如是更低的阻值或更好的热稳定性。第二次退火的工艺可以采用快速热退火工艺。退火的温度和时间与所选择的金属层120的材料特性有关。

请继续参照图1C，为使后续形成的应力层发挥更好的应力效果，通常，会在形成应力层之前，先进行一个蚀刻工艺，以削减间隙壁114的宽度W1，使后续形成的应力层能更接近沟道，藉以增加电子或空穴在沟道中的迁移率。然而，在进行蚀刻工艺时，若是金属硅化物层122与124直接暴露于蚀刻环境中，无任何的保护，在进行蚀刻工艺之后，尤其是过度蚀刻后，金属硅化物层122与124将会遭受蚀刻的破坏，以致片电阻无法达到所需。本发明在进行削减间隙壁114宽度W1的步骤之前，先进行一个表面处理步骤，可在金属硅化物层122与124的表面反应形成一层保护层126、128，避免金属硅化物层122与124在后续的工艺中遭受破坏。

表面处理步骤可以是一氧化步骤、一氮化步骤或一氮氧化步骤，其可氧化、氮化或氮氧化金属硅化物层122与124的表面，形成一层保护层126、128。为使表面处理步骤所形成的保护层126、128可以发挥优选的保护效果，优选的保护层126、128的材料与间隙壁114的材料不相同，以在后续削减间隙壁114的蚀刻过程中具有较高的选择性。在一实施例中，间隙壁114的材料为氮化硅，表面处理步骤可以是一氧化步骤，其可以氧化金属硅化物层122与124的表面，形成金属氧化物保护层126、128。氧化步骤可以采用湿式氧化法或是干式氧化法。湿式氧化法可以采用例如是过氧化氢水溶液、臭氧水溶液或是酸性溶液如硝酸或硫酸作为氧化剂。干式氧化法可以采用氧气灰化，或等离子体氧化法。等离子体氧化法例如是通入氧气、臭氧、一氧化二氮或一氧化氮或其组合作为反应气体。在另一实施例中，间隙壁114的材料为氧化硅，表面处理步骤可以是一氮化步骤，其可氮化金属硅化物层122与124的表面，形成金属氮化物保护层126、128。氮化步骤可以采用干式氮化法。干式氮化法可以采用等离子体氮化法。等离子体氮化法例如是通入氮气和氢气、或氨气作为反应气体。在另一实施例中，间隙壁114的材料为氧化硅，表面处理步骤可以是一氮氧化步骤，其可氮氧化金属硅化物层122与124的表面，形成金属氮氧化物保护层126、128。氮氧化步骤可以采用干式氮氧化法。干式氮氧化法可以在含氮及氧的等离子体环境中例如是以一氧化二氮或一氧化氮作为反应气体以进行氮氧化反应。

请参照图1D，当保护层126、126形成之后，进行一蚀刻工艺，以削减间隙壁114的宽度W1，使所留下的宽度W2较窄的间隙壁114a与该金属硅化物层之间具有一空隙140。在蚀刻的过程中，保护层126、126可以作为掩模以保护硅化物层122与124避免在蚀刻的过程中遭受破坏，因此，本发明可以蚀刻去除较多的间隙壁114，使后续形成的应力层更接近通道。削减间隙壁114宽度的蚀刻工艺可以采用湿式蚀刻法、干式蚀刻法或是气相蚀刻法。在一实施例中，间隙壁114为氮化硅时，湿式蚀刻法可以采用热磷酸作为蚀刻剂；干式蚀刻法可以将基底100的温度维持在较高于所通入的蚀刻气体的温度下，采用含有氟化氢气体以及气相的预氧化剂(predetermined oxidizingagent)如硝酸、臭氧、过氧化氢、过氯酸(hypochlorous acid)、氯酸、氧、硫酸或氯溴作为蚀刻气体进行蚀刻；气相蚀刻法可以将基底100的温度维持在摄氏125度，通入无水氟化氢作为蚀刻气体进行蚀刻。在另一实施例中，间隙壁114为氧化硅时，湿式蚀刻法可以采用氢氟酸作为蚀刻剂；干式蚀刻法可以采用含氟气体如CF₄的等离子体进行蚀刻。气相蚀刻法可以采用氢氟酸蒸汽。

之后，在基底100上形成一层应力层129，以覆盖间隙壁114a与保护层126、128以及空隙140。在P型金属氧化物半导体晶体管的实例中，应力层129为压缩应力层，其可以在P型金属氧化物半导体晶体管中沿着通道方向形成压缩应力，以提升载子的迁移率。在N型金属氧化物半导体晶体管的实例中，应力层129为拉伸层，其可以在N型金属氧化物半导体晶体管中沿着通道方向形成拉伸应力，以提升载子的迁移率。由于间隙壁114的宽度被削减了，其所留下的间隙壁114a的宽度较窄，且在间隙壁114a与金属硅化物层124之间形成空隙140，因此，应力层129可以较接近通道，发挥更大的应力效果。

请参照图3以及图1A至图1D，本发明的表面处理步骤312仅需在削减间隙壁114宽度的步骤之前进行，即可发挥保护金属硅化物层122与124的效果。亦即，进行此表面处理步骤312的时机，是在基底100上形成晶体管102并在栅极导体层106与源极/漏极区118上形成金属硅化物层122与124的步骤302以及步骤310之后，进行削减间隙壁114的宽度W1的步骤314与形成应力层129的步骤316之前。

更具体地说，表面处理步骤312可以在进行第二次退火的步骤之前施行，也可以在进行第二次退火的步骤之后施行。

请参照图4以及图1A至图1D，在一实施例中，表面处理步骤312可以在进行第二次退火的步骤之前施行。更细言之，是先进行步骤302，在基底100上形成晶体管102。接着，进行步骤304，在基底100上形成金属层120。之后，进行步骤306，进行第一次退火步骤，以形成金属硅化物层122与124。然后，进行步骤308，选择性去除未反应的金属层120。之后，进行步骤312，对金属硅化物层122与124进行表面处理。对金属硅化物层122与124进行表面处理后，进行步骤313，对金属硅化物层122与124进行第二次退火工艺。然后，进行步骤314，削减间隙壁114的宽度W1，之后，再进行步骤316，形成应力层129。在步骤312中，表面处理的方法可以采用湿式法或干式法。由于选择性去除未反应的金属层120的方法通常是采用选择性湿式蚀刻法，因此，若是表面处理的方法采用湿式法，则可以临场(in-situ)同步进行，其工艺方便且快速。

请参照图5以及图1A至图1D，在另一实施例中，表面处理步骤312可以在进行第二次退火的步骤313之后施行。更具体地说，是先进行步骤302，在基底100上形成晶体管102。接着，进行步骤304，在基底100上形成金属层120。之后，进行步骤306，进行第一次退火步骤，以形成金属硅化物层122与124。然后，进行步骤308，去除未反应的金属层120。其后，进行步骤313，对金属硅化物层122与124进行第二次退火工艺。之后，进行步骤312，对金属硅化物层122与124进行表面处理。然后，进行步骤314，削减间隙壁114的宽度W1，之后，再进行步骤316，形成应力层129。

本发明的半导体元件制造方法中，因为在形成应力层之前先进行了削减间隙壁宽度的步骤，因此，应力层与通道之间的距离减少，可提高沿着通道方向的压缩应力或拉伸应力，故可有效增加电子或空穴在沟道中的迁移率。再者，在进行削减间隙壁宽度的步骤之前，先进行一个表面处理步骤，使金属硅化物层的表面反应形成一层保护层，因此，可避免金属硅化物层在后续的削减间隙壁宽度的蚀刻工艺中遭受破坏。

Claims (19)

1.一种半导体元件的制造方法，包括：

在基底上形成晶体管，该晶体管包括栅极结构与源极/漏极区，其中该栅极结构包括栅极导体层、栅介电层与间隙壁，该栅介电层介于该栅极导体层与该基底之间，该间隙壁位于该栅极导体层的侧壁；

在该栅极导体层与该源极/漏极区的表面上形成金属硅化物层；

进行表面处理步骤，以选择性地在该金属硅化物层上形成一保护层，该保护层的材料与该空隙壁的材料不同；

以该保护层为掩模，移除部分该间隙壁，以缩减该间隙壁的宽度，使该间隙壁与该金属硅化物层之间具有空隙；以及

在该基底上形成一应力层，覆盖该间隙壁与该保护层以及该空隙。

2.如权利要求1所述的半导体元件的制造方法，其中在该栅极导体层与该源极/漏极区的表面上形成该金属硅化物的步骤包括：

在该基底上形成金属层；

进行第一退火步骤，以使该金属层与该栅极导体层及该源极/漏极区的表面反应，形成该金属硅化物层；

选择性移除未反应的该金属层；以及

进行第二退火步骤。

3.如权利要求2所述的半导体元件的制造方法，其中该表面处理步骤是在该选择性移除未反应的该金属层的步骤以及该进行该第二退火步骤之间进行的。

4.如权利要求3所述的半导体元件的制造方法，其中该表面处理步骤包括氧化工艺或是氮化工艺或是氮氧化工艺。

5.如权利要求2所述的半导体元件的制造方法，其中该表面处理步骤在该进行该第二退火步骤之后，移除部分该间隙壁的步骤之前进行的。

6.如权利要求5所述的半导体元件的制造方法，其中该表面处理步骤包括氧化工艺、氮化工艺或是氮氧化工艺。

7.如权利要求1所述的半导体元件的制造方法，其中该表面处理步骤包括氧化工艺。

8.如权利要求7所述的半导体元件的制造方法，其中该氧化工艺包括湿式氧化法或是干式氧化法。

9.如权利要求8所述的半导体元件的制造方法，其中该湿式氧化法使用过氧化氢水溶液、臭氧水溶液或是酸性溶液作为氧化剂。

10.如权利要求8所述的半导体元件的制造方法，其中该干式氧化法包括氧气灰化或等离子体氧化法。

11.如权利要求8所述的半导体元件的制造方法，其中该等离子体氧化法，是通入氧气、臭氧、一氧化二氮或一氧化氮或其组合作为反应气体。

12.如权利要求1所述的半导体元件的制造方法，其中该表面处理步骤包括氮化工艺。

13.如权利要求12所述的半导体元件的制造方法，其中该氮化工艺包括等离子体氮化法。

14.如权利要求13所述的半导体元件的制造方法，其中等离子体氮化法，是通入氮气和氢气、或氨气作为反应气体。

15.如权利要求1所述的半导体元件的制造方法，其中该金属硅化物包括钛、钴、镍、铂、钯、钼、前述金属的合金或其组合的硅化物。

16.一种半导体元件，包括：

晶体管，位于基底上，包括栅极结构与源极/漏极区，其中该栅极结构包括栅极导体层、栅介电层与间隙壁，该栅介电层介于该栅极导体层与该基底之间，该间隙壁位于该栅极导体层的侧壁；

金属硅化物层，位于该源极/漏极区以及该栅极导体层的表面上，该源极/漏极区上的该金属硅化物层与该间隙壁之间具有空隙；

保护层，覆盖该金属硅化物层，未覆盖该间隙壁；以及

应力层，覆盖该间隙壁与该保护层以及该空隙。

17.如权利要求16所述的半导体元件，其中该保护层包括金属氧化物、金属氮化物或金属氮氧化物。

18.如权利要求16所述的半导体元件，其中该金属硅化物包括钛、钴、镍、铂、钯、钼、前述金属的合金或其组合的硅化物。

19.如权利要求16所述的半导体元件，其中该应力层包括压缩应力层或拉伸应力层。

Images