CN101169671A - 参考电压产生电路 - Google Patents

Abstract

本发明的目的在于提供一种参考电压产生电路，其可以提供相对而言不会受到周围温度的影响、且电压在硅的带隙电压以下的参考电压，并且，该参考电压产生电路包括产生电流的电流产生电路以及将电流产生电路所产生的电流转换为电压并产生参考电压的电流电压转换电路，电流产生电路产生按照电流产生电路周围的温度而值发生变化的电流，电流电压转换电路具有进行电压转换的、且有电流产生电路所产生的电流流过的两个电阻，两个电阻中的某一方具有正的温度系数，其余的一方具有负的温度系数。

Description

参考电压产生电路

技术领域

本发明涉及由MOS(金属氧化物半导体)晶体管构成的参考电压产生电路。

背景技术

近些年，参考电压产生电路被用于提供不受温度变化和电源电压变化影响的稳定参考电压上。参考电压产生电路中存在有各种各样的电路，经常用到的是利用了半导体材料的带隙电压的带隙参考电路(例如，参照日本专利特开平11-45125号公报)。带隙参考电路利用半导体材料的带隙电压特性来产生稳定的参考电压。以下将对带隙参考电路进行说明。

半导体材料的带隙电压在绝对零度时为物理常数，例如硅的带隙电压约为1.24V。随着半导体材料的温度从绝对零度开始上升，半导体材料的带隙能量则减少，出现负的温度系数。因此，结合P型半导体和N型半导体的PN结的正向偏置电压随着半导体材料的温度上升而下降，且电压的减少率取决于PN结的截面积以及所使用的半导体材料。其结果是，在由相同的半导体材料构成的、具有不同PN结截面积、且在正向被偏压的两个PN结中，当各个PN结的温度发生变化时，正向的偏置电压就会以不同的比率来变化。带隙参考电路利用这些在正向被偏压的两个PN结间的电压关系，来输出对于温度感觉比较迟顿的参考电压。

以下，利用图1对带隙参考电路的工作进行说明。图1是利用通常的带隙参考电路的恒压电路的电路图。

如图1所示，带隙参考电路100具有电流产生电路14和电流电压转换电路24。

电流产生电路14具有：构成第一电流镜电路(current mirrorcircuit)的P沟道MOS晶体管MP12和MP13、构成第二电流镜电路的N沟道MOS晶体管MN9和MN10、二极管D3和D4、以及具有电阻值R10的电阻15。在此，求电流产生电路14所产生的电流。设玻耳兹曼常数为K，绝对温度为T，电子的基本电荷量为q，二极管D3和D4的结面积S分别为S3和S4，且设其面积比S4/S3为N，则P沟道MOS晶体管MP12和MP13的漏源极间电流IP13可以表示为：

IP13＝(1/R10)×(kT/q)×ln(N)        …(1)。

电流电压转换电路24具有：P沟道MOS晶体管MP14、具有电阻值R11的电阻16、二极管D5以及运算放大器71，且电流电压转换电路24具有将电流产生电路14提供来的恒定电流IP13转换为电压的功能。

在以上所述的带隙电压参考电路100，可以通过连接电阻16和P沟道MOS晶体管MP14的漏极端子的节点，取出经过电流电压转换后的输出电压。将此节点的电压设为参考电压(带隙输出电压)Vref，将二极管D5的正向电压设为VF，则参考电压Vref可以表示为：

Vref＝(R11/R10)×(kT/q)×ln(N)+VF  …(2)。

由于带隙参考电路100具有对于周围温度变化较稳定的特点，因此，以下将对相对于周围温度而参考电压Vref所发生的变化进行说明。对于周围温度T的参考电压Vref的变化关系式可以表示为：

Vref/T＝R11/R10×(k/q)×ln(N)+VF/T  …(3)。

在式(3)中，通过对电阻15及16的电阻值以及二极管D3及D4的结面积比N的值取适当的值，从而可以得到相对而言不会受到温度影响的输出电压，即可以得到参考电压Vref。即通过使式(3)右边第二项的与二极管D5的PN结相关的负的温度系数和式(3)右边第一项的与PN结的差相关的正的温度系数相均衡，从而可以得到不受温度影响的参考电压Vref。

在设计由这种晶体管及二极管构成的电路的情况下，要根据晶体管及二极管的特性所使用的工艺来变化。元件的特性参差不齐就会影响到参考电压的稳定性。因此，在被要求电压精度的情况下，则需要根据具有熔断调整电路(fuse trimming circuit)的构成来校准参考电压。因此，在图1的恒压电路中，电流电压转换电路24上连接了熔断调整电路45。即设置了用于校准的电阻，即具有电阻值R12及R13的调整电阻17及18。在运算放大器71的输出电压为Vbgr时，熔断调整后的电压Vtrim则可以表示为：

Vtrim＝{R13/(R12+R13)}×Vbgr    …(4)。

在此，运算放大器71为阻抗转换元件，在除去运算放大器71的补偿电压时，参考电压Vref和输出电压Vbgr呈相同的值。其结果是，由于电阻17和18的电阻值是可变的，因此可以通过变动工艺来校准参差不齐，并且可以输出参考电压Vref以下的电压。此时，运算放大器71的输出电压Vout可以表示为：

Vout＝Vtrim＝{R13/(R12+R13)}×{(R11/R10)×(kT/q)×ln(N)+VF}                       …(5)。

而且，在图1的恒压电路中，为了将输出电压Vtrim传输到下一级，而设置了作为阻抗转换器的运算放大器72。不过，在下一级电路的输入阻抗十分高的情况下，也可以不设定运算放大器72。

但是，在利用图1所示的带隙参考电路的通常的恒压电路中，参考电压Vref几乎被硅的带隙电压所固定。因此，要取出硅的带隙电压以下的电压，就需要设置运算放大器71及72或电阻17及18等。这样就会造成恒压电路的设计占有面积增大。

发明内容

因此，本发明为了解决上述问题，目的在于提供一种参考电压产生电路，其可以提供一种参考电压，该参考电压相对而言不会受到周围温度的影响，且电压在硅的带隙电压以下。

为了达成上述目的，本发明的参考电压产生电路包括产生电流的电流产生电路，以及将所述电流产生电路所产生的电流转换为电压并产生基准电压的电流电压转换电路，其中，所述电流产生电路产生按照该电流产生电路的周围温度而电流值发生变化的电流；所述电流电压转换电路具有第一电阻和第二电阻，该第一电阻和第二电阻中流过所述电流产生电路所产生的电流；所述第一电阻和第二电阻中，一方具有正的温度系数，另一方具有负的温度系数。在此，也可以是所述电流产生电路具有：被串联连接于第一节点和接地之间的第一二极管，被串联连接于第二节点和接地之间的第二二极管和第二电阻体，以及被串联连接于电源节点和所述第一节点和第二节点之间的反馈电路，且该反馈电路控制所述第一节点和所述第二节点的电位，从而使所述第一节点的电位和所述第二节点的电位相等；所述电流电压转换电路进一步具有输入电路，该输入电路被串联连接于产生参考电压的参考电压节点和电源节点之间，并被输入所述电流产生电路所产生的电流；所述第一电阻被串联连接于所述参考电压节点和第三节点之间；所述第二电阻被串联连接于所述第三节点和接地节点之间。

并且，本发明也可以作为参考电压产生电路，包括产生电流的电流产生电路，以及将所述电流产生电路所产生的电流转换为电压并产生基准电压的电流电压转换电路，其中，所述电流产生电路产生按照该电流产生电路的周围温度而电源值发生变化的电流，所述电流产生电路具有：被串联连接于第一节点和接地节点之间的第一二极管，被串联连接于第二节点和接地节点之间的第二二极管及第三电阻，以及被串联连接于电源节点和所述第一节点及第二节点之间的反馈电路，且该反馈电路控制所述第一节点和所述第二节点的电位，从而使所述第一节点的电位和所述第二节点的电位相等；所述电流电压转换电路具有：第一输入电路、运算放大器、第二输入电路、第五电阻、第六电阻、第七电阻以及第八电阻，所述第一输入电路被串联连接于第四节点和电源节点之间，并被输入所述电流产生电路所产生的电流，所述运算放大器的反向输入端子与所述第四节点相连接，所述第二输入电路被串联连接于所述运算放大器的非反向输入端子和电源节点之间，并被输入所述电流产生电路所产生的电流，所述第五电阻被连接于所述运算放大器的反向输入端子和输出端子之间，所述第六电阻被串联连接于所述运算放大器的非反向输入端子和接地节点之间，所述第七电阻被串联连接于所述第四节点和接地节点之间，所述第八电阻被串联连接于所述第四节点和所述运算放大器的反向输入端子之间；所述第五电阻、第六电阻、第七电阻以及第八电阻中的至少一个电阻具有正的温度系数，其余的电阻中的至少一个电阻具有负的温度系数。

据此，可以实现一种参考电压产生电路，其可以提供一种参考电压，该参考电压相对而言不会受到周围温度的影响，且在硅的带隙电压以下。结果是，与利用带隙电压参考电路的情况相比，可以减小恒压电路的设计专用面积。

并且，也可以是所述第一电阻及所述第二电阻中的至少一方由在非饱和区域工作的晶体管构成。

据此，第一电阻及第二电阻可以由相对而言在芯片上不需要占用大的设计面积的晶体管来构成，从而可以减小芯片的面积。

并且，也可以是所述第三电阻由在非饱和区域工作的晶体管构成。

据此，第三电阻可以由相对而言在芯片上不需要占用大的设计面积的晶体管来构成，从而可以减小芯片的面积。

并且，也可以是，所述电流产生电路具有电流镜电路和第四电阻，所述电流镜电路被串联连接于第一节点及第二节点和电源节点之间，且该电流镜电路控制流过所述第一节点及所述第二节点的电流，从而使流过所述第二节点的电流为流过所述第一节点的电流的整数倍，所述第四电阻被串联连接于所述第二节点和接地节点之间；所述电流电压转换电路进一步具有输入电路，该输入电路被串联连接于产生参考电压的参考电压节点和电源节点之间，并被输入所述电流镜电路的镜电流；所述第一电阻被串联连接于所述参考电压节点和第三节点之间；所述第二电阻被串联连接于所述第三节点和接地节点之间。

据此，可以减少恒定电流产生电路通常所需要的二极管元件，从而可以减小芯片的面积。不过，电流产生电路的电流值将会受到晶体管制造工艺不同的影响而发生变动。

并且，也可以是所述具有正的温度系数的电阻及所述具有负的温度系数的电阻中的至少一方，由可变电阻器以及调整电路中的某一个构成。

据此，可以变更第一电阻及第二电阻的电阻值，从而可以容易地将参考电压调整到硅的带隙电压以下。

根据本发明的参考电压产生电路，可以输出不易受周围温度影响的、硅的带隙电压以下的电压。据此，与通常的恒压电路相比，可以减小设计专用面积。

附图说明

图1是示出通常的参考电压产生电路的构成电路图。

图2是本发明实施例1中的参考电压产生电路的概略构成图。

图3是本发明实施例1中的参考电压产生电路的构成电路图。

图4是本发明实施例2中的参考电压产生电路的构成电路图。

图5是本发明实施例3中的参考电压产生电路的构成电路图。

图6是本发明实施例4中的参考电压产生电路的构成电路图。

图7是本发明实施例5中的参考电压产生电路的构成电路图。

图8是本发明实施例6中的参考电压产生电路的构成电路图。

具体实施方式

以下参照附图，对本发明的实施例中的参考电压产生电路进行详细说明。

(实施例1)

图2是本实施例中的参考电压产生电路的概略构成图，图3是该参考电压产生电路的电路图。

此参考电压产生电路包括：电流产生电路10，产生按照电流产生电路10的周围温度而电流值发生变化的电流；以及电流电压转换电路20，对电流产生电路10所产生的电流进行电压转换，并产生参考电压。

电流产生电路10包括：构成第一电流镜电路的P沟道MOS(金属氧化物半导体)晶体管MP1及MP2、构成第二电流镜电路的N沟道MOS晶体管MN1及MN2、连接于N沟道MOS晶体管MN1的源极和接地之间的二极管D1、被串联连接于N沟道MOS晶体管MN2的源极和接地之间的具有电阻值R1的电阻25及二极管D2。并且，二极管D2由并联连接的N个二极管构成。设二极管D1及二极管D2的结面积分别为S1及S2，并将其面积比S2/S1设为N。

在此，二极管D1被串联连接于第一节点N3和接地节点之间，二极管D2及电阻25被串联连接于第二节点N4和接地节点之间。第一及第二电流镜电路被分别串联连接于电源节点和第一节点N3之间以及电源节点和第二节点N4之间，并对电流加以控制，从而使流过第二节点N4的电流成为流过第一节点N3的电流的整数倍。第一及第二电流镜电路构成反馈电路，该反馈电路对电位进行控制，从而使第一节点N3的电位和第二节点N4的电位相等。而且，电阻25是本发明的第三电阻的一个例子。二极管D1及D2分别是本发明的第一二极管及第二二极管的一个例子。

电流电压转换电路20包括：P沟道MOS晶体管MP3，具有与电流产生电路10的P沟道MOS晶体管MP2的栅极电压及漏极电压相同电位的栅极端子；具有电阻值R2的电阻26和具有电阻值R3的电阻27，被串联连接于P沟道MOS晶体管MP3的漏极和接地之间，且有电流产生电路10所产生的电流流过；以及用于阻抗转换的运算放大器70。电流电压转换电路20将P沟道MOS晶体管MP3的漏极的输出作为参考电压Vref，并将该参考电压Vref通过运算放大器70所构成的阻抗转换器输出。设运算放大器70的输出为输出电压Vout，并考虑此时没有运算放大器70的补偿电压，则输出电压Vout和参考电压Vref的电压相等。

在此，P沟道MOS晶体管MP3被串联连接于参考电压Vref的参考电压节点N5和电源节点之间，并且构成输入电路，该输入电路输入电流产生电路10的电流镜电路的镜电流(mirror current)。电阻26被串联连接于参考电压节点N5和第三节点N2之间，电阻27被串联连接于第三节点N2和接地节点之间。而且，电阻26和27分别是本发明的第一电阻以及第二电阻的一个例子。

以下，将求出具有上述构成的参考电压产生电路的参考电压Vref的关系式。作为前提条件，构成电流产生电路10的第一电流镜电路的P沟道MOS晶体管MP1及MP2的栅长与栅宽大小相等，构成第二电流镜电路的N沟道MOS晶体管的MN1及MN2的栅长与栅宽的大小相等。

设玻耳兹曼常数为K，绝对温度为T，电子的基本电荷量为q，则P沟道MOS晶体管MP2的漏源间电流I2可以表示为：

I2＝(kT/q)×ln(N)/R1         …(6)

该电流I2不依赖与电源电压，由物理常数、电阻值R1以及二极管D1和二极管D2的结面积比N来决定。

电流I2由构成第一电流镜电路的P沟道MOS晶体管MP3还被提供到电阻26及27。因此，参考电压Vref可以表示为：

Vref＝(R2+R3)/R1×(kT/q)×ln(N)  …(7)。

设电阻25、26以及27具有温度特性，则参考电压Vref的温度特性可以表示为：

Vref/T＝[(R2+R3)/R1]×(k/q)×ln(N)+[(R2+R3)/R1]/T×(kT/q)×ln(N)                    …(8)。

在此，选择一种材料，该材料的电阻26及27的某一方的温度系数为正，另一方为负，通过将电阻26及27的温度系数的和设定为极小，从而可以使参考电压Vref很难受到周围温度T的影响。

例如，设R1＝3.0kΩ，R2＝12kΩ，R3＝11kΩ，电阻25、26以及27的温度倾斜分别为10Ω/℃、5Ω/℃、-5Ω/℃，设结面积比N为8，则300k时的参考电压Vref为0.4v。

根据以上所述的本实施例的参考电压产生电路，例如参考电压Vref为0.4V，在硅的带隙电压1.24V以下。这样，就可以提供硅的带隙电压以下的参考电压。

并且，根据本实施例的参考电压产生电路，参考电压Vref的温度特性如式(8)所示，电阻26及27的温度系数的和成为极小。因此，对于周围温度T参考电压Vref的变化(Vref/T)变小，从而可以提供相对而言不受周围温度影响的参考电压Vref。

而且，在本实施例的参考电压产生电路中，将运算放大器70作为阻抗转换器，并使其与连接了P沟道MOS晶体管MP3和电阻26的参考电压节点N5相连接。这在下一级的输入阻抗低的情况下，向下一级传输电压时有效。然而，下一级的输入阻抗高的情况下，则可以不必连接运算放大器70。

(实施例2)

图4是本实施例的参考电压产生电路的电路图。并且，对于图4中与图2相同的要素使用相同的符号，并省略其详细说明。

此参考电压产生电路包括：电流产生电路10以及将电流产生电路10所产生的电流转换为电压，并产生参考电压的电流电压转换电路21；且，电流电压转换电路不具有电阻26，而是具有N沟道MOS晶体管MR1，这一点是与实施例1中的参考电压产生电路的不同之处。

电流电压转换电路21包括：P沟道MOS晶体管MP3；与P沟道MOS晶体管MP3的漏极相连接、且有电流产生电路10所产生的电流流过的N沟道MOS晶体管MR1；连接于N沟道MOS晶体管MR1的源极和接地之间、且有电流产生电路10所产生的电流流过的具有电阻值R4的电阻28；以及运算放大器70。电流电压转换电路21将P沟道MOS晶体管MP3的漏极的输出作为参考电压Vref，并将此参考电压Vref通过运算放大器70所构成的阻抗转换器输出。设运算放大器70的输出为输出电压Vout，并考虑此时没有运算放大器70的补偿电压，则输出电压Vout和参考电压Vref的电压相等。

在此，N沟道MOS晶体管MR1在非饱和区域工作，漏源间的电阻值Rds1即导通电阻的电阻值Rds1的构成是因栅极电压而变化，此栅极电压由偏置电路来控制。N沟道MOS晶体管MR1被串联连接于参考电压节点N5和第三节点N2之间，电阻28被串联连接于第三节点N2和接地之间。并且，N沟道MOS晶体管MR1及电阻28分别是本发明的第一电阻及第二电阻的一个例子。

以下将求出具有上述构成的参考电压产生电路的参考电压Vref的关系式。

设N沟道MOS晶体管MR1的栅长为L1，栅宽为W1，移动性与每单位面积的氧化膜容量的积为K1，栅源间电压为VGS1，阈值电压为VT1，则N沟道MOS晶体管MR1的导通电阻的电阻值Rds1可以表示为：

RDS1＝L1/{K1×W1×(VGS1-VT1)}        …(9)

另一方面，电流电压转换电路21的参考电压Vref则成为：

Vref＝(R4+RDS1)/R1×(kT/q)×ln(N)    …(10)。

当电阻25及28与N沟道MOS晶体管MR1的导通电阻具有温度特性时，则参考电压Vref的温度特性为：

Vref/T＝[(R4+RDS1)/R1]×(k/q)×ln(N)+[(R4+RDS1)/R1]/T×(kT/q)×ln(N)                   …(11)。

在此，N沟道MOS晶体管MR1的导通电阻的温度特性取决于阈值VT以及移动性和每单位面积的氧化膜容量的积K的温度特性，一般而言，在非饱和区域工作的晶体管的导通电阻具有正的温度系数。因此，通过以具有负的温度系数的材料构成电阻28，从而可以使参考电压Vref对周围温度变得迟顿。

例如，设R1＝1kΩ，R4＝1.9kΩ，设N沟道MOS晶体管MR1的栅宽W1为1.6μm，栅长L1为0.6μm，移动性和每单位面积的氧化膜容量的积K为100μA/V2，栅源间电压VGS1为1.5v，阈值电压VT1为0.5v，电阻25、N沟道MOS晶体管MR1的导通电阻以及电阻28的温度倾斜分别为4Ω/℃、-9Ω/℃以及4Ω/℃，结面积比N为8，则300k时的参考电压Vref为0.3v。

根据以上所述的本实施例的参考电压产生电路，例如参考电压Vref可以成为0.3V，为硅的带隙电压1.24以下。因此，可以提供硅的带隙电压以下的参考电压。

并且，根据本实施例的参考电压产生电路，参考电压Vref的温度特性如式(11)所示，因此可以使N沟道MOS晶体管MR1的漏源间的电阻及电阻28的温度系数的和变小。因此，对于周围温度T参考电压Vref的变化(Vref/T)变小，从而可以提供相对而言不受周围温度影响的参考电压Vref。

并且，根据本实施例的参考电压产生电路，在实施例1中的参考电压产生电路中的电阻26可以被替换为在非饱和区域工作的N沟道MOS晶体管MR1。因此，在芯片上需要占较大面积的电阻元件可以被替换为占面积较小的晶体管，从而可以减小芯片的面积。

而且，在本实施例的参考电压产生电路中，将运算放大器70作为阻抗转换器，并使其与连接了P沟道MOS晶体管MP3和N沟道MOS晶体管MR1的参考电压节点N5相连接。这在下一级的输入阻抗低的情况下，向下一级传输电压时有效。然而，下一级的输入阻抗高的情况下，则可以不必连接运算放大器70。

并且，在本实施例的参考电压产生电路中，作为在非饱和区域工作的晶体管使用了N沟道MOS晶体管，但也可以使用P沟道MOS晶体管。

(实施例3)

图5是本实施例的参考电压产生电路的电路图。并且，对于图5中与图3相同的要素使用相同的符号，在此省略其详细说明。

此参考电压产生电路包括：产生按照电流产生电路11的周围温度而电流值发生变化的电流的电流产生电路11以及电流电压转换电路20；且电流产生电路不具有电阻R1而是具有N沟道MOS晶体管MR2，这一点是与实施例1中的参考电压产生电路不同之处。

电流产生电路11包括：P沟道MOS晶体管MP1及MP2、N沟道MOS晶体管MN1及MN2、二极管D1、被串联连接于N沟道MOS晶体管MN2的源极和接地之间的N沟道MOS晶体管MR2及二极管D2。

在此，设N沟道MOS晶体管MR2在非饱和区域工作，漏源间的电阻值RDS2即导通电阻的电阻值RDS2的构成为因栅极电压而变化，且此栅极电压由偏置电路来控制。N沟道MOS晶体管MR2被串联接连于第二节点N4和接地节点之间。并且，N沟道MOS晶体管MR2是本发明的第三电阻的一个例子。

以下将求出具有以上构成的参考电压产生电路中的参考电压Vref的关系式。

设N沟道MOS晶体管MR2的栅长为L2，栅宽为W2，移动性和每单位面积的氧化膜容量的积为K2，栅源间的电压为VGS2，阈值电压为VT2，则N沟道MOS晶体管MR2的导通电阻的电阻值RDS2可以表示为：

RDS2＝L2/{K2×W2×(VGS2-VT2)}        …(12)。

另一方面，电流电压转换电路的参考电压Vref则成为：

Vref＝(R2+R3)/RDS2×(kT/q)×ln(N)    …(13)。

在电阻26及27以及N沟道MOS晶体管MR2的导通电阻具有温度特性时，参考电压Vref的温度特性成为：

Vref/T＝[(R2+R3)/RDS2]×(k/q)×ln(N)+[(R2+R3)/RDS2]/T×(kT/q)×ln(N)                   …(14)。

在此，通过将电阻26及27的温度系数的和设为极小，从而可以使参考电压Vref不容易受到周围温度T的影响。

例如，设R2＝1.9KΩ，R3＝3.75KΩ，设N沟道MOS晶体管MR2的栅宽W2为6μm，栅长L2为0.6μm，移动性和每单位面积的氧化膜容量的积K为100μA/V2，栅源间电压VGS2为1.5v，阈值电压VT2为0.5v，电阻26、27以及N沟道MOS晶体管MR2的导通电阻的温度倾斜分别为-2Ω/℃、4Ω/℃以及-4Ω/℃，结面积比N为8，则300k时的输出电压Vref成为0.3V。

根据以上所述的本实施例的参考电压产生电路，例如参考电压Vref可以成为0.3V，为硅的带隙电压1.24V以下。因此，可以提供硅的带隙电压以下的参考电压。

并且，根据本实施例的参考电压产生电路，根据与实施例1的参考电压产生电路同样的理由，可以提供相对而言不受周围温度影响的参考电压Vref。

并且，根据本实施例的参考电压产生电路，在实施例1中的参考电压产生电路中的电阻25可以被替换为在非饱和区域工作的N沟道MOS晶体管MR2。因此，在芯片上需要占较大面积的电阻元件可以被替换为占面积较小的晶体管，从而可以减小芯片的面积。

并且，在本实施例的参考电压产生电路中，作为在非饱和区域工作的晶体管使用了N沟道MOS晶体管，但也可以使用P沟道MOS晶体管。

(实施例4)

图6是本实施例的参考电压产生电路的电路图。而且，对于图6中与图3相同的要素使用相同的符号，在此省略其详细说明。

此参考电压产生电路具有与实施例1中的电流产生电路10不同构成的电流产生电路，还包括电流产生电路12和电流电压转换电路20，所述电流产生电路12产生按照电流产生电路12的周围温度而值发生变化的电流。

电流产生电路12包括：构成第一电流镜电路的P沟道MOS晶体管MP4及MP5；构成第二电流镜电路的N沟道MOS晶体管MN3及MN4；被串联连接于N沟道MOS晶体管MN4的源极和接地之间的具有电阻值R5的电阻35。并且，设第二电流镜电路的N沟道MOS晶体管MN4对N沟道MOS晶体管MN3的磁镜比为M。

在此，电阻35被串联连接于第二节点N4和接地节点之间。并且，电阻35是本发明的第四电阻的一个例子。

以下将求出具有以上所述构成的参考电压产生电路中的参考电压Vref的关系式。

设N沟道MOS晶体管MN4的栅长为L，栅宽为W，移动性和每单位面积的氧化膜容量的积为K，则流过N沟道的MOS晶体管MN4的电流I1可以表示为：

$I1=\{L/(K\×W\×{\left(R5\right)}^2)\}\×{(1-{\left(\sqrt{M}\right)}^{-1})}^2...\left(15\right)$

此电流I1由第一电流镜电路来提供给电流电压转换电路20。因此，参考电压Vref成为：

$\mathrm{Vref}=(R2+R3)\×\{L/(K\×W\×{\left(R1\right)}^2)\}\×{(1-{\left(\sqrt{M}\right)}^{-1})}^2...\left(16\right)$

当电阻26、27以及35具有温度特性时，参考电压Vref的温度特性可以表示为：

$\∂\mathrm{Vref}/\∂T={(1-{\left(\sqrt{M}\right)}^{-1})}^2\×\left[\right\{\∂(R2+R3)/{\left(R5\right)}^2\}/\∂T\×L/(K\×W)$

$+(R2+R3)/{\left(R5\right)}^2+\∂\{L/(K\×W)\}/\∂T]...\left(17\right)$

在此，通过将电阻26及27的温度系数的和设为极小，从而可以使参考电压Vref不容易受到周围温度T的影响。

根据以上的本实施例中的参考电压产生电路，与实施例1的参考电压产生电路的理由相同，可以提供相对而言不受周围温度的影响、且硅的带隙电压以下的参考电压。

并且，根据本实施例的参考电压产生电路，可以消减实施例1中的电流产生电路所必需的二极管，可以仅由电阻和晶体管来构成参考电压产生电路。因此，可以减小芯片的面积。但是，在此情况下，如式(15)所示，因晶体管的制造工艺参差不齐会导致电流产生电路的电流值变动，并且，对于输出电压和输出电压的温度特性而言也会受到制造工艺的不同的影响。

(实施例5)

图7是本实施例的参考电压产生电路的电路图。并且，对于图7中与图3相同的要素使用相同的符号，并省略其详细说明。

此参考电压产生电路包括：电流产生电路10以及将电流产生电路10所产生的电流转换为电压，并产生参考电压的电流电压转换电路22，且此参考电压产生电路具有与实施例1中的电流电压转换电路20的构成不同的电流电压转换电路。

电流电压转换电路22包括：具有与电流产生电路10的P沟道MOS晶体管MP2的栅极电压及漏极电压相同电位的栅极端子的P沟道MOS晶体管MP15及MP16；连接于P沟道MOS晶体管MP15的漏极和接地之间、且有电流产生电路10所产生的电流流过的具有电阻值R7的电阻29；连接于P沟道MOS晶体管MP16的漏极和接地之间、且有电流产生电路10所产生的电流流过的具有电阻值R6的电阻30；连接于P沟道MOS晶体管MP15的漏极和运算放大器70的反向输入端子之间、且有电流产生电路10所产生的电流流过的具有电阻值R8的电阻31；连接于运算放大器70的反向输入端子和运算放大器70的输出电子之间的具有电阻值R9的电阻32。运算放大器70的非反向输入端子上连接有P沟道MOS晶体管MP16的漏极。

在此，P沟道MOS晶体管MP15被串联连接于第四节点N6和电源节点之间，构成输入电流产生电路10的电流镜电路的镜电流的第一输入电路。P沟道MOS晶体管MP16被串联连接于运算放大器70的非反向输入端子和电源节点之间，构成输入电流产生电路10的电流镜电路的镜电流的第二输入电路。运算放大器70的反向输入端子连接于第四节点N6。电阻30被串联连接于运算放大器70的非反向输入端子和接地节点之间。电阻29被串联连接于第四节点N6和接地节点之间。电阻31被串联连接于运算放大器70的反向输入端子和第四节点N6之间。并且，电阻32、30、29以及31分别是本发明的第五、第六、第七以及第八电阻的一个例子。

具有上述构成的参考电压产生电路中的输出电压Vref可以表示为：

Vref＝[(R2+R4+R5)×R3/(R2+R4)-R5×R4/(R2+R4)]×(1/R1)×kT/q×ln(N)                                       …(18)

在电阻25、29、30、31以及32具有温度特性时，参考电压Vref的温度特性可以表示为：

Vref/T＝[{(R7+R8+R9)×R6/(R7+R8)-R9×R8/(R7+R8)}×(1/R1)]/T×kT/q×ln(N)+[(R7+R8+R9)×R6/(R7+R8)-R9×R8/(R7+R8)×(1/R1)×k/q×ln(N)    …(19)

在此，在式(19)中，选择材料，从而使电阻32、30、29以及31中的至少一个的温度系数为正，其余的至少一个的温度系数为负，通过将式(19)的Vref/T的值设定为极小，从而可以使参考电压Vref不容易受到周围温度T的影响。例如，可以考虑电阻30及31以具有正的温度系数的材料构成，电阻29及32以具有负的温度系数的材料构成，或电阻29、30及32以具有正的温度系数的材料构成，电阻31以具有负的温度系数的材料构成。

根据以上的本实施例中的参考电压产生电路，与实施例1的参考电压产生电路的理由相同，可以提供相对而言不受周围温度的影响、且电压在硅的带隙电压以下的参考电压。

并且，根据本实施例的参考电压产生电路，通过变更电阻29、30、31和32这四个电阻值，从而可以调整输出电压，这样就可以增加在选择电阻值时的自由度。

(实施例6)

图8是本实施例中的参考电压产生电路的电路图。并且，对于图8中与图3相同的要素赋予相同的符号，并省略其详细说明。

此参考电压产生电路包括：产生按照电流产生电路13的周围温度而值发生变化的电流的电流产生电路13，以及将电流产生电路13所产生的电流转换为电压，并产生参考电压的电流电压转换电路23，并且，与实施例1中的参考电压产生电路不同之处是：为了提高电流镜电路的精度，而将电流产生电路的电流镜电路作为共源共栅(cascode)电流镜构成。

电流产生电路13包括：构成第一电流镜电路的P沟道MOS晶体管MP6、MP7、MP9及MP10；构成第二电流镜电路的N沟道MOS晶体管MN5、MN6、MN7及MN8；连接于N沟道MOS晶体管的MN5的源极和接地之间的二极管D1；以及被串联连接于N沟道MOS晶体管MN6的源极和接地之间的具有电阻值R1的电阻25及二极管D2。

在此，第一以及第二电流镜电路分别被串联连接于电源节点和第一节点N3以及电源节点和第二节点N4之间，并控制对电流加以控制，从而使流过第二节点N4的电流是流过第一节点N3的电流的整数倍。第一以及第二电流镜电路构成反馈电路，该反馈电路对电位进行控制，从而使第一节点N3的电位和第二节点N4的电位相等。

电流电压转换电路23包括：构成第一电流镜电路的P沟道MOS晶体管MP8及MP11；具有电阻值R2的电阻26和具有电阻值R3的电阻27；以及运算放大器70。电流电压转换电路23将P沟道MOS晶体管MP11的漏极的输出作为参考电压Vref，并将此参考电压Vref通过运算放大器70所构成的阻抗转换器输出。

在此，为了抑制P沟道MOS晶体管MP6、MP7及MP8的漏极电压的变动，而在P沟道MOS晶体管MP6、MP7及MP8上共射共基连接P沟道MOS晶体管MP9、MP10及MP11。为了使第一电流镜电路在饱和区域工作，而由作为别的电路的偏置电路来调整P沟道MOS晶体管MP9、MP10及MP11的栅极电压。

并且，同样，为了提高第二电流镜电路的精度，而在N沟道MOS晶体管MN5及MN6上共射共基连接N沟道MOS晶体管MN7及MN8。为了使第二电流镜电路在饱和区域工作，而由作为别的电路的偏置电路来调整N沟道MOS晶体管MN7和MN8的栅极电压。

并且，P沟道MOS晶体管MP8和MP11被串联连接于参考电压节点N5和电源节点之间，从而构成输入电流产生电路13的电流镜电路的镜电流的输入电路。

在通常的电流镜电路中存在有镜像损失(mirror loss)ΔIe，对于参考电流Iref而言，通过电流镜电路而被传输的电流则成为Iref+ΔIe。此镜像损失的发生原因是：构成电流镜电路的两个晶体管的漏极电压在工作时不等而发生的。因此，通过将第一及第二电流镜电路作为共源共栅电流镜电路，从而可以抑制构成第一及第二电流镜电路的晶体管的漏极电压的变动。其结果是在第一及第二电流镜电路可以减少ΔIe，从而可以实现镜像精度的提高和输出电压精度的提高。

在具有上述构成的参考电压产生电路中的参考电压Vref可以用与式(7)同样的公式来表示，其温度特性可以用与式(8)同样的公式来表示。因此，选择使电阻26和27的某一方的温度系数为正，另一方为负的材料，从而将电阻26和27的温度系数的和设定为极小，据此，可以使参考电压Vref不容易受到周围温度T的影响。

根据以上所述的本实施例的参考电压产生电路，与实施例1中的参考电压产生电路的理由相同，可以提供相对而言不受周围温度的影响、且在硅的带隙电压以下的参考电压。

并且，在本实施例中的参考电压产生电路，对于第一及第二电流镜电路的共源共栅电流镜的构成而言，只要是能够抑制构成第一及第二电流镜电路的晶体管的漏极电压的变动即可，因此，不受图8所示的构成所限。

以上利用实施例对本发明的参考电压产生电路进行了说明，但是本发明并非受这些实施例所限。在不超出本发明的要旨的范围内，且同业界人士所想到的并实施的各种变形均包含在本发明的范围内。

例如，温度系数为正的电阻以及温度系数为负的电阻分别可由可变电阻器以及调整电路的某一个来构成。

本发明能够适用于参考电压产生电路，尤其能够适用于构成电源电路或低电压电路的参考电压产生电路等。

Claims (8)

1.一种参考电压产生电路，包括产生电流的电流产生电路，以及将所述电流产生电路所产生的电流转换为电压并产生参考电压的电流电压转换电路，其特征在于，

所述电流产生电路产生按照该电流产生电路的周围温度而电流值发生变化的电流；

所述电流电压转换电路具有第一电阻和第二电阻，该第一电阻和第二电阻中流过所述电流产生电路所产生的电流；

所述第一电阻和第二电阻中，一方具有正的温度系数，另一方具有负的温度系数。

2.如权利要求1所述的参考电压产生电路，其特征在于，

所述电流产生电路具有：被串联连接于第一节点和接地节点之间的第一二极管，被串联连接于第二节点和接地节点之间的第二二极管及第三电阻，以及被串联连接于电源节点和所述第一节点及第二节点之间的反馈电路，且该反馈电路控制所述第一节点和所述第二节点的电位，从而使所述第一节点的电位和所述第二节点的电位相等；

所述电流电压转换电路进一步具有输入电路，该输入电路被串联连接于产生参考电压的参考电压节点和电源节点之间，并被输入所述电流产生电路所产生的电流；

所述第一电阻被串联连接于所述参考电压节点和第三节点之间；

所述第二电阻被串联连接于所述第三节点和接地节点之间。

3.如权利要求2所述的参考电压产生电路，其特征在于，所述第一电阻及所述第二电阻中的至少一方由在非饱和区域工作的晶体管构成。

4.如权利要求2所述的参考电压产生电路，其特征在于，所述第三电阻由在非饱和区域工作的晶体管构成。

5.如权利要求1所述的参考电压产生电路，其特征在于，

所述电流产生电路具有电流镜电路和第四电阻，所述电流镜电路被串联连接于第一节点及第二节点和电源节点之间，且该电流镜电路控制流过所述第一节点及所述第二节点的电流，从而使流过所述第二节点的电流为流过所述第一节点的电流的整数倍，所述第四电阻被串联连接于所述第二节点和接地节点之间；

所述电流电压转换电路进一步具有输入电路，该输入电路被串联连接于产生参考电压的参考电压节点和电源节点之间，并被输入所述电流镜电路的镜电流；

所述第一电阻被串联连接于所述参考电压节点和第三节点之间；

所述第二电阻被串联连接于所述第三节点和接地节点之间。

6.如权利要求1所述的参考电压产生电路，其特征在于，所述具有正的温度系数的电阻及所述具有负的温度系数的电阻中的至少一方，由可变电阻器以及调整电路中的某一个构成。

7.一种参考电压产生电路，包括产生电流的电流产生电路，以及将所述电流产生电路所产生的电流转换为电压并产生参考电压的电流电压转换电路，其特征在于，

所述电流产生电路产生按照该电流产生电路的周围温度而电源值发生变化的电流，所述电流产生电路具有：被串联连接于第一节点和接地节点之间的第一二极管，被串联连接于第二节点和接地节点之间的第二二极管及第三电阻，以及被串联连接于电源节点和所述第一节点及第二节点之间的反馈电路，且该反馈电路控制所述第一节点和所述第二节点的电位，从而使所述第一节点的电位和所述第二节点的电位相等；

所述电流电压转换电路具有：第一输入电路、运算放大器、第二输入电路、第五电阻、第六电阻、第七电阻以及第八电阻，所述第一输入电路被串联连接于第四节点和电源节点之间，并被输入所述电流产生电路所产生的电流，所述运算放大器所具有的反向输入端子与所述第四节点相连接，所述第二输入电路被串联连接于所述运算放大器的非反向输入端子和电源节点之间，并被输入所述电流产生电路所产生的电流，所述第五电阻被连接于所述运算放大器的反向输入端子和输出端子之间，所述第六电阻被串联连接于所述运算放大器的非反向输入端子和接地节点之间，所述第七电阻被串联连接于所述第四节点和接地节点之间，所述第八电阻被串联连接于所述第四节点和所述运算放大器的反向输入端子之间；

所述第五电阻、第六电阻、第七电阻以及第八电阻中的至少一个电阻具有正的温度系数，其余的电阻中的至少一个电阻具有负的温度系数。

8.如权利要求7所述的参考电压产生电路，其特征在于，所述具有正的温度系数的电阻以及所述具有负的温度系数的电阻中至少一方，由可变电阻器以及调整电路中的某一个构成。

Images