CN101165911A - 相变存储器件及其制造方法 - Google Patents

相变存储器件及其制造方法 Download PDF

Info

Publication number
CN101165911A
CN101165911A CNA2007100961723A CN200710096172A CN101165911A CN 101165911 A CN101165911 A CN 101165911A CN A2007100961723 A CNA2007100961723 A CN A2007100961723A CN 200710096172 A CN200710096172 A CN 200710096172A CN 101165911 A CN101165911 A CN 101165911A
Authority
CN
China
Prior art keywords
electrode contact
contact layer
hearth electrode
phase change
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100961723A
Other languages
English (en)
Other versions
CN101165911B (zh
Inventor
姜闰浩
金基俊
徐东硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101165911A publication Critical patent/CN101165911A/zh
Application granted granted Critical
Publication of CN101165911B publication Critical patent/CN101165911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种在底电极接触层和相变层之间具有增大的接触面积的相变存储器件和制造该相变存储器件的方法。该相变存储器件包括：存储节点，包括填充通孔的底电极接触层、相变层和顶电极层；以及开关器件，连接到该底电极接触层，其中该底电极接触层具有朝向该相变层的突出部分。该突出部分通过以比该底电极接触层高的蚀刻速率干法或湿法蚀刻该底电极接触层周围的绝缘间层形成，或者利用选择性生长方法、或沉积和光刻工艺形成。进行选择性生长法或沉积和光刻工艺之后，还可进行干法或湿法蚀刻。

Description

相变存储器件及其制造方法
技术领域
本发明涉及一种半导体存储器件及其制造方法，更特别地，涉及一种在下电极接触层和相变层之间具有增大的接触面积的相变存储器件及其制造方法。
背景技术
半导体存储器件包括诸如晶体管的开关器件和电连接到该开关器件的存储节点。相变存储器件的特征在于包括在存储节点中的相变层。相变层的电阻根据相变层在晶态与非晶态之间的状态而变化。利用该现象通过将相变层从晶态改变到非晶态来记录数据。通过测量相变层的电阻来读取数据。
附图1是常规相变存储器件的存储节点的横截面图。
参考图1，通孔12形成在绝缘间层(interlayer)10里，通孔12被填充以底电极接触层14。底电极接触层14连接到设置在存储节点之下的晶体管(未显示)。
底电极接触层14通过如下方式形成：在绝缘间层10上形成电极材料层填充到通孔12中，然后平坦化电极材料层的表面直到绝缘间层10的表面被暴露。
覆盖底电极接触层14的相变层16形成在绝缘间层10上。顶电极18形成在相变层16上，顶电极接触层20形成在顶电极18上。
在图1所示的上述常规相变存储器件中，当写和读重复进行时，相变层16和底电极接触层14之间的接触会变差从而相变层16和底电极接触层14脱落。因此，相变存储器件的电阻增大，通过存储节点的电流变得不稳定，这使得难以在相变层中产生相变。相应地，信息的写或读会变得几乎不可能。
发明内容
本发明提供一种在底电极接触层和相变层之间具有增大的接触面积的相变存储器件，其可以最小化重复写操作期间底电极接触层和相变层之间的接触缺陷。
本发明还提供一种制造相变存储器件的方法。
根据本发明的一个方面，提供一种相变存储器件，包括：存储节点，包括填充通孔的底电极接触层、相变层和顶电极层；以及开关器件，连接到该底电极接触层，其中该底电极接触层具有朝向该相变层的突出部分。
该突出部分可以围绕该通孔延伸。
该开关器件可以是晶体管或二极管。
根据本发明的另一方面，提供一种制造相变存储器件的方法，该相变存储器件包括：顺序堆叠的底电极接触层、相变层和顶电极层；以及连接到该底电极接触层的开关器件，该方法可包括：在绝缘间层中形成通孔；用该底电极接触层填充该通孔；通过使该底电极接触层的上部延伸得突出在该绝缘间层上方来形成突出部分；以及在该绝缘间层上形成覆盖该底电极接触层的突出部分的相变层。
根据本发明的一个方面，该突出部分的形成可包括：以比该底电极接触层更快的蚀刻速度蚀刻该绝缘间层的上表面。该蚀刻可以使用干法蚀刻或湿法蚀刻来进行。
根据本发明的另一方面，该突出部分的形成可包括：选择性生长填充在该通孔中的底电极接触层。
该底电极的选择性生长可包括：沿垂直方向和沿水平方向不同地生长该底电极接触层。
此外，该底电极接触层的生长可包括在水平方向上以比垂直方向更快的生长速率来生长该底电极接触层，还包括以比该底电极接触层更快的蚀刻速率来蚀刻该绝缘间层的上表面。
根据本发明的另一方面，填充该通孔可包括：在该绝缘间层上形成该底电极接触层以填充该通孔，该突出部分的形成可包括：平坦化形成在该绝缘间层上的该底电极接触层至预定厚度；在所述平坦化的底电极接触层上形成覆盖该通孔和该通孔周围一部分的掩模；去除该掩模周围的底电极接触层；以及去除该掩模。
根据本发明，所述相变层和所述底电极接触层之间的接触缺陷可被减少，从而提高了写操作次数。
附图说明
本发明的上述和其它特征和优点通过参考附图详细描述其示例性实施方式而将变得更加明显，附图中：
图1是常规相变存储器件的存储节点的横截面图；
图2是根据本发明一实施方式的相变存储器件的横截面图；
图3是剖视图，示出根据本发明一实施方式的图2的相变存储器件中底电极接触层的突出部分的修改示例；
图4-8是剖视图，示出根据本发明一实施方式制造图2的相变存储器件的方法；
图9是剖视图，示出根据本发明一实施方式图2的相变存储器件中底电极接触层的突出部分的另一修改示例。
具体实施方式
现在将参照附图更充分地描述本发明，附图中示出本发明的示例性实施方式。这里，图中所示的层的厚度和区域为了清楚而被放大。
首先，将描述根据本发明一实施方式的相变存储器件。图2是根据本发明一实施方式的相变存储器件的横截面图。
参考图2，第一和第二杂质区域42和44形成在衬底40中，第一和第二杂质区域42和44之间有预定间隔。第一和第二杂质区域42和44是掺杂以杂质的区域，该杂质具有与衬底40中掺杂的材料相反的导电类型。第一和第二杂质区域42和44之一是源区，另一个是漏区。包括栅电极的栅极堆叠46形成在第一和第二杂质区域42和44之间在衬底40上。第一和第二杂质区域42和44以及栅极堆叠46构成作为开关器件的晶体管。二极管可以代替晶体管用作开关器件。覆盖晶体管的第一绝缘间层48形成在衬底40上。暴露第一杂质区域42的接触孔50形成在第一绝缘间层48中，接触孔50被填充以导电塞52。覆盖导电塞52的底电极54形成在第一绝缘间层48上。覆盖底电极54的第二绝缘间层56形成在第一绝缘间层48上。暴露下电极54的上表面的通孔58形成在第二绝缘间层56中。通孔58填充有底电极接触层60。间隔(未显示)还可形成在通孔58中在底电极接触层60与第二绝缘间层56之间。在通孔58中形成间隔的原因之一在于减少底电极接触层60中产生的热损失。底电极接触层60充满通孔58且突出在通孔58之上。因此底电极接触层60的上部分比第二绝缘间层56的上表面高。底电极接触层60的突出部分60a的表面被例如球形地弯曲。
同时，如图3所示，在填充通孔58之后，底电极接触层60可突出在第二绝缘间层56之上在底电极接触层60周围。突出在第二绝缘间层56表面之上的底电极接触层60的延伸部分60b的上表面是平的。延伸部分60b是板的形式。
再参考图2，覆盖底电极接触层60的突出部分60a的相变层62形成在第二绝缘间层56上。相变层62可以是形成的GeSbTe(GST)层或除GeSbTe(GST)之外的其它相变材料层。顶电极层64形成在相变层62上，顶电极接触层66形成在顶电极层64上。
下文中，将描述根据本发明一实施方式制造相变存储器件的方法。图4-8是剖视图，示出根据本发明一实施方式制造图2的相变存储器件的方法。
参考图4，栅极堆叠46形成在衬底40的预定区域上。栅极堆叠46包括栅绝缘层和栅电极。导电杂质注入到衬底40中定义有源区域的场氧化物层(未显示)和栅极堆叠46之间以形成第一和第二杂质区域42和44。第一杂质区域42可用作源区，第二杂质区域44可用作漏区，或第二杂质区域44可用作源区，第一杂质区域42可用作漏区。注入第一和第二杂质区域42和44中的导电杂质与掺入衬底40的导电杂质导电性相反。第一和第二杂质区域42和44可以以各种形状形成。第一和第二杂质区域42和44以及栅极堆叠46构成半导体晶体管。
然后覆盖晶体管的第一绝缘间层48形成在衬底40上。暴露第一杂质区域42的接触孔50形成在第一绝缘间层48中。然而，本发明不限于此，接触孔50可以形成在第一绝缘间层48的一部分中从而暴露第二杂质区域44而不是第一杂质区域42。接触孔50填充有导电塞52。
参考图5，覆盖导电塞52的暴露上表面的底电极层54形成在第一绝缘间层48上。覆盖底电极层54的第二绝缘间层56形成在第一绝缘间层48上。第二绝缘间层56可以是例如氧化硅层。第二绝缘间层56和第一绝缘间层48可以由相同材料形成。暴露底电极层54的上表面的通孔58形成在第二绝缘间层56中。
参考图6，通孔58填充有底电极接触层60。在通孔58填充有底电极接触层60之后，第二绝缘间层56的上表面和底电极接触层60的上表面利用干法蚀刻被蚀刻，其中第二绝缘间层56的蚀刻速率比底电极接触层60的蚀刻速率快。因此，满足上述蚀刻条件的蚀刻气体例如氩气被用于上述干法蚀刻。
由于第二绝缘间层56和底电极接触层60的蚀刻，如图7所示，第二绝缘间层56的上表面变得低于底电极接触层60的上端。因此底电极接触层60的突出部分60a突出在第二绝缘间层56的表面之上。
参考图8，覆盖底电极接触层60的突出部分60a的相变层62形成在第二绝缘间层56上。因此，由于突出部分60a，底电极接触层60和相变层62之间的接触表面面积变得显著大于底电极接触层60不具有突出在第二绝缘间层56表面之上的部分的情况。
因此，底电极接触层60和相变层62之间的接触缺陷的可能性非常低，当接触缺陷发生时，它们局限于预定的有限的接触区域。
相变层62可以是GST层或可以由另一种相变材料层形成。顶电极层64和顶电极接触层66顺序形成在相变层62上。
同时，第二绝缘间层56和底电极接触层60的蚀刻可以使用湿法蚀刻代替干法蚀刻进行。用于湿法蚀刻的蚀刻剂也可以优选满足上述蚀刻条件，例如可使用氢氟酸(HF)。
供选地，代替蚀刻第二绝缘间层56和底电极接触层60，可使用选择性生长法。例如，在图6中，通孔58可填充有底电极接触层60，之后使用例如外延生长法的选择性生长法只生长底电极接触层60。此处，通过调节生长条件例如为底电极接触层60的生长提供的源材料(source material)、温度或压强，底电极接触层60的生长速度可以在垂直和水平方向上不同。也就是说，底电极接触层60的垂直和水平生长速率可以不同。当水平生长速率大于垂直生长速率时，底电极接触层60突出在第二绝缘间层56之上在通孔58周围，如图3所示。突出在第二绝缘间层56之上的底电极接触层60的延伸部分60b的表面积可以通过生长条件来控制。当得到底电极接触层60的延伸部分60b时，除了延伸部分60b之外第二绝缘间层60的上表面被掩模(未显示)覆盖。在形成延伸部分60b之后，去除掩模。然后，使用选择性生长法得到的产物和第二绝缘间层56可使用上述干法蚀刻或湿法蚀刻被蚀刻。
供选地，填充图6的通孔58的底电极接触层60可以通过如下方式形成：在第二绝缘间层56上形成底电极接触层60以填充通孔58，然后平坦化底电极接触层60直到第二绝缘间层56被暴露。图3所示的延伸部分60b可通过控制平坦化工艺来得到。
详细地，平坦化工艺可使用例如化学机械抛光(CMP)法的抛光方法来进行，这里，该平坦化工艺在第二绝缘间层56的上表面被暴露之前停止。因此，与图3所示的延伸部分60b的厚度对应的底电极接触层60的部分可留在第二绝缘间层56的上表面上。然后与延伸部分60b对应的掩模例如光敏层图案形成在设置于第二绝缘间层56上表面上的底电极接触层60的暴露部分上。然后底电极接触层60的暴露部分在第二绝缘间层56的上表面上被蚀刻，然后除去掩模。于是可以形成图3的延伸部分60b。
供选地，第二绝缘间层56的延伸部分60b和底电极接触层60可使用上述干法蚀刻或湿法蚀刻被蚀刻。图9示出使用干法蚀刻或湿法蚀刻的所得结构，其中第二绝缘间层56的蚀刻速率比底电极接触层60的蚀刻速率快。如上所述，在根据本发明的相变存储器件中，底电极接触层的上部突出到通孔外。因此，底电极接触层和相变层之间的接触表面积增大。因此，重复写操作期间发生在底电极接触层与相变层之间的诸如脱落的接触缺陷的可能性十分低。因此，根据本发明的相变存储器件的重复写操作的次数可以大幅增加。此外，根据本发明的相变存储器件的操作可靠性可得到改善。
虽然已经参照其实施例特别显示和描述了本发明，但是本领域技术人员将理解，可以进行形式和细节上的各种改变而不偏离所附权利要求定义的本发明的思想和范围。
例如，本领域技术人员可以使用除了本发明中建议的那些以外的材料用于形成本发明的元件。另外，底电极接触层60可直接接触源区42。另外，本发明可应用于制造除了相变存储器件之外的存储器件的方法。因此，本发明的范围不是由上述示例性实施例定义，而是由所附权利要求的技术范围定义。

Claims (13)

1.一种相变存储器件，包括：
存储节点，包括填充通孔的底电极接触层、相变层和顶电极层；以及
连接到该底电极接触层的开关器件，
其中该底电极接触层具有朝向该相变层的突出部分。
2.根据权利要求1的相变存储器件，其中该突出部分延伸在该通孔周围。
3.根据权利要求1的相变存储器件，其中该开关器件是晶体管或二极管。
4.一种制造相变存储器件的方法，该相变存储器件包括：顺序堆叠的底电极接触层、相变层和顶电极层；以及连接到该底电极接触层的开关器件，该方法包括：
在绝缘间层中形成通孔；
用该底电极接触层填充该通孔；
通过使该底电极接触层的上部延伸得突出在该绝缘间层之上来形成突出部分；以及
在该绝缘间层上形成覆盖该底电极接触层的该突出部分的相变层。
5.根据权利要求4的方法，其中该突出部分的形成包括：以比该底电极接触层的蚀刻速率高的蚀刻速率蚀刻该绝缘间层的上表面。
6.根据权利要求5的方法，其中该蚀刻使用干法蚀刻或湿法蚀刻进行。
7.根据权利要求4的方法，其中该突出部分的形成包括：选择性生长填充在该通孔中的该底电极接触层。
8.根据权利要求7的方法，其中该底电极的该选择性生长包括：在垂直方向和水平方向上不同地生长该底电极接触层。
9.根据权利要求8的方法，其中该底电极接触层的所述生长包括在水平方向上以比在垂直方向上高的生长速率来生长该底电极接触层，还包括以比该底电极接触层的蚀刻速率更高的蚀刻速率来蚀刻该绝缘间层的上表面。
10.根据权利要求9的方法，其中该蚀刻使用干法蚀刻或湿法蚀刻进行。
11.根据权利要求4的方法，其中填充该通孔包括：在该绝缘间层上形成该底电极接触层以填充该通孔，且
该突出部分的形成包括：
将形成在该绝缘间层上的该底电极接触层平坦化至预定厚度；
在该平坦化的底电极接触层上形成覆盖该通孔和该通孔周围的部分的掩模；
去除该掩模周围的底电极接触层；以及
去除该掩模。
12.根据权利要求11的方法，该方法还包括以比该底电极接触层的蚀刻速率高的蚀刻速率蚀刻该绝缘间层的上表面。
13.根据权利要求12的方法，其中该蚀刻使用干法蚀刻或湿法蚀刻进行。
CN2007100961723A 2006-10-18 2007-04-18 相变存储器件及其制造方法 Active CN101165911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR101570/06 2006-10-18
KR1020060101570A KR100858083B1 (ko) 2006-10-18 2006-10-18 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101165911A true CN101165911A (zh) 2008-04-23
CN101165911B CN101165911B (zh) 2011-06-29

Family

ID=39317058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100961723A Active CN101165911B (zh) 2006-10-18 2007-04-18 相变存储器件及其制造方法

Country Status (4)

Country Link
US (1) US7696507B2 (zh)
JP (1) JP5184043B2 (zh)
KR (1) KR100858083B1 (zh)
CN (1) CN101165911B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687243A (zh) * 2009-10-26 2012-09-19 Asm国际公司 用于含va族元素的薄膜ald的前体的合成和使用
CN103094471A (zh) * 2011-10-28 2013-05-08 中国科学院物理研究所 一种缩小存储节点的非易失性存储装置及其制造方法
CN103515532A (zh) * 2012-06-19 2014-01-15 爱思开海力士有限公司 阻变存储器件及其制造方法
CN104576926A (zh) * 2013-10-25 2015-04-29 华邦电子股份有限公司 电阻式存储器及其制造方法
CN108134008A (zh) * 2016-12-01 2018-06-08 旺宏电子股份有限公司 电阻转换存储器元件及其制造方法
US10199234B2 (en) 2015-10-02 2019-02-05 Asm Ip Holding B.V. Methods of forming metal silicides
CN112420919A (zh) * 2019-08-23 2021-02-26 联华电子股份有限公司 可变电阻式存储器的结构及其制作方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333273B (en) * 2007-05-02 2010-11-11 Powerchip Technology Corp Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same
KR100935591B1 (ko) 2007-12-26 2010-01-07 주식회사 하이닉스반도체 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
KR20090106887A (ko) * 2008-04-07 2009-10-12 삼성전자주식회사 반도체 소자 및 그 제조방법
US9175390B2 (en) 2008-04-25 2015-11-03 Asm International N.V. Synthesis and use of precursors for ALD of tellurium and selenium thin films
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR100996172B1 (ko) 2008-07-24 2010-11-24 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US20100051896A1 (en) * 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
US20100109085A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
US8058095B2 (en) 2009-06-23 2011-11-15 Micron Technology, Inc. Encapsulated phase change cell structures and methods
US8198619B2 (en) * 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) * 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
KR101617381B1 (ko) 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
JP2011146632A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
KR20120124787A (ko) * 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자의 제조 방법
KR101900853B1 (ko) 2012-04-13 2018-09-20 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
JP2015170700A (ja) 2014-03-06 2015-09-28 株式会社東芝 不揮発性半導体記憶装置
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10276791B1 (en) 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
KR100504698B1 (ko) * 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
JP2006278864A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 相変化型不揮発性メモリ及びその製造方法
JP2008218492A (ja) * 2007-02-28 2008-09-18 Elpida Memory Inc 相変化メモリ装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687243A (zh) * 2009-10-26 2012-09-19 Asm国际公司 用于含va族元素的薄膜ald的前体的合成和使用
CN102687243B (zh) * 2009-10-26 2016-05-11 Asm国际公司 用于含va族元素的薄膜ald的前体的合成和使用
CN103094471A (zh) * 2011-10-28 2013-05-08 中国科学院物理研究所 一种缩小存储节点的非易失性存储装置及其制造方法
CN103515532A (zh) * 2012-06-19 2014-01-15 爱思开海力士有限公司 阻变存储器件及其制造方法
CN103515532B (zh) * 2012-06-19 2017-04-26 爱思开海力士有限公司 阻变存储器件及其制造方法
CN104576926A (zh) * 2013-10-25 2015-04-29 华邦电子股份有限公司 电阻式存储器及其制造方法
CN104576926B (zh) * 2013-10-25 2019-05-14 华邦电子股份有限公司 电阻式存储器及其制造方法
US10199234B2 (en) 2015-10-02 2019-02-05 Asm Ip Holding B.V. Methods of forming metal silicides
CN108134008A (zh) * 2016-12-01 2018-06-08 旺宏电子股份有限公司 电阻转换存储器元件及其制造方法
CN108134008B (zh) * 2016-12-01 2021-06-29 旺宏电子股份有限公司 电阻转换存储器元件及其制造方法
CN112420919A (zh) * 2019-08-23 2021-02-26 联华电子股份有限公司 可变电阻式存储器的结构及其制作方法
CN112420919B (zh) * 2019-08-23 2024-06-04 联华电子股份有限公司 可变电阻式存储器的结构及其制作方法

Also Published As

Publication number Publication date
JP2008103727A (ja) 2008-05-01
US7696507B2 (en) 2010-04-13
JP5184043B2 (ja) 2013-04-17
KR20080035212A (ko) 2008-04-23
KR100858083B1 (ko) 2008-09-10
US20080093591A1 (en) 2008-04-24
CN101165911B (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN101165911B (zh) 相变存储器件及其制造方法
US10580976B2 (en) Three-dimensional phase change memory device having a laterally constricted element and method of making the same
KR100639206B1 (ko) 상변환 기억 소자 및 그 제조방법
US10381366B1 (en) Air gap three-dimensional cross rail memory device and method of making thereof
JP4150667B2 (ja) ポアの位置を高くした相変化型メモリ
CN100379046C (zh) 相变材料存储器装置和形成方法
US8138490B2 (en) Variable resistance non-volatile memory cells and methods of fabricating same
US7473921B2 (en) Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
US8728856B2 (en) Method of manufacturing upwardly tapering heaters for phase change memories
KR100789045B1 (ko) 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
CN103311263A (zh) 高集成半导体存储器件及其制造方法
US7323357B2 (en) Method for manufacturing a resistively switching memory cell and memory device based thereon
KR20090081848A (ko) 상변화 메모리 장치 및 그 형성 방법
KR20150007520A (ko) 상변화 메모리 장치 및 그의 제조방법
CN101252169A (zh) 相变存储器件及其制造方法
KR100970255B1 (ko) 반도체 메모리 소자의 제조 방법
KR20100001747A (ko) 도전 구조물, 이의 형성 방법, 수직 필러 트랜지스터 및이의 제조 방법.
US20110076824A1 (en) Fabrication method of phase change random access memory device
KR100701157B1 (ko) 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법
KR100650719B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100650718B1 (ko) 상변환 기억 소자 및 그 제조방법
CN102412367A (zh) 相变存储器底部电极的制作方法
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20060122266A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063816A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant