CN101159426A - 振荡电路 - Google Patents

Abstract

本发明是由于电源电压和环境温度的振荡频率变动较小的振荡电路。把NAND(48a)的输出信号(ZA)提供给NAND(48b)的第1输入同时通过延迟电路提供给该NAND(48b)的第2输入。把NAND(48b)的输出信号(ZB)提供给NAND(48a)的第1输入同时通过延迟电路提供给该NAND(48a)的第2输入。延迟电路有由从温度依赖电流源(30)输出的依赖于温度的电压(VN)控制导通状态的NMOS(42)和电容器(44)构成的充放电电路和由该电容器44的电压控制导通/截止的NMOS(45)。通过NMOS(45)阈值电压的温度特性与电压(VN)的温度特性抵消，可抑制基于无稳态多谐振荡器的振荡电路的振荡频率变动。

Description

振荡电路

技术领域

本发明涉及由于电源电压和环境温度引起的振荡频率的变动较小的振荡电路

背景技术

[专利文献1]：日本特开2003-4547号公报

[专利文献2]：日本特表2005-533443号公报

在上述专利文献1中，记载了利用环形振荡器的振荡频率随环境温度而变化的特性，通过比较该环形振荡器的振荡频率与晶体振荡器的振荡频率，进行温度输出的温度检测电路。

另外，在上述专利文献2中，记载了构成为利用不受电源电压和环境温度的影响而提供恒定电流的恒流电路、和由该恒流电路驱动的环形振荡器，来输出恒定振荡频率的电流控制环形振荡器。

如专利文献1所记载的那样，公知环形振荡器的振荡频率较大地依赖于环境温度，在专利文献2中，通过使向环形振荡器提供的电流恒定，来实现其振荡频率的稳定化。但是，由于环形振荡器的振荡频率不仅较大地依赖于电源电压相关，而且还较大地依赖于环境温度，所以单纯地使供给电流稳定，难以实现完全的频率稳定。

发明内容

本发明的目的是提供一种由于电源电压和环境温度引起的振荡频率的变动较小的振荡电路。

本发明的振荡电路的特征在于，具有：温度依赖电流源，基于与环境温度相应而流过晶体管的电流，来输出控制电压；第1和第2逻辑门，其在2个输入信号都是第1电平时输出第2电平的输出信号，在该输入信号的至少1个是第2电平时，使该输出信号为第1电平而输出，该第1逻辑门的输出侧与该第2逻辑门的第1输入侧连接，该第2逻辑门的输出侧与该第1逻辑门的第1输入侧连接；第1延迟电路，其在上述第2逻辑门的输出信号从第2电平变化为第1电平时，与上述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压时，向上述第1逻辑门的第2输入侧提供第2电平的脉冲；和第2延迟电路，其在上述第1逻辑门的输出信号从第2电平变化为第1电平时，与上述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压时，向上述第2逻辑门的第2输入侧提供第2电平的脉冲。

本发明具有第1逻辑门的输出侧与第2逻辑门的第1输入侧连接，第2逻辑门的输出侧与第1逻辑门的第1输入侧连接的2个逻辑门、和使这些第1和第2逻辑门的输出信号按照依赖于环境温度的控制电压和阈值电压延迟并分别提供给第2及第1逻辑门的第2输入侧的第1和第2延迟电路。由此，延迟电路的温度依赖性由于控制电压的变化和阈值电压的变化而抵消，延迟时间的温度依赖性变小。因此，由这些逻辑门和延迟电路构成的振荡电路(无稳态多谐振荡器)具有能够抑制由于电源电压和环境温度引起的振荡频率的变动的效果。

附图说明

图1是表示本发明的实施例1的振荡电路的结构图。

图2是表示图1的动作的信号波形图。

图3是表示本发明的实施例2的振荡电路的结构图。

图4是表示图3的动作的信号波形图。

图中：10-恒压源；30、60-温度依赖电流源；40-逻辑积电路；41、46、71、72、76-PMOS；42、43、45、73、75-NMOS；44、74-电容器；47、77-倒相电路；48-NAND；70-逻辑和电路；78-NOR。

具体实施方式

关于本发明的上述内容以及其他目的和新颖的特征，通过参照附图阅读以下的优选实施例的说明，可得到更全面的理解。但附图只是用于解说，并不表示对本发明的范围的限定。

[实施例1]

图1是表示本发明的实施例1的振荡电路的结构图。

该振荡电路由恒压源10、温度依赖电流源30、构成无稳态多谐振荡器的2组逻辑积电路40A、40B、以及电平位移电路50构成。

恒压源10不受电源电压VCC和环境温度T变动的影响而生成恒定电压VDD。

该恒压源10构成为，具有连接在电源电压VCC与接地电压VSS之间的由P沟道MOS晶体管(以下称为“PMOS”)11和电阻12以及二极管13构成的串联电路。并且，在电源电压VCC与接地电压VSS之间连接有由PMOS14和二极管15构成的串联电路、和由PMOS16、电阻17以及二极管18构成的串联电路。PMOS11、14的漏极分别与运算放大器(OP)19的非倒相输入端子和倒相输入端子连接，从该运算放大器19的输出端子输出的电压VP被提供给PMOS11、14、16的栅极。并且连接成电压输出器的运算放大器20与PMOS16的漏极连接，从该运算放大器20输出恒定的电压VDD。

温度依赖电流源30，基于从恒压源10的运算放大器19输出的依赖于温度的电压VP，提供依赖于温度的电流Iptat。该温度依赖电流源30由串联连接在电源电压VCC与接地电压VSS之间的PMOS31和N沟道MOS晶体管(以下称为：“NMOS”)32构成。向PMOS31的栅极提供电压VP，NMOS32的栅极与漏极连接，构成正向的二极管。而且，从PMOS31与NMOS32的连接点输出与依赖于温度的电流Iptat对应的电压VN。

逻辑积电路40A、40B是具备延迟功能的逻辑电路，由从恒压源10输出的恒定电压VDD驱动，根据从温度依赖电流源30输出的依赖于温度的电压VN，来控制其延迟时间。

逻辑积电路40A具有连接在电压VDD与节点NA之间的PMOS41a、和串联连接在该节点NA与接地电压VSS之间的NMOS42a、43a。向NMOS42a的栅极提供来自温度依赖电流源30的电压VN，向PMOS41a和NMOS43a的栅极提供逻辑积电路40B的输出信号ZB。另外，为了增大基于电压VN的电流控制效果，把NMOS43a的增益常数β设定为充分大于NMOS42a的增益常数。并且，把构成电流密勒电路的NMOS42a和NMOS32的栅极长度设定为相同长度。

在节点NA电容器44a的一端和NMOS45a的栅极连接，该电容器44a的另一端和NMOS45a的源极与接地电压VSS连接。NMOS45a的漏极通过栅极被固定为接地电压VSS的PMOS46a，与电压VDD连接。此外，PMOS46a起到作为NMOS45a的负载元件的作用，该PMOS46a的栅极长度被设定为比NMOS45a的栅极长度长。因此，PMOS46a的驱动能力比NOS45a的小，从而增大了基于NMOS45a的开关效果。

在NMOS45a与PMOS46a的连接点连接了倒相电路47a，该倒相电路47a由用于对该连接点的信号XA的波形进行整形同时生成倒相的信号YA的奇数极的倒相器等构成。倒相电路47a的输出侧与2输入“与非”门(以下称为“NAND”)48a的一方的输入侧连接，向该NAND48a的另一方的输入侧提供逻辑积电路40B的输出信号ZB。而且，从NAND48a的输出侧输出该逻辑积电路40A的输出信号ZA。

逻辑积电路40B的电路结构与逻辑积电路40A相同，其中把附加在逻辑积电路40A的各个构成要素的符号上的后缀“a”替换为“b”。在该逻辑积电路40B中，向PMOS41b和NMOS43b的栅极提供逻辑积电路40A的输出信号ZA，电容器44b的一端与节点NB连接。另外，NMOS45a和PMOS46a的连接点的信号XB由倒相电路47b进行波形整形和倒相，作为信号YB被提供给NAND48b的一方的输入侧。并且，向NAND48b的另一方的输入侧提供逻辑积电路40A的输出信号ZA，并从该NAND48b的输出侧输出其输出信号ZB。

电平位移电路50例如把逻辑积电路40A的输出信号ZA转换成与电源电压VCC对应的电平，并作为振荡输出信号OSC输出。

图2是表示图1的动作的信号波形图。下面，参照图2说明图1的动作。

已知，如果把恒压源10的二极管15的大小设为二极管13、18的大小的K倍(其中K＞1)，把电阻12、17的电阻值分别设为R12、R17，则电压VDD可用下式(1)来近似。

[算式1]

这里，k是波耳滋曼常数，q是电子电荷量，Eg是硅的带隙电压，T是环境的绝对温度，A是由有效状态密度和杂质浓度所决定的比例常数。

因此，在式(1)中，如果设定电阻值R12、R17和K、A的值，使T的系数成为0，则可获得不依赖于电源电压VCC和环境温度T的恒定的电压VDD(＝Eg/q)。

另外，流过温度依赖电流源30的NMOS 32的电流Iptat和NMOS的阈值电压Vtn由下式(2)表示。

[算式2]

$\mathrm{Iptat}=\frac{k}{q}T\ln K\·\·\·\left(2\right)$

Vtn＝Vt(O)+a(T-To)

这里，Vt(0)是298K时的阈值电压，a是阈值电压的温度系数(a＜0)，T0＝298。

由恒压源10生成的恒定的电压VDD被作为逻辑积电路40A、40B的驱动用电压进行提供。另外，与温度依赖电流源30的电流Iptat对应的电压VN，作为控制电压被提供给逻辑积电路40A、40B的NMOS42a、42b。

在由逻辑积电路40A、40B构成的无稳态多谐振荡器中，如在图2的时刻T0所示，设定节点NA的电压VA大致为VDD，并且逻辑积电路40B的输出信号ZB为“H”。由此，NMOS45a成为导通，信号XA、YA分别成为“L”、“H”，逻辑积电路40A的输出信号ZA成为“L”。

在逻辑积电路40B中，PMOS41b成为导通，NMOS43b成为截止，节点NB的电压VB成为VDD。由此，NMOS45b成为导通，信号XB、YB分别成为“L”、“H”。因此，从NADN48b输出的输出信号ZB成为“H”。

另一方面，在逻辑积电路40A中，由于从逻辑积电路40B提供“H”的输出信号ZB，所以PMOS41a成为截止，NMOS43a成为导通。由此，被保持在电容器44a中的电荷通过NMOS42a、43a，以规定的时间常数向接地电压VSS放电。

在时刻T1，在通过电容器44a的放电，节点NA的电压VA下降到NMOS45a的阈值电压Vtn以下时，该NMOS45a成为截止，信号XA变成“H”。由此，在基于倒相电路47a的稍微延迟后，信号YA变成“L”，从NAND48a输出的输出信号ZA成为“H”。

当输出信号ZA变成“H”时，从逻辑积电路40B的NAND48b输出的输出信号ZB成为“L”。由此，在逻辑积电路40A中，PMOS41a成为导通，NMOS43a成为截止，电容器44a通过PMOS41a被急速充电至电压VDD。通过使节点NA的电压VA上升，NMOS45a再次成为导通，信号XA、YA分别返回至“L”、“H”。但是，在此时刻，由于逻辑积电路40B的输出信号ZB为“L”，所以输出信号ZA被保持在“H”的状态。

另一方面，在逻辑积电路40B中，由于从逻辑积电路40A提供“H”的输出信号ZA，所以PMOS41b成为截止，NMOS43b成为导通。由此，被保持在电容器44b中的电荷通过NMOS42b、43b，以规定的时间常数向接地电压VSS放电。

在时刻T2，在通过电容器44b的放电，节点NB的电压VB下降到NMOS45b的阈值电压Vtn以下时，该NMOS45b成为截止，信号XB变成“H”。由此，在基于倒相电路47b的稍微延迟后，信号YB变成“L”，从NAND48b输出的输出信号ZB成为“H”。

当输出信号ZB变成“H”时，从逻辑积电路40A的NAND48a输出的输出信号ZA成为“L”。由此，在逻辑积电路40B中，PMOS41b成为导通，NMOS43b成为截止，电容器44b通过PMOS41b被急速充电到电压VDD。通过使节点NB的电压VB上升，NMOS45b再次成为导通，信号XB、YB分别返回至“L”、“H”。但是，在此时刻，由于逻辑积电路40A的输出信号ZA为“L”，所以输出信号ZB被保持在“H”的状态。

另一方面，在逻辑积电路40A中，由于从逻辑积电路40B提供“H”的输出信号ZB，所以PMOS41b成为截止，NMOS43b成为导通。由此，被保持在电容器44b中的电荷通过NMOS42b、43b，以规定的时间常数向接地电压VSS放电。

通过反复进行这样的动作，来交替输出基于逻辑积电路40A的与电容器44a和NMOS42a、43a的积分电路的时间常数相应的脉冲宽度的输出信号ZA、和基于逻辑积电路40B的与电容器44b和NMOS42b、43b的积分电路的时间常数相应的脉冲宽度的输出信号ZB。

这里，如果将逻辑积电路40A、40B的积分电路的时间常数设定为相同的值，则被充电至电容器44a、44b的电荷Q，在把这些电容器44a、44b的电容容量设为C时，成为下式(3)。

[算式3]

$Q=C(\mathrm{VDD}-\mathrm{Vtn})=\underset{O}{\overset{t}{\∫}}\mathrm{Iptat\; dt}\·\·\·\left(3\right)$

这里，由于电流Iptat不依赖于时间，所以，脉冲宽度t成为下式(4)。

[算式4]

$t=\frac{C(\mathrm{VDD}-\mathrm{Vtn})}{\mathrm{Iptat}}=\frac{C[\frac{\mathrm{Eg}}{q}-\{\mathrm{Vt}\left(O\right)-a(T-\mathrm{To})\}]}{\frac{k}{q}T\ln K}\·\·\·\left(4\right)$

因此，通过设定电路元件的常数，使式(4)中的温度T的系数成为接近0的值，可获得由于电源电压VCC和环境温度T引起的变动较小的振荡频率。

此外，如果结合图2进行定性的说明，则例如在环境温度T上升了的情况下，通过使与依赖于温度的电流Iptat对应的电压VN上升，使流过NMOS42a、42b的电流，即电容器44a、44b的放电电流增加。因此，使节点NA、NB的电压VA、VB下降的速度加快。另一方面，NMOS45a、45b的阈值电压Vtn随着环境温度T的上升而下降。因此，电压VA、VB从恒定电压VDD下降到阈值电压Vtn以下的时间t即使环境温度T上升也不太会受到影响。另外，在环境温度T下降了的情况下，形成与上述相反的状态，由此，抑制了由于环境温度T引起的振荡频率的变动。

如上所述，本实施例1的振荡电路，具有：不受电源电压VDD和环境温度T的变动的影响而生成恒定的电压VDD的恒压源10、由该恒压源10所生成的恒定电压VDD驱动的具有延迟功能的逻辑积电路40A、40B、和为了控制这些逻辑积电路40A、40B的延迟时间，输出依赖于环境温度T的电压VN的温度依赖电流源30。由此，具有可实现由于电源电压VDD和环境温度T引起的振荡频率的变动较小的振荡电路的优点。

[实施例2]

图3是表示本发明的实施例2的振荡电路的结构图。

该振荡电路由温度依赖电流源60、和构成无稳态多谐振荡器的2组逻辑和电路70A、70B构成。

温度依赖电流源60，生成与依赖于温度的电流对应的电压VP，其具有连接在电源电压VCC与接地电压VSS之间的由PMOS61、电阻62和二极管63构成的串联电路。而且，在电源电压VCC与接地电压VSS之间，连接有由PMOS64和二极管65构成的串联电路。PMOS61、64的漏极分别与运算放大器66的非倒相输入端子和倒相输入端子连接，从该运算放大器66的输出端子输出的电压VP，被提供给PMOS61、64的栅极，并且作为针对逻辑和电路70A、70B的控制电压而被输出。

逻辑和电路70A、70B是具备延迟功能的逻辑电路，根据从温度依赖电流源60输出的依赖于温度的电压VN，来控制其延迟时间。

逻辑和电路70A具有串联连接在电压VDD与节点Na之间的PMOS71a、72b、和连接在该节点Na与接地电压VSS之间的NMOS73a。向PMOS72a的栅极提供来自温度依赖电流源60的电压VP，向PMOS71a和NMOS73a的栅极提供逻辑和电路70B的输出信号Zb。另外，为了增大基于电压VP的电流控制效果，把PMOS71a的增益常数β设定为充分大于PMOS72a的增益常数。并且，把构成电流密勒电路的PMOS72a和PMOS64的栅极长度设定为相同长度。

在节点Na连接了电容器74a的一端和NMOS75a的栅极，该电容器74a的另一端和NMOS75a的源极与接地电压VSS连接。NMOS75a的漏极通过栅极被固定为接地电压VSS的PMOS76a，与电源电压VCC连接。此外，PMOS76a起到作为NMOS75a的负载元件的作用，该PMOS76a的栅极长度被设定为比NMOS75a的栅极长度长。由此，PMOS76a的驱动能力比NMOS75a的小，增大了基于NMOS75a的开关效果。

在NMOS75a与PMOS76a的连接点连接了倒相电路77a，该倒相电路77a由用于对该连接点的信号Xa的波形进行整形同时生成倒相的信号Ya的倒相器等构成。倒相电路77a的输出侧与2输入“或非”门(以下称为“NOR”)78a的一方的输入侧连接，向该NOR78a的另一方的输入侧提供逻辑和电路70B的输出信号Zb。而且，从NOR78a的输出端子输出该逻辑和电路70A的输出信号Za。此外，输出信号Za被作为该振荡电路的振荡输出信号OSC输出。

逻辑和电路70B的电路结构与逻辑和电路70A相同，其中把附加在逻辑和电路70A的各个构成要素的符号上的后缀“a”替换为“b”。在该逻辑和电路70B中，向PMOS71b和NMOS73b的栅极提供逻辑和电路70A的输出信号Za，从NOR78的输出端子输出输出信号Zb。

图4是表示图3的动作的信号波形图。下面，参照图4说明图3的动作。

在由逻辑和电路70A、70B构成的无稳态多谐振荡器中，如在图4的时刻t 0所示，设定节点Na的电压Va大致为VSS，并且逻辑和电路70B的输出信号Zb为“L”。由此，NMOS75a成为截止，信号Xa、Ya分别成为“H”、“L”，逻辑和电路70A的输出信号Za成为“H”。

在逻辑和电路70B中，PMOS71b成为截止，NMOS73b成为导通，节点Nb的电压Vb成为VSS。由此，NMOS75b成为截止，信号Xb、Yb分别成为“H”、“L”。因此，从NOR78b输出的输出信号Zb成为“L”。

另一方面，在逻辑和电路70A中，由于从逻辑和电路70B提供“L”的输出信号Zb，所以PMOS71a成为导通，NMOS73a成为截止。由此，电容器74a从电源电压VDD通过PMOS71a、72a，以规定的时间常数被充电。

在时刻t1，在通过电容器74a的充电，节点Na的电压Va上升到NMOS75a的阈值电压Vtn以上时，该NMOS75a成为导通，信号Xa变成“L”。由此，在基于倒相电路77a的稍微延迟后，信号Ya变成“H”，从NOR78a输出的输出信号Za成为“L”。

当输出信号Za变成“L”时，从逻辑和电路70B的NOR78b输出的输出信号Zb成为“H”。由此，在逻辑和电路70A中，PMOS71a成为截止，NMOS73a成为导通，电容器74a通过PMOS71a被急速放电至接地电压VSS。通过使节点Na的电压Va下降，NMOS75a再次成为截止，信号Xa、Ya分别返回至“H”、“L”。但是，在此时刻，由于逻辑和电路70B的输出信号Zb为“H”，所以输出信号Za被保持在“L”的状态。

另一方面，在逻辑和电路70B中，由于从逻辑和电路70A提供“L”的输出信号Za，所以PMOS71b成为导通，NMOS73b成为截止。由此，电容器74b从电源电压VCC通过PMOS71b、72b，以规定的时间常数被充电。

在时刻t2，在通过电容器74b的充电，节点Nb的电压Vb上升到NMOS75b的阈值电压Vtn以上时，该NMOS75b成为导通，信号Xb变成“L”。由此，在基于倒相电路77b的稍微延迟后，信号Yb变成“H”，从NOR78b输出的输出信号Zb成为“L”。

当输出信号Zb变成“L”时，从逻辑和电路70A的NOR78a输出的输出信号Za成为“H”。由此，在逻辑和电路70B中，PMOS71b成为截止，NMOS73b成为导通，电容器74b通过NMOS73b被急速放电至接地电压VSS。通过使节点Nb的电压Vb下降，NMOS75b再次成为截止，信号Xb、Yb分别返回至“H”、“L”。但是，在此时刻，由于逻辑和电路70A的输出信号Za为“H”，所以输出信号Zb被保持在“L”的状态。

另一方面，在逻辑和电路70A中，由于从逻辑和电路70B提供“L”的输出信号Zb，所以PMOS71a成为导通，NMOS73a成为截止。由此，电容器74a从电源电压VCC通过NMOS71a、72a，以规定的时间常数被充电。

通过反复进行这样的动作，从逻辑和电路70A和逻辑和电路70B交替输出与电容器74a和PMOS71a、72a的积分电路的时间常数相应的脉冲宽度的输出信号Za、和与电容器74b和PMOS71b、72b的积分电路的时间常数相应的脉冲宽度的输出信号Zb。

这里，例如在环境温度T上升了的情况下，通过使与从温度依赖电流源60输出的依赖于温度的电流对应的电压VP上升，使流过PMOS72a、72b的电流，即电容器74a、74b的充电电流减少。因此，使节点Na、Nb的电压Va、Vb的上升速度减慢。另一方面，NMOS75a、75b的阈值电压Vtn随着环境温度T的上升而下降。因此，电压Va、Vb从接地电压VSS上升到阈值电压Vtn以上的时间t即使环境温度T上升也不太会受到影响。另外，在环境温度T下降了的情况下，形成与上述相反的状态，由此，抑制了由于环境温度T引起的振荡频率的变动。

如上所述，本实施例2的振荡电路具有：输出依赖于环境温度T的电压VP的温度依赖电流源60、和由利用该电压VP控制延迟时间的具有延迟功能的逻辑和电路70A、70B构成的无稳态多谐振荡器。由此，具有可实现由于环境温度T引起的振荡频率的变动较小的振荡电路的优点。

此外，本发明不限于上述实施例，可进行各种变形。作为其变形例，例如有如下的形式。

(a)若取代图3的振荡电路的温度依赖电流源60，而设置与图1同样的恒压源10，从该恒压源10向逻辑和电路70A、70B提供电源电压VDD和电压VP，可进一步抑制基于电源电压VCC的变动的振荡频率的变动。

(b)也可以取代图1中的PMOS46a、46b、和图3中的PMOS76a、76b，而使用电阻。

Claims (6)

1.一种振荡电路，其特征在于，具有：

温度依赖电流源，基于与环境温度相应而流过晶体管的电流，输出控制电压；

第1和第2逻辑门，在2个输入信号都是第1电平时输出第2电平的输出信号，在该输入信号的至少1个是第2电平时，使该输出信号为第1电平而输出，该第1逻辑门的输出侧与该第2逻辑门的第1输入侧连接，该第2逻辑门的输出侧与该第1逻辑门的第1输入侧连接；

第1延迟电路，在上述第2逻辑门的输出信号从第2电平变化为第1电平时，与上述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压时，向上述第1逻辑门的第2输入侧提供第2电平的脉冲；和

第2延迟电路，在上述第1逻辑门的输出信号从第2电平变化为第1电平时，与上述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压时，向上述第2逻辑门的第2输入侧提供第2电平的脉冲。

2.根据权利要求1所述的振荡电路，其特征在于，设有向上述第1和第2逻辑门以及上述第1和第2延迟电路提供恒定电源电压的恒压源。

3.根据权利要求1或2所述的振荡电路，其特征在于，上述第1电平是高电平，上述第2电平是低电平，上述第1和第2逻辑门是与非门。

4.根据权利要求3所述的振荡电路，其特征在于，

上述第1延迟电路具有：

第1P沟道MOS晶体管，被连接在电源电压与第1节点之间，由上述第2逻辑门的输出信号控制导通/截止；

第1N沟道MOS晶体管，被连接在上述第1节点与第2节点之间，由上述控制电压控制导通状态；

第2N沟道MOS晶体管，被连接在上述第2节点与接地电压之间，由上述第2逻辑门的输出信号控制导通/截止；

电容器，被连接在上述第1节点与接地电压之间；

第3N沟道MOS晶体管，被连接在第3节点与接地电压之间，由上述第1节点的电压控制导通/截止；

负载元件，其被连接在上述第3节点与电源电压之间；和

倒相器，把上述第3节点的信号倒相，并提供给上述第1逻辑门的第2输入侧，

上述第2延迟电路具有：

第2P沟道MOS晶体管，被连接在电源电压与第4节点之间，由上述第1逻辑门的输出信号控制导通/截止；

第4N沟道MOS晶体管，被连接在上述第4节点与第5节点之间，由上述控制电压控制导通状态；

第5N沟道MOS晶体管，被连接在上述第5节点与接地电压之间，由上述第2逻辑门的输出信号控制导通/截止；

电容器，被连接在上述第4节点与接地电压之间；

第6N沟道MOS晶体管，被连接在第6节点与接地电压之间，由上述第4节点的电压控制导通/截止；

负载元件，被连接在上述第6节点与电源电压之间；和

倒相器，把上述第6节点的信号倒相，并提供给上述第2逻辑门的第2输入侧。

5.根据权利要求1或2所述的振荡电路，其特征在于，上述第1电平是低电平，上述第2电平是高电平，上述第1和第2逻辑门是或非门。

6.根据权利要求5所述的振荡电路，其特征在于，

上述第1延迟电路具有：

第1P沟道MOS晶体管，其被连接在电源电压与第1节点之间，由上述第2逻辑门的输出信号控制导通/截止；

第2P沟道MOS晶体管，被连接在上述第1节点与第2节点之间，由上述控制电压控制导通状态；

第1N沟道MOS晶体管，被连接在上述第2节点与接地电压之间，由上述第2逻辑门的输出信号控制导通/截止；

电容器，被连接在上述第2节点与接地电压之间；

第2N沟道MOS晶体管，被连接在第3节点与接地电压之间，由上述第2节点的电压控制导通/截止；

负载元件，被连接在上述第3节点与电源电压之间；和

倒相器，把上述第3节点的信号倒相，并提供给上述第1逻辑门的第2输入侧，

上述第2延迟电路具有：

第3P沟道MOS晶体管，被连接在电源电压与第4节点之间，由上述第1逻辑门的输出信号控制导通/截止；

第4P沟道MOS晶体管，被连接在上述第4节点与第5节点之间，由上述控制电压控制导通状态；

第3N沟道MOS晶体管，被连接在上述第5节点与接地电压之间，由上述第2逻辑门的输出信号控制导通/截止；

电容器，被连接在上述第5节点与接地电压之间；

第4N沟道MOS晶体管，被连接在第6节点与接地电压之间，由上述第5节点的电压控制导通/截止；

负载元件，被连接在上述第6节点与电源电压之间；和

倒相器，把上述第6节点的信号倒相，并提供给上述第2逻辑门的第2输入侧。

Images