CN101156223A - 嵌入式环形电感器 - Google Patents

Abstract

一种环形电感器，包括：衬底(100)；限定在所述衬底内的环形芯区域(434)；以及环形线圈，该环形线圈包括围绕所述环形芯区域形成的第一组匝和围绕所述环形芯区域形成的第二组匝，所述第二组匝可以限定大于所述第一组匝所限定的截面积(442)的截面积(440)。衬底和环形线圈可以在共烧处理中形成，从而形成所述环形线圈至少部分地嵌入其中的整体衬底结构。第一组匝和第二组匝可被交替地连续设置。环形芯区域可以由导磁率大于衬底的至少一个其它部分的衬底材料形成。

Description

嵌入式环形电感器

背景技术

众所周知，每当导体中存在电流时，便产生磁场。电感器是一种无源电元件，其包括一系列电感绕组或线圈(下面称为“匝”)，它们协同操作，以便当在这些匝中建立电流时在特定区域中限定磁场。电感器在磁场中存储能量的能力由电感L来描述，其一般地说与匝数的平方N²以及在其中建立磁场的区域的导磁率μ成正比。导磁率μ通常根据相对导磁率μ_r来讨论，相对导磁率μ_r是导磁率μ与自由空间导磁率μ₀之比。即

${\mathrm{\μ}}_r=\frac{\mathrm{\μ}}{{\mathrm{\μ}}_0}$

通常电感器被绕在导磁率大于空气(即μ_r＞1.0)的铁磁芯上，以便对于给定匝数提供较大电感。这种铁磁芯具有各种形状，从简单的圆柱形杆到环形环。已知环形具有某些优点，因为对于给定导磁率和匝数，与螺线管(杆形)铁磁芯相比，它们提供较高的电感。环形还具有另一个优点，即，其基本上把电感器产生的磁场包含在铁磁芯区域内，从而限制RF泄露，并使得与附近其它元件的耦合和干扰最小。对于典型的环形电感器，其电感由下式给出：

$L=\frac{\mathrm{\μ}{N}^{2}h}{2\mathrm{\π}}\ln \frac{b}{a}$

其中，h是电感器的高度，a是电感器的内径，b是电感器的外径。

然而，在微型RF电路中，实现环形电感器尤其困难。因而，在微型RF电路中，电感器趋于作为在RF衬底上直接形成的表面安装元件或平面螺旋线来实现。平面螺旋电感器和环形电感器相比具有严重缺点，它们基本上不能包含它们所产生的磁场。虽然表面安装的环形电感器能够很好地工作，但是这种元件所需的电路板不动产是构成RF系统的整个尺寸的重要因素。的确，无源表面安装器件的使用通常需要比包含电路元件所需的更大电路板。

授予Krone等人的美国专利5,781,091披露了一种电子电感器件和以刚性铜覆环氧树脂叠片来制造该器件的方法。其中的处理包括在环氧树脂叠片内钻一系列隔开的孔、蚀刻铜覆层使之完全脱离电路板、在第二叠片的上方设置环氧树脂叠片、在每个间隔开的孔内设置环形铁磁芯、以及利用纤维填充的环氧树脂来填充每个孔的其余部分。这种技术涉及许多附加处理步骤，这些步骤一般不是在制造常规环氧树脂电路板时涉及的常规步骤部分。这些附加步骤自然涉及进一步的花费。此外，这种技术不能很好地适用于其它类型的衬底，例如下面所述的陶瓷类型。

在850-1000℃下煅烧的玻璃陶瓷衬底通常被称为低温共烧陶瓷(LTCC，low-temperature co-fired ceramics)。这类材料具有若干优点，这些优点使得其尤其适于用作RF系统的衬底。例如，来自Dupont^的低温951共烧Green Tape^TM是金和银相容的，并且其具有对于许多应用稳定的热胀系数(TCE)和相对强度。其它LTCC陶瓷带产品可以从416East Church Road，King of Prussia，PA 19406-2625，USA的Electro-Science Laboratories，Inc.得到。LTCC产品的制造者一般还提供可以与其LTCC产品相容的金属膏，用于限定金属迹线和通孔。

关于传统LTCC处理的处理流程包括：(1)从一卷中切割未加工(未烧)的陶瓷带，(2)从未加工带中除去背衬，(3)冲孔用作电通孔的孔，(4)利用导体膏填充通孔并丝网印刷形成图案的导体，(5)堆叠、对准和层叠各个带层，(6)煅烧堆叠体以烧结粉末并致密化，以及(7)把煅烧过的陶瓷锯成各个衬底。

LTCC处理要求被共烧的材料在化学上以及在热胀系数(CTE)方面是相容的。一般地说，商业上可得到的LTCC材料的范围受到相当的限制。例如，LTCC材料仅仅在有限介电常数值的范围内在商业上可得到，并且一般不包括相对导磁率值大于1的材料。不过，近来材料方面的研发开始扩大到可以利用LTCC的材料的可能范围。此外，新的可以和标准LTCC工艺相容的高导磁率陶瓷带材料已经在商业上可得到。

发明内容

本发明涉及一种集成在衬底内的环形电感器以及制造所述环形电感器的方法。所述方法可以包括在衬底内形成第一组导电通孔，它们沿径向与中心轴相距第一距离，从而限定第一内圆周。在衬底内可以形成第二组导电通孔，它们沿径向与中心轴相距第二距离，从而限定第二内圆周，第二距离大于第一距离。可以形成第三组导电通孔，它们沿径向与中心轴相距第三距离，从而限定外圆周，第三距离大于第二距离。

可以在垂直于中心轴限定的第一平面内布置第一组导电迹线，所述第一组导电迹线在第一和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接。可以在所述第一平面内布置第二组导电迹线，所述第二组导电迹线在第二和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接。可以在与第一平面分开并垂直于中心轴限定的第二平面内布置第三组导电迹线，用于在第一和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接。最后，在第二平面内布置第四组导电迹线，用于在第二和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接，从而限定一个三维环形线圈。

所述方法可以包括共烧所述衬底和环形线圈，从而形成环形线圈至少部分嵌入其中的整体衬底结构。所述方法还包括至少形成所述衬底的环形芯区域，所述环形芯区域限定在所述环形线圈内，由至少一个电特性与所述衬底的至少一个其它部分不同的材料制成。例如，该材料可以是导磁率值高于构成衬底的其它部分的材料的低温共烧陶瓷(LTCC)。环形芯区域内的衬底和材料可被共烧在一起，从而形成整体衬底结构。所述衬底还可以被这样形成：堆叠多个衬底层，并选择至少一个衬底层，使其具有大于被至少部分包含在衬底的限定在环形线圈内的环形芯区域内的层的相对导磁率。

在一种结构中，所述方法可以包括在衬底内形成第四组导电通孔，这些导电通孔沿径向与中心轴相距第四距离，所述第四距离小于所述第一距离。可以在第一平面内布置第五组导电迹线，所述第五组导电迹线在第四和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接。可以在第二平面内布置第六组导电迹线，用于在第四和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接。

本发明还涉及一种印刷电路板，其包括衬底和环形线圈，所述衬底具有在衬底内限定的环形芯区域。所述环形线圈可以包括围绕环形芯区域形成的第一组匝，以及围绕环形芯区域形成的第二组匝，所述第二组匝限定大于所述第一组匝所限定的截面积的截面积。

所述衬底和环形线圈可以用共烧处理形成，从而形成环形线圈至少部分嵌入其中的整体衬底结构。所述第一和第二组匝可以按照交替顺序被布置，并在所有点都包含在衬底内。所述环形芯区域可以由导磁率大于所述衬底的至少一个其它部分的第二衬底材料的衬底材料构成。所述环形线圈还可以包括围绕环形芯区域形成的第三组匝，所述第三组匝限定大于第二组匝所限定的截面积的截面积。

本发明还涉及一种环形电感器，其包括衬底和环形线圈，在衬底内限定环形芯区域，该环形线圈包括围绕所述环形芯区域形成的第一组匝和围绕所述环形芯区域形成的第二组匝。第二组匝可以限定大于第一组匝所限定的截面积的截面积。衬底和环形线圈可以用共烧处理形成，以形成环形线圈至少部分嵌入其中的整体衬底结构。第一和第二组匝可以按照交替的顺序被布置。环形芯区域可以由导磁率大于衬底的至少一个其它部分的导磁率的衬底材料构成。可以围绕环形芯区域形成第三组匝，第三组匝限定大于第二组匝所限定的截面积的截面积。

附图说明

图1是对于理解本发明的形成环形电感器的方法有用的其中形成有通孔的陶瓷衬底的顶视图；

图2是沿线2-2取的图1的衬底的截面图；

图3是在添加导电迹线和第二层以形成环形电感器之后图1的衬底的顶视图；

图4是沿线4-4取的图3的衬底的截面图；

图5是对于理解图1-4的环形电感器的结构有用的示意图；

图6是在添加导电迹线和第二层以形成环形电感器之后衬底的顶视图，其对于理解本发明是有用的；

图7是沿线7-7取的图6的衬底的截面图；

图8是对于理解本发明的另一个实施例有用的陶瓷衬底的顶视图；

图9是沿线9-9取的图8的衬底的截面图；

图10是沿线10-10取的图8的衬底的截面图；

图11是在添加导电迹线和第二层以形成环形电感器之后图8的衬底的顶视图；

图12是沿线12-12取的图11的衬底的截面图；

图13是沿线13-13取的图11的衬底的截面图；

图14是对于理解图8-12的环形电感器的结构有用的示意图；以及

图15是对于理解构成本发明的方法有用的流程图。

具体实施方式

本发明涉及一种集成在衬底内的环形电感器以及制造该电感器的方法。按照本说明的定义，环形电感器是具有用于限定基本上包含电感器所产生的磁通的闭合路径的绕组的电感器。这样，由电感器绕组限定的区域不限于环形，而也可以是盘形，或者具有适于限定用于基本上包含电感器所产生的磁通的闭合路径的任何其它形状。

下面参照图1-2和图15的流程图来说明本发明的方法。该方法在步骤1502通过形成合适尺寸的衬底层100开始。衬底层100可以由任何适当衬底材料构成，并且可以包括适于获得所需衬底厚度的任何数量的子层。例如，衬底层100可以包括一个或多个未烧的陶瓷带层。陶瓷带可以是任何在商业上可得到的玻璃陶瓷衬底。例如，陶瓷带可以是被设计要在800℃-1050℃煅烧的玻璃陶瓷衬底。这种材料通常被称为低温共烧陶瓷(LTCC)。这种LTCC材料具有许多优点，这些优点使得它们尤其用作RF系统的衬底。例如来自Dupont^的低温951共烧Green Tape^TM是金和银相容的，并具有对于许多应用稳定的热胀系数(TCE)和相对强度。也可以使用其它类似类型的陶瓷带。陶瓷带的尺寸可以根据特定的应用由多种因素确定。例如，如果环形电感器要构成较大RF电路的部分，则可以确定陶瓷带的尺寸适应RF电路，环形电感器在该RF电路中构成一个元件。

可以在衬底层100中形成第一组导电通孔102，如步骤1504所示。可以使用任何适当技术来执行这个步骤。例如，可以借助于冲孔、激光切割或蚀刻通孔而在衬底层100中形成通孔。在步骤1510，利用导电膏和/或任何其它适当导电元素来填充通孔。

如图1和图2所示，第一组导电通孔102可以沿径向与中心轴212相距第一距离a，从而限定环形电感器的内圆周。在步骤1506和1510，以类似方式形成第二组导电通孔104，它们沿径向与中心轴相距第二距离b，从而限定中间圆周。类似地，在步骤1508和1510形成第三组导电通孔106，它们沿径向与中心轴相距第三距离c，从而限定外圆周。如图2所示，这些通孔可以在衬底层100的相对表面214、216之间延伸。可以提供一个或多个附加通孔108，用于限定环形电感器的一组电接点。

在衬底层100包括多个子层，例如陶瓷带层的结构中，可以在每个单个子层上执行步骤1504-1510。在步骤1520，使各个导电通孔对准并把这些子层层叠在一起而形成衬底层100。此外，应当理解，虽然在图15中步骤1504、1506和1508被分开，这些步骤也可以在一个处理步骤中执行。类似地，步骤1512和1514以及1516和1518可以在一个处理步骤中执行。

现在参见图3和图4，通过在步骤1512和1514中在衬底层100上布置第一组导电迹线320和第二组导电迹线322来继续进行处理。表面214上的导电迹线320可以在第一和第三组导电通孔中基本上径向相邻的各个通孔之间形成电连接。类似地，表面214上的导电迹线322可以在第二和第三组导电通孔中基本上径向相邻的各个通孔之间形成电连接。

在步骤1516和1518中，在第二衬底层430的表面432上提供第三组导电迹线324和第四组导电迹线326。第二衬底层430也可以由任何适当衬底材料例如LTCC制成。第三组导电迹线324可被这样布置，使得如图所示当两个衬底层对准并叠置时，表面432上的迹线324在第一组导电通孔102和第三组导电通孔106中沿圆周偏移的通孔之间提供电连接。类似地，表面432上的迹线326可以在第二组导电通孔104和第三组导电通孔106中沿圆周偏移的通孔之间提供电连接。此外，可以提供连接通孔108的迹线328，用于限定环形电感器的一组电接点。

导电迹线320、322、324、326、328可以由与选择的衬底材料的共烧处理相容的任何适当导电膏或导电墨构成。这种材料在市场上可以由许多来源得到。此外，应当注意，虽然在图4中示出了两层衬底层100和430，只在每个带的一侧上设置有导电迹线，但是本发明不限于此。本领域技术人员可以理解，导电迹线320、322、324、326、328可被设置在衬底层100的单层的相对侧上，以及这种可选布置也应当包含在本发明的范围内。

还应当注意，也可以在衬底层100的表面214和/或第二衬底层430的表面438上叠置附加衬底层(未示出)。例如，衬底层100和430可被夹在多个附加衬底层之间，使得导电通孔102、104、106和导电迹线320、322、324、326被嵌入最终的衬底结构内。在步骤1520，利用常规处理技术来相互叠置并对准各个衬底层。

导电通孔102、104、106和导电迹线320、322、324、326一起限定一个三维导电环形线圈540，如图5所示。该环形线圈由通孔102、104、106和导电迹线320、322、324、326的三维组合构成，其用于理解由参照图1-4所述的布置得到的环形线圈结构。在这方面，应当理解，本发明不限于图4所示的通孔102、104、106和导电迹线320、322、324、326的精确布置或图案。而可以使用在衬底层中形成的通孔和迹线的任何图案，只要其一般可以得到类似于图5所示的那种基本上环形的线圈结构即可，应当理解，许多次要改变都是可能的。

例如，上面提及表面214上的导电迹线320在第一和第三组导电通孔中基本上径向相邻的各个通孔之间形成电连接。然而，应当注意，径向相邻的导电通孔(如这里使用的这个表述)不必精确地沿径向对准。所述径向相邻的通孔也可以包括沿圆周相互偏移几度的通孔。沿圆周偏移的通孔沿径向不对准。因而，应当理解，本发明不限于导电迹线320、322、324、326和通孔102、104、106的任何特定的几何结构，只要这些元件的组合限定一个连续环形线圈即可。

一旦所有通孔102、104、106、108以及迹线320、322、324、326、328被完成，则可以在步骤1522中一起烧制衬底层100和430、通孔和迹线，以便烧结并致密化衬底层的堆叠体。烧制操作可以按照对于所使用的特定类型衬底材料适当的温度和时间来进行。

如图1-4所示，通孔102可以围绕环形电感器的内圆周致密地隔开，以便使导电迹线320的数量最大。特别是，通孔104和导电迹线322可以位于导电迹线320中相邻的导电迹线之间，而不妨碍通孔102的布置。这种排列和其它排列相比可以提供环形电感器的较多匝数，从而提供环形电感器的增加电感值。

例如，参见图6和图7，如果环形电感器只包括由其间设置有导电迹线620、624的内通孔702和外通孔704限定的匝，则电感由下式给出：

(1) $L=\frac{\mathrm{\μ}{N_1}^{2}h}{2\mathrm{\π}}\ln \frac{c}{a}$

其中，μ是衬底100的导磁率，N₁是由通孔702、704和各个导电迹线620、624限定的匝的数量，h是电感器的高度(衬底100的厚度)，a是图7所示的第一径向距离，其等于图2所示的第一径向距离a，c是图7所示的第二径向距离，其等于图2所示的第三径向距离c。

公式(1)假定环形线圈的每一匝限定恒定的通过环形电感器的环形芯区域的横截面积706。不过，对于图1-4所示的实施例，由包括通孔102和106以及导电迹线320和324的匝限定的横截面积440大于由包括通孔104和106以及导电迹线322和326的匝限定的横截面积442。因而，公式(1)可以不精确地计算图1-4所示的环形电感器的电感。关于本实施例的电感可被表示为：

(2) $L=\frac{\mathrm{\μh}}{2\mathrm{\π}}[{N_1}^2\ln \frac{b}{a}+{(N_1+N_2)}^2\ln \frac{c}{b}]$

其中，b是图2所示的第二径向距离，N₁是由通孔102和106以及导电迹线320和336限定的匝的数量，N₂是由通孔104和106以及导电迹线322和336限定的匝的数量。自然，图1-4所示并由公式(2)描述的电感器将具有比图6-7所示的由公式(1)描述的电感器更高的电感。

该方法还可以包括提供衬底层100的一个或多个选择区域使其具有与衬底层的至少一个其它部分不同的至少一个电特性的步骤。用于提供这种区域的处理在2003年9月5日申请的专利申请号为10/657,054的普通转让的美国专利申请中描述了，该专利申请通过引用被包括在此。例如，可以通过利用具有铁磁或顺磁属性的材料来至少形成所述芯区域的一部分，使得这种材料的相对导磁率大于1，来有选择地调整由环形线圈的导电通孔和导电迹线限定的环形芯区域434的导磁率。由公式(2)显见，相对于导磁率等于1的芯区域434，提供相对导磁率大于1的区域434可以得到环形电感器的增加电感。

可以使用任何适当手段来形成导磁率大于1的芯区域434。例如，可以提供衬底层100作为具有所需导磁率的材料。在另一个实施例中，衬底100可以被这样构成，使得高导磁率的区域只包括环形芯区域434。可用于配合区域434的电特性的材料的例子可以包括具有大于1的相对导磁率的超材料(meta-material)和LTCC材料。此外，大量的相对导磁率大于1的其它材料是本领域技术人员熟知的，本发明在这方面不受限制。

在RF电路板的情况下，通常需要一个或多个接地平面。例如，至少一个导电层436可被设置在衬底层430之下。不过，本发明不受这样的限制。例如，导电层(未示出)可被设置在衬底100之上。一个或多个衬底层(未示出)可以使导电层与导电迹线320、322、324、326、328绝缘。

图8是用于理解本发明的集成在衬底内的环形电感器的另一个实施例。图9是沿线9-9取的图8的衬底的截面图，图10是沿线10-10取的图8的衬底的截面图。参看图8-图10，可以使用任何适当技术在衬底层800中形成导电通孔。具体地说，第一组导电通孔802可以沿径向与中心轴810相距第一径向距离a，从而限定环形电感器的内圆周。第二组导电通孔804可以沿径向与中心轴810相距第二距离b，从而限定第一中间圆周，第三组导电通孔806可以沿径向与中心轴810相距第三距离c，从而限定第二中间圆周。最后，第四组导电通孔808可以沿径向与中心轴810相距第四距离d，从而限定外圆周。

图11是在附加导电迹线和第二层以形成环形电感器之后图8的衬底的顶视图。图12是沿线12-12取的图11的衬底的截面图，图13是沿线13-13取的图11的衬底的截面图。参看图11-13，第一组导电迹线1102、第二组导电迹线1104和第三组导电迹线1106可被设置在衬底层800上。导电迹线1102可被设置在衬底层100的表面1108上，以在第一组导电通孔802和第四组导电通孔808中基本上径向相邻的各个通孔之间形成电连接。类似地，表面1108上的导电迹线1104可以在第二组导电通孔804和第四组导电通孔808中基本上径向相邻的各个通孔之间形成电连接。最后，表面1108上的导电迹线1106在第三组导电通孔806和第四组导电通孔808中基本上径向相邻的各个通孔之间形成电连接。

第四组导电迹线1110、第五组导电迹线1112、第六组导电迹线1114和第七组导电迹线1116可提供在第二衬底层1200的表面1202上。第四组导电迹线1110可被这样安排，使得当两个衬底层800、1200被对准并被叠置时，如图所示，表面1202上的迹线1110可以在第一组导电通孔802和第四组导电通孔808中沿圆周偏移的通孔之间提供电连接。类似地，表面1202上的迹线1112可以在第三组导电通孔806和第四组导电通孔808中沿圆周偏移的通孔之间提供电连接。表面1202上的迹线1114可以在第二组导电通孔804和第四组导电通孔808中沿圆周偏移的通孔之间提供电连接。

图14的示意表示也用于理解由参照图8-13说明的结构得到的环形线圈结构1400。在这方面，应当理解，本发明不限于图8-13所示的通孔和导电迹线的精确布置或图案。而是可以使用在衬底层中形成的通孔和迹线的任何图案，只要其基本上得到类似于图14所示的那种基本上环形的线圈结构即可，应当理解，许多次要的改变都是可能的。

在图8-13所示的实施例中，由包括通孔802和808以及导电迹线1102和1110的匝限定的横截面积1204大于由包括通孔804和808以及导电迹线1104和1114的匝限定的横截面积1306。类似地，横截面积1306大于由包括通孔806和808以及导电迹线1106和1112的匝限定的横截面积1308。关于本实施例的电感可被表示为：

(3) $L=\frac{\mathrm{\μh}}{2\mathrm{\π}}[{N_1}^2\ln \frac{b}{a}+{(N_1+N_2)}^2\ln \frac{c}{b}+{(N_1+N_2+N_3)}^2\ln \frac{d}{c}]$

其中，μ是衬底800的导磁率，N₁是由通孔802和808以及导电迹线1102和1110限定的匝的数量，N₂是由通孔804和808以及导电迹线1104和1114限定的匝的数量，N₃是由通孔806和808以及导电迹线1106和1112限定的匝的数量，h是电感器的高度(衬底800的厚度)，a是图9所示的第一径向距离，b是图10所示的第二径向距离，c是图10所示的第三径向距离，d是图10所示的第四径向距离。同样，图8-13所示的由公式(3)描述的电感器比图6-7所示的由公式(1)描述的电感器具有更高电感。

虽然示出并说明了本发明的优选实施例，应当清楚，本发明不限于此。不脱离如权利要求所述的本发明的范围和构思，本领域技术人员可以作出许多修正、改变、变化、替代和等同方案。例如，虽然第一实施例披露了一种包括在衬底表面上按径向排列的方式互相交叉的基本上两种长度的导电迹线的嵌入式环形电感器，第二实施例披露了一种包括衬底表面上的基本上三种长度的互相交叉的导电迹线的环形电感器，但本发明在这方面没有限制。更具体地说，环形线圈可以包括具有不同长度的任何数量的导电迹线，以便限定具有不同尺寸的横截面积的四组或更多组匝。用于计算这种电感器的电感的一般公式可被表示如下：

(4) $L=\frac{\mathrm{\μh}}{2\mathrm{\π}}[{N_1}^2\ln \frac{x_2}{x_1}+{(N_1+N_2)}^2\ln \frac{x_3}{x_2}+{(N_1+N_2+N_3)}^2\ln \frac{x_4}{x_3}+\·\·\·+{(N_1+N_2+N_3+\·\·\·+N_n)}^2\ln \frac{x_{n+1}}{x_n}]$

其中n是具有不同尺寸的横截面积的匝组的数量，N是各个匝组中的匝数，以及x是限定特定环形区域的内半径和外半径的各个通孔的径向距离。

Claims (10)

1.一种用于形成电感器的方法，包括：

在衬底内形成第一组导电通孔，所述第一组导电通孔沿径向与中心轴相距第一距离，从而限定第一内圆周；

在所述衬底内形成第二组导电通孔，所述第二组导电通孔沿径向与所述中心轴相距第二距离，从而限定第二内圆周，所述第二距离大于所述第一距离；

在所述衬底内形成第三组导电通孔，所述第三组导电通孔沿径向与所述中心轴相距第三距离，从而限定外圆周，所述第三距离大于所述第二距离；

形成布置在垂直于所述中心轴限定的第一平面内的第一组导电迹线，所述第一组导电迹线在所述第一和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接；

形成布置在所述第一平面内的第二组导电迹线，所述第二组导电迹线在所述第二和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接；

形成布置在与第一平面分开并垂直于所述中心轴限定的第二平面内的第三组导电迹线，用于在所述第一和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接；

形成布置在所述第二平面内的第四组导电迹线，用于在所述第二和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接，从而限定三维环形线圈。

2.如权利要求1所述的方法，还包括共烧所述衬底和环形线圈，从而形成所述环形线圈至少部分地嵌入其中的整体衬底结构。

3.如权利要求1所述的方法，还包括至少形成所述衬底的环形芯区域，所述芯区域限定在所述环形线圈内，并由至少一个电特性与所述衬底的至少一个其它部分不同的材料制成。

4.如权利要求3所述的方法，还包括共烧所述衬底和所述材料，从而形成整体衬底结构。

5.一种电感器，包括：

在衬底内形成的第一组导电通孔，所述第一组导电通孔沿径向与中心轴相距第一距离，从而限定第一内圆周；

在所述衬底内形成的第二组导电通孔，所述第二组导电通孔沿径向与所述中心轴相距第二距离，从而限定第二内圆周，所述第二距离大于所述第一距离；

在所述衬底内形成的第三组导电通孔，所述第三组导电通孔沿径向与所述中心轴相距第三距离，从而限定外圆周，所述第三距离大于所述第二距离；

布置在垂直于所述中心轴限定的第一平面内的第一组导电迹线，所述第一组导电迹线在所述第一和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接；

布置在所述第一平面内的第二组导电迹线，所述第二组导电迹线在所述第二和第三组导电通孔中基本上径向相邻的导电通孔之间形成电连接；

布置在与第一平面分开并垂直于中心轴限定的第二平面内的第三组导电迹线，用于在所述第一和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接；

布置在所述第二平面内的第四组导电迹线，用于在所述第二和第三组导电通孔中沿圆周偏移的导电通孔之间限定电连接，从而限定三维环形线圈。

6.如权利要求5所述的电感器，其中，所述衬底、所述导电通孔和所述导电迹线构成所述环形线圈至少部分地嵌入其中的整体衬底结构。

7.如权利要求5所述的电感器，其中，至少限定在所述环形线圈内的所述衬底的环形芯区域包括至少一个电特性与所述衬底的至少一个其它部分不同的材料。

8.如权利要求7所述的电感器，其中，所述材料与所述衬底是一个整体。

9.一种环形电感器，包括：

衬底；

限定在所述衬底内的环形芯区域；以及

环形线圈，包括围绕所述环形芯区域形成的第一组匝和围绕所述环形芯区域形成的第二组匝，所述第二组匝限定大于所述第一组匝所限定的截面积的截面积。

10.如权利要求9所述的环形电感器，其中，所述衬底和所述环形线圈构成整体衬底结构，所述环形线圈至少部分地嵌入其中。

Images